CN112416810A - 存储级存储装置及其数据操作方法、电子设备 - Google Patents
存储级存储装置及其数据操作方法、电子设备 Download PDFInfo
- Publication number
- CN112416810A CN112416810A CN202011247219.3A CN202011247219A CN112416810A CN 112416810 A CN112416810 A CN 112416810A CN 202011247219 A CN202011247219 A CN 202011247219A CN 112416810 A CN112416810 A CN 112416810A
- Authority
- CN
- China
- Prior art keywords
- storage
- address
- memory
- physical
- bad block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 298
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000015654 memory Effects 0.000 claims abstract description 99
- 238000013507 mapping Methods 0.000 claims abstract description 52
- 230000000875 corresponding effect Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000007726 management method Methods 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 238000013467 fragmentation Methods 0.000 description 2
- 238000006062 fragmentation reaction Methods 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请公开一种存储级存储装置及其数据操作方法、一种电子设备，所述存储级存储装置包括：两个以上的存储单元，其中至少一个存储单元具有坏块；地址映射器，所述地址映射器内存储有逻辑存储地址和物理存储地址之间的映射关系，所述物理存储地址包括存储单元地址以及该存储单元内的有效存储位置的物理地址；所述地址映射器用于根据所述映射关系，将待操作的目标逻辑存储地址映射至对应的物理存储地址。上述存储级存储装置能够有效利用存储空间。
Description
技术领域
本申请涉及存储技术领域，具体涉及一种存储级存储装置及其数据操作方法、一种电子设备。
背景技术
储存级存储器(storage-class memory；SCM)，又称为持久型存储器(persistentmemory)，是一种同时结合传统储存装置与存储器特性的复合型储存技术，由于储存级存储器能够提供比快闪存储器更快速的读写速度，在成本上则比动态随机存取存储器(DRAM)更为便宜，不论是从效能面或应用面的角度来看，都可望成为下一代的革命性储存技术。
由于存储芯片中容易出现坏块，坏块包括出厂坏块、使用中出现的坏块等。坏块的存在会影响存储芯片的实际存储能力。在数据存取过程中，需要跳过坏块地址，对有效地址进行存取操作。而坏块较多的存储芯片也通常无法有效应用于SCM存储器内。
如何对SCM存储装置进行有效的坏块管理，提高数据存储效率，减少坏块存储芯片的浪费，是目前亟待解决的问题。
发明内容
鉴于此，本申请提供一种存储级存储装置及其数据操作方法、一种电子设备，以实现坏块管理，提高数据存取效率。
本申请提供的一种存储级存储装置，包括：两个以上的存储单元，其中至少一个存储单元具有坏块；地址映射器，所述地址映射器内存储有逻辑存储地址和物理存储地址之间的映射关系，所述物理存储地址包括存储单元地址以及该存储单元内的有效存储位置的物理地址；所述地址映射器用于根据所述映射关系，将待操作的目标逻辑存储地址映射至对应的物理存储地址。
可选的，所述地址映射器为具有非易失性的可编程逻辑器件。
可选的，所述地址映射器包括复杂可编程逻辑器件。
可选的，各个存储单元的有效存储容量之和大于等于所述存储装置的标称存储容量。
可选的，至少一个存储单元内的部分有效存储位置作为备用存储位置，用于在所述存储单元内出现新的坏块时，使用所述备用存储位置的物理存储地址替代该新的坏块的物理存储地址。
可选的，所述两个以上的存储单元中至少包括两种不同存储结构的存储芯片，或者同时包括易失性存储芯片或非易失性存储芯片。
可选的，所述存储单元包括：FLAH存储芯片、NAND存储芯片、DRAM存储芯片、MRAM存储芯片、NRAM存储芯片、PCM存储芯片、RRAM存储芯片、FeRAM存储芯片、ReRAM存储芯片中的至少一种。
本申请还提供一种电子设备，包括：如上述任一项所述的存储级存储装置。
本申请还提供一种存储级存储装置的数据操作方法，所述存储级存储装置包括两个以上的存储单元，其中至少一个存储单元具有坏块，所述数据存储方法包括：根据逻辑存储地址与物理存储地址之间预设的映射关系，将待操作的目标逻辑存储地址映射至对应的物理存储地址，所述物理存储地址包括存储单元地址以及该存储单元内的有效存储位置的物理地址；对映射至的物理存储地址进行数据操作。
可选的，通过非易失性的可编程逻辑器件配置所述映射关系。
可选的，在进行数据操作过程中，检测该物理地址是否有效，若该物理地址无效，则将物理地址对应的存储区域标记为新的坏块，并更新所述映射关系，将所述新的坏块的物理地址用备用存储位置的物理地址替代。
本申请的存储级存储装置包括地址映射器，通过逻辑存储地址和物理存储地址之间的映射关系，将不同存储单元内并不连续的有效物理存储空间，对应至连续的逻辑存储地址，从而将多个存储单元的有效存储空间拼接成在逻辑上完整连续的存储空间，从而可以充分利用多个存储单元内的有效存储空间，减少存储碎片，提高存储效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例的存储级存储装置的结构示意图；
图2是本申请一实施例的地址映射效果示意图；
图3a是本申请一实施例的地址映射效果示意图；
图3b是本申请一实施例的地址映射效果示意图；
图4是本申请一实施例的数据操作方法的流程示意图。
具体实施方式
下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
请参考图1，为本发明一实施例的存储级存储装置的结构示意图。
所述存储级存储装置，包括：两个以上的存储单元，其中至少一个存储单元具有坏块；地址映射器，与各个存储单元连接，所述地址映射器内存储有逻辑存储地址和物理存储地址之间的映射关系，所述物理存储地址包括存储单元地址以及该存储单元内的有效存储位置的物理地址；所述地址映射器用于根据所述映射关系，将待操作的目标逻辑存储地址映射至对应的物理存储地址。
该实施例中，所述存储级存储装置包括两个存储单元，分别为第一存储单元121和第二存储单元122。在其他实施例中，所述存储级存储装置还可以包括3个或3个以上的存储单元，在此不作限制。
所述第一存储单元121和第二存储单元122为两个存储芯片，在其他实施例中，第一存储单元121和第二存储单元122还可以为单个存储芯片内的两个存储区块。
由于生产工艺的限制，以及产品使用过程中，存储芯片内难免会存在损坏的区域，即坏块。坏块位置处无法进行有效的数据操作，例如数据读取、写入以及擦除等。该实施例中，第一存储单元121和所述第二存储单元122内均存在坏块。在其他实施例中，也可以仅有部分存储单元内存在坏块。坏块以外能够正常进行数据操作的存储位置作为有效存储位置。
当存储芯片内的坏块占据的存储容量较大时，会使得存储芯片的实际存储容量较小，无法进行大容量的存储，且容易产生存储碎片，存储空间利用率较低。现有存储级存储装置对于存储芯片的质量要求很高，一旦装置内的存储芯片产生较多的坏块，该存储芯片将无法继续使用，造成了坏块存储芯片的浪费。在该实施例中，所述存储级存储装置通过地址映射器110进行各个存储单元内的坏块管理，通过逻辑存储地址与物理存储地址之间的映射，将多个存储单元内的有效存储区域，在逻辑上拼接为完整连续的存储结构，减少碎片产生，提高存储空间的利用率，对坏块存储芯片进行充分利用，减少坏块存储芯片的浪费。
具体的，所述地址映射器110内配置有逻辑存储地址和物理存储地址之间的映射关系。每个逻辑存储地址与物理存储地址之间一一对应，每个逻辑存储地址对应的物理存储地址包括对应的存储单元对应的地址，以及位于该存储单元内的实际存储位置的物理地址。
在所述物理地址的编码内，至少有一位或者多位用于表示对应的存储单元，通常为物理地址编码的首位起的若干位。可以对每个存储单元进行编号，在物理地址内，利用不同的编号代码对应的存储单元，例如物理存储地址的首两位作为存储单元的地址编码，00代表第一存储单元121，01代表第二存储单元122。在其他实施例中，还可以继续采用10、11分别代表第三和第四个存储单元。在其他实施例中，还可以采用其他编码方式，表征存储单元的物理地址。所述物理存储地址，除了包括对应的存储单元的物理地址，还包括位于该存储单元内的具体存储位置的物理地址，利用其他位置的编码进行表示。根据存储芯片的存储方式不同，每个物理存储地址对应到的可寻址最小单位可以为1字节(byte)、1比特(bit)、1块(block)或1页(page)。
该实施例中，所述第一存储单元121和所述第二存储单元122均为相同类型的存储芯片，例如FLAH存储芯片、NAND存储芯片、DRAM存储芯片、MRAM存储芯片、NRAM存储芯片、PCM存储芯片、RRAM存储芯片、FeRAM存储芯片或者ReRAM存储芯片中的任意一种。在其他实施例中，所述第一存储单元121和所述第二存储单元122还可以分别为不同类型的存储芯片，例如，所述第一存储单元121为MRAM，第二存储单元122为PCM存储芯片。
在其他实施例中，所述存储级存储装置还可以包括三种以上不同存储结构的存储芯片，将不同存储结构的存储芯片的存储空间通过地址映射，拼接为连续的存储空间，所述存储空间内可以包括多种存储结构的存储区域，满足不同数据操作的需求。
所述存储装置内还可以同时包括易失性存储芯片和非易失性存储芯片，同时满足易失性存储和非易失性存储的要求。
在进行数据操作时，地址映射器110将处理器(例如CPU)生成的指向目标存储位置的逻辑存储地址，根据映射关系，转换为具体的存储位置的物理存储地址。
请参考图2，为本发明一实施例的地址映射效果示意图。
第一存储单元121内包括坏块1211以及有效存储位置1212，第二存储单元122内包括坏块1221以及有效存储位置1212。图2仅作为示意，并不代表坏块在存储单元内的实际分布位置，实际上，坏块和有效存储位置之间通常间隔存在。地址映射器110内存储的映射关系，仅指向所述第一存储单元121内的有效存储位置1212以及第二存储单元122内的有效存储位置1222，具体的指向该有效存储位置1212、1222内的各个最小存储单位。
对于存储级存储装置而言，通过所述地址映射器110的地址映射，将所述有效存储位置1212和有效存储位置1222这两个并不连续的物理存储位置，对应至连续的逻辑存储地址，拼接成在逻辑上完整连续的存储空间120，从而可以充分利用两个存储单元内的有效存储空间，减少存储碎片，提高存储效率。
所述地址映射器110可以为可编程逻辑器件，可以根据各个存储单元内的坏块情况，通过编程方式，实现逻辑存储地址与物理存储地址之间的映射。当出现新的坏块时，可以随时对映射关系进行编程更新。
较佳的，所述地址映射器110可以采用非易失性的可编程逻辑器件，例如复杂可编程逻辑器件(CPLD)，掉电后地址映射器110内提前配置的映射关系不会因为掉电而丢失，等再次上电工作时，无需重新加载映射关系，就可以直接开始工作，从而节约启动时间，提高工作效率。
在其他实施例中，所述地址映射器110也可以采用易失性的可编程逻辑器件，通过外部的非易失性存储器存储所述映射关系，在上电后，将所述映射关系从外部的非易失性存储器内加载至所述地址映射器110内。
该实施例中，所述第一存储单元121和所述第二存储单元121内的有效存储容量之和等于所述存储装置的标称存储容量。例如，当所述存储级存储装置被设计成标称存储容量为128GB，第一存储单元121内的有效存储容量为90GB，第二存储单元122内的有效存储容量为38GB。
在其他实施例中，所述第一存储单元121和所述第二存储单元122内的有效存储容量之和大于所述存储级存储装置的标称存储容量，超出所述标称存储容量的存储位置作为备用存储位置。随着使用过程，当所述第一存储单元121和/或所述第二存储单元122内出现新的坏块时，可以将备用存储位置的物理存储地址替代映射关系内该新出现的坏块的物理地址。
请参考图3a和图3b，为本发明一实施例的存储级存储装置的存储空间的示意图。
请参考图3a，该实施例中，所述第一存储单元121包括坏块1211、有效存储位置1212以及备用存储位置1213。所述地址映射器110将逻辑存储地址映射至第一存储单元121内的有效存储位置1212以及第二存储单元122内的有效存储位置1222，形成逻辑上完整连续的存储空间120。
请参考图3b，在进行数据操作的过程中，上述第一存储单元121内的有效存储位置1212内出现了新的坏块301，将所述有效存储位置1212分割为两个不连续的存储位置1212a和1212b。此时，可以对所述地址映射器110内存储的映射关系进行更新，将原本指向新的坏块301的映射关系指向所述备用存储位置1213内与所述新的坏块301相同存储容量的存储区域302，即用所述存储区域302内的各个存储单位的物理地址替代坏块301内各个存储单位的物理地址，形成新的映射关系。
所述地址映射器110通过更新的映射关系，将各个分立的有效存储位置1212a、302、1212b以及1222拼接为在逻辑上连续完整的存储空间300。
本发明的其他实施例，还提供一种具有上述存储级存储装置的电子设备。上述存储级存储装置可以作为所述电子设备的存储架构内的各级存储中，例如内存、缓存或非易失性存储器等。
本发明的实施例还提供一种存储级存储装置的数据操作方法。
请参考图4，为本发明一实施例的存储级存储装置的数据操作方法的流程示意图。
所述存储级存储装置包括两个以上的存储单元，其中至少一个存储单元具有坏块。具体的，所述存储器存储装置的具体结构请参考前述实施例的描述，再次不作赘述。
该实施例中，所述数据操作方法包括如下步骤：
步骤S401:根据逻辑存储地址与物理存储地址之间预设的映射关系，将待操作的逻辑存储地址映射至对应的物理存储地址。
所述物理存储地址包括存储单元地址以及该存储单元内的有效存储位置的物理地址。所述物理地址的编码内，至少有一位或者多位用于表示对应的存储单元，通常为物理地址编码的首位起的若干位。可以对每个存储单元进行编号，在物理地址内，利用不同的编号代码对应的存储单元；所述物理存储地址还包括位于该存储单元内的具体存储位置的物理地址，利用其他位置的编码进行表示。根据存储芯片的存储方式不同，每个物理存储地址对应到的可寻址最小单位可以为1字节(byte)、1比特(bit)、1块(block)或1页(page)。
可以根据所述存储装置内各个存储单元内的坏块位置，提前配置好逻辑存储地址和有效存储位置的物理存储地址之间的映射关系。具体的，可以通过可编程逻辑器件对所述映射关系进行配置，较佳的，采用非易失性的逻辑存储器件，例如复杂可编程逻辑器件(CPLD)对所述映射关系进行配置，掉电后不会丢失，再次上电后，能够直接开始工作，可以节省时间，提高操作效率。
步骤S402:对映射至的物理存储地址进行操作。
所述存储级存储装置还可以包括三种以上不同存储结构的存储芯片，将不同存储结构的存储芯片的存储空间通过地址映射，拼接为连续的存储空间，所述存储空间内可以包括多种存储结构的存储区域，满足不同数据操作的需求。所述存储级存储装置还可以同时包括易失性存储芯片和非易失性芯片，可以根据具体的存储需求，将相应的逻辑存储地址映射至对应性质的存储空间内。例如，缓存数据可以通过地址映射，存储至易失性存储空间内。
在进行数据存取或擦除等操作过程中，还包括检测该物理地址是否有效，若出现数据操作失败，则认为该物理地址无效，将对应的物理存储地址标记为新的坏块，并更新所述映射关系，将所述新的坏块的物理存储地址用备用存储位置的物理地址替代，形成新的映射关系，继续保持逻辑存储空间的连续与完整。
以上存储级存储装置的数据操作方法，能够实现有效的坏块管理，提高存储装置的存储效率，且工作效率高。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (11)
1.一种存储级存储装置，其特征在于，包括：
两个以上的存储单元，其中至少一个存储单元具有坏块；
地址映射器，所述地址映射器内存储有逻辑存储地址和物理存储地址之间的映射关系，所述物理存储地址包括存储单元地址以及该存储单元内的有效存储位置的物理地址；
所述地址映射器用于根据所述映射关系，将待操作的目标逻辑存储地址映射至对应的物理存储地址。
2.根据权利要求1所述的存储级存储装置，其特征在于，所述地址映射器为具有非易失性的可编程逻辑器件。
3.根据权利要求2所述的存储级存储装置，其特征在于，所述地址映射器包括复杂可编程逻辑器件。
4.根据权利要求1所述的存储级存储装置，其特征在于，各个存储单元的有效存储容量之和大于等于所述存储装置的标称存储容量。
5.根据权利要求4所述的存储级存储装置，其特征在于，至少一个存储单元内的部分有效存储位置作为备用存储位置，用于当所述存储单元内出现新的坏块时，使用所述备用存储位置的物理存储地址替代该新的坏块的物理存储地址。
6.根据权利要求1所述的存储级存储装置，其特征在于，所述两个以上的存储单元中至少包括两种不同存储结构的存储芯片，或者同时包括易失性存储芯片或非易失性存储芯片。
7.根据权利要求1所述的存储级存储装置，其特征在于，所述存储单元包括：FLAH存储芯片、NAND存储芯片、DRAM存储芯片、MRAM存储芯片、NRAM存储芯片、PCM存储芯片、RRAM存储芯片、FeRAM存储芯片、ReRAM存储芯片中的至少一种。
8.一种电子设备，其特征在于，包括：如权利要求1至7中任一项所述的存储级存储装置。
9.一种存储级存储装置的数据操作方法，其特征在于，所述存储级存储装置包括两个以上的存储单元，其中至少一个存储单元具有坏块，所述数据存储方法包括：
根据逻辑存储地址与物理存储地址之间预设的映射关系，将待操作的目标逻辑存储地址映射至对应的物理存储地址，所述物理存储地址包括存储单元地址以及该存储单元内的有效存储位置的物理地址；
对映射至的物理存储地址进行数据操作。
10.根据权利要求9所述的数据操作方法，其特征在于，通过非易失性的可编程逻辑器件配置所述映射关系。
11.根据权利要求10所述的数据操作方法，其特征在于，在进行数据操作过程中，检测该物理地址是否有效，若该物理地址无效，则将物理地址对应的存储区域标记为新的坏块，并更新所述映射关系，将所述新的坏块的物理地址用备用存储位置的物理地址替代。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011247219.3A CN112416810A (zh) | 2020-11-10 | 2020-11-10 | 存储级存储装置及其数据操作方法、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011247219.3A CN112416810A (zh) | 2020-11-10 | 2020-11-10 | 存储级存储装置及其数据操作方法、电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112416810A true CN112416810A (zh) | 2021-02-26 |
Family
ID=74782311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011247219.3A Pending CN112416810A (zh) | 2020-11-10 | 2020-11-10 | 存储级存储装置及其数据操作方法、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112416810A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022193143A1 (en) * | 2021-03-16 | 2022-09-22 | Micron Technology, Inc. | Validity mapping techniques |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100274952A1 (en) * | 2009-04-22 | 2010-10-28 | Samsung Electronics Co., Ltd. | Controller, data storage device and data storage system having the controller, and data processing method |
| CN107992430A (zh) * | 2017-12-20 | 2018-05-04 | 北京京存技术有限公司 | 闪存芯片的管理方法、装置及计算机可读存储介质 |
| CN109992197A (zh) * | 2017-12-29 | 2019-07-09 | 苏州迈瑞微电子有限公司 | 一种数据读写方法、装置、电子设备和存储介质 |
| CN110837342A (zh) * | 2018-08-17 | 2020-02-25 | 爱思开海力士有限公司 | 数据存储装置及其操作方法 |
| CN111338990A (zh) * | 2020-02-12 | 2020-06-26 | 合肥康芯威存储技术有限公司 | 一种数据存储装置及数据存储方法与存储*** |
-
2020
- 2020-11-10 CN CN202011247219.3A patent/CN112416810A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100274952A1 (en) * | 2009-04-22 | 2010-10-28 | Samsung Electronics Co., Ltd. | Controller, data storage device and data storage system having the controller, and data processing method |
| CN107992430A (zh) * | 2017-12-20 | 2018-05-04 | 北京京存技术有限公司 | 闪存芯片的管理方法、装置及计算机可读存储介质 |
| CN109992197A (zh) * | 2017-12-29 | 2019-07-09 | 苏州迈瑞微电子有限公司 | 一种数据读写方法、装置、电子设备和存储介质 |
| CN110837342A (zh) * | 2018-08-17 | 2020-02-25 | 爱思开海力士有限公司 | 数据存储装置及其操作方法 |
| CN111338990A (zh) * | 2020-02-12 | 2020-06-26 | 合肥康芯威存储技术有限公司 | 一种数据存储装置及数据存储方法与存储*** |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022193143A1 (en) * | 2021-03-16 | 2022-09-22 | Micron Technology, Inc. | Validity mapping techniques |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10114562B2 (en) | Adaptive block allocation in nonvolatile memory | |
| US7472331B2 (en) | Memory systems including defective block management and related methods | |
| US7797481B2 (en) | Method and apparatus for flash memory wear-leveling using logical groups | |
| US7554855B2 (en) | Hybrid solid-state memory system having volatile and non-volatile memory | |
| US20050015557A1 (en) | Nonvolatile memory unit with specific cache | |
| US20080250223A1 (en) | Flash memory allocation for improved performance and endurance | |
| WO2001061703A3 (en) | Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks | |
| KR20070046864A (ko) | 플래쉬 화일 시스템에서 가상-물리 주소 변환 방법 및시스템 | |
| US10871919B2 (en) | Memory system and wear-leveling method using the same | |
| JP5603448B2 (ja) | 半導体装置 | |
| JPWO2005083573A1 (ja) | 半導体メモリ装置 | |
| US7328301B2 (en) | Dynamically mapping block-alterable memories | |
| US8745312B2 (en) | Storage device and method of mapping a nonvolatile memory based on a map history | |
| CN111158579A (zh) | 固态硬盘及其数据存取的方法 | |
| CN115437580B (zh) | 一种数据存储设备的管理方法、***及数据存储设备 | |
| CN112596668A (zh) | 一种存储器的坏块处理方法及*** | |
| WO2010024506A1 (en) | Flash based storage device using page buffer as write cache and method of using the same | |
| CN110147332B (zh) | 目录数据的管理方法与存储器装置 | |
| CN112416810A (zh) | 存储级存储装置及其数据操作方法、电子设备 | |
| US7441068B2 (en) | Flash memory and method for utilizing the same | |
| US11249845B2 (en) | Error-correction-detection coding for hybrid memory module | |
| US10310972B1 (en) | Memory apparatus and method of wear-leveling of a memory apparatus | |
| KR20180134119A (ko) | 비휘발성 메모리 시스템 및 그 동작 방법 | |
| JP2009266125A (ja) | メモリシステム | |
| CN105589810B (zh) | 数据储存器件及其操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |