CN112383498B - 低频时钟的补偿方法及装置、存储介质、终端 - Google Patents

低频时钟的补偿方法及装置、存储介质、终端 Download PDF

Info

Publication number
CN112383498B
CN112383498B CN202011290474.6A CN202011290474A CN112383498B CN 112383498 B CN112383498 B CN 112383498B CN 202011290474 A CN202011290474 A CN 202011290474A CN 112383498 B CN112383498 B CN 112383498B
Authority
CN
China
Prior art keywords
value
synchronous
time interval
current
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011290474.6A
Other languages
English (en)
Other versions
CN112383498A (zh
Inventor
邹旭
李宁
林聪�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisoc Chongqing Technology Co Ltd
Original Assignee
Unisoc Chongqing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisoc Chongqing Technology Co Ltd filed Critical Unisoc Chongqing Technology Co Ltd
Priority to CN202011290474.6A priority Critical patent/CN112383498B/zh
Publication of CN112383498A publication Critical patent/CN112383498A/zh
Application granted granted Critical
Publication of CN112383498B publication Critical patent/CN112383498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2655Synchronisation arrangements
    • H04L27/2657Carrier synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W76/00Connection management
    • H04W76/20Manipulation of established connections
    • H04W76/28Discontinuous transmission [DTX]; Discontinuous reception [DRX]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electric Clocks (AREA)
  • Power Sources (AREA)

Abstract

一种低频时钟的补偿方法及装置、存储介质、终端,其中,所述方法包括:对于若干个时间区间内的每一时间区间,获取该时间区间内的同步估计值,并统计在该时间区间内的睡眠时间;剔除所述若干个时间区间的同步估计值中的异常值,并对剔除异常值后的所述同步估计值求平均值;根据所述平均值,计算所述低频时钟的频偏,并对所述频偏进行补偿;其中,每一时间区间内的同步估计值为该时间区间内同步偏差的累积值,所述低频时钟为在所述睡眠时间内使用的时钟。由此,能够在DRX状态等状态下对终端使用的低频时钟进行准确补偿,降低低频时钟的偏差,提高终端性能。

Description

低频时钟的补偿方法及装置、存储介质、终端
技术领域
本发明涉及通信技术领域,尤其涉及一种低频时钟的补偿方法及装置、存储介质、终端。
背景技术
在终端进入睡眠状态、非连续接收DRX(Discontinuous Reception,简称DRX)状态等低功率(Low Power)状态时,终端可以使用比正常工作时更低频率的时钟(简称低频时钟)来代替***时钟提供终端的定时同步,以获得更低的功耗。其中,DRX状态可以进一步区分为连接态下的DRX(Connection DRX,简称C-DRX)和空闲态下的DRX(Idle DRX,简称I-DRX)。
目前典型的低频时钟为32千赫(KHz,简记作K)时钟。32K时钟有两种常用产生方式:方式1,由***26M时钟分频得来;方式2,由单独的32K晶体提供。无论哪种方式得到的32K时钟,由于时钟受温度等影响,32K时钟频率会和其标称频率、服务小区基站频率之间动态地存在一定的偏差,导致在DRX态下的同步频偏等指标受影响。此影响存在时间累积效应,若不加以修正,将超过鉴时和鉴频范围,严重的将导致终端脱网。
由此,亟需一种低频时钟的补偿机制,以在DRX状态等状态下对终端使用的低频时钟进行补偿,降低低频时钟的偏差,提高终端性能。
发明内容
本发明解决的技术问题是如何提供一种低频时钟的补偿机制,以在DRX状态等状态下对低频时钟进行补偿,降低低频时钟的偏差,提高终端性能。
为解决上述问题,本发明实施例提供了一种低频时钟的补偿方法,所述方法包括:对于若干个时间区间内的每一时间区间,获取该时间区间内的同步估计值,并统计在该时间区间内的睡眠时间;剔除所述若干个时间区间的同步估计值中的异常值,并对剔除异常值后的所述同步估计值求平均值;根据所述平均值,计算所述低频时钟的频偏,并对所述频偏进行补偿;其中,每一时间区间内的同步估计值为该时间区间内同步偏差的累积值,所述低频时钟为在所述睡眠时间内使用的时钟。
可选的,每一时间区间包括一个或多个DRX周期,所述统计在该时间区间内的睡眠时间之后,还包括:将每一时间区间内的同步估计值折算到标准时间单位,以对同步估计值进行更新。
可选的,所述标准时间单位包括一个或多个DRX周期。
可选的,所述剔除所述若干个时间区间的同步估计值中的异常值,并对剔除异常值后的所述同步估计值求平均值,包括:分别判断每一时间区间内的同步估计值是否满足所述预设门限;删除判断结果为否的同步估计值,并对未删除的同步估计值求平均,得到所述平均值。
可选的,所述剔除所述若干个时间区间的同步估计值中的异常值,并对剔除异常值后的所述同步估计值求平均值,包括:步骤A,获取当前估计值,所述当前估计值的初始值为若干个时间区间中的第一时间区间内的同步估计值;步骤B,计算所述当前估计值与预设值的差值,记作第一门限,并计算所述当前估计值与所述预设值的和值,记作第二门限;步骤C,分别判断每一时间区间内的同步估计值是否位于所述第一门限和所述第二门限之间;若判断结果为是,则执行步骤D,计算该时间区间内的同步估计值和总估计值之和,将所述和作为新的总估计值,并对计数器加一,其中,所述总估计值的初始值为零,所述计数器的初始值为零;步骤E,记录所述计数器的当前值和所述总估计值的当前值;步骤F,获取若干个时间区间中的第二时间区间内的同步估计值作为所述当前估计值,跳转至所述步骤B,并继续执行所述步骤B至所述步骤E,直至所述当前估计值遍历所有时间区间内的同步估计值;步骤G,获取当前值最大的计数器对应的总估计值的当前值;步骤H,用获取的总估计值的当前值除以对应的计数器的当前值,得到所述平均值。
可选的,所述步骤G之后,还包括:比较获取的计数器的当前值是否大于数量阈值;若比较结果为是,则跳转至步骤H,并继续执行步骤H;若比较结果为否,则结束所述方法。
可选的,所述根据所述平均值,计算所述低频时钟的频偏,包括:根据下述公式,计算所述低频时钟的频偏:X=T÷Y;其中,所述X为所述低频时钟的频偏,所述T为所述平均值,所述Y为单个时间区间内的睡眠时间。
本发明实施例还提供一种低频时钟的补偿装置,所述装置包括:同步估计值获取模块,用于对于若干个时间区间内的每一时间区间,获取该时间区间内的同步估计值,并统计在该时间区间内的睡眠时间;异常值剔除模块,用于剔除所述若干个时间区间的同步估计值中的异常值,并对剔除异常值后的所述同步估计值求平均值;补偿模块,用于根据所述平均值,计算所述低频时钟的频偏,并对所述频偏进行补偿;其中,每一时间区间内的同步估计值为该时间区间内同步偏差的累积值,所述低频时钟为在所述睡眠时间内使用的时钟。
本发明实施例还提供一种存储介质,其上存储有计算机程序,所述计算机程序被处理器运行时执行任一项所述方法的步骤。
本发明实施例还提供一种终端,包括存储器和处理器,所述存储器上存储有可在所述处理器上运行的计算机程序,所述处理器运行所述计算机程序时执行任一项所述方法的步骤。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
本发明实施例提供一种低频时钟的补偿方法,包括:对于若干个时间区间内的每一时间区间,获取该时间区间内的同步估计值,并统计在该时间区间内的睡眠时间;剔除所述若干个时间区间的同步估计值中的异常值,并对剔除异常值后的所述同步估计值求平均值;根据所述平均值,计算所述低频时钟的频偏,并对所述频偏进行补偿;其中,每一时间区间内的同步估计值为该时间区间内同步偏差的累积值,所述低频时钟为在所述睡眠时间内使用的时钟。较之现有技术,本发明实施例的方案中,UE以若干个时间区间作为一个观察窗,剔除其中的异常值,并求平均值,更能反映整个睡眠周期内的状态,以保证时钟补偿的可靠性。本方案不需要硬件校准电路工作,减少了硬件校准电路工作的功耗,也无需排除多普勒效应。且睡眠状态的同步估计值直接反映的是低功耗状态下低频时钟电路的定时情况,可以直接补偿,提高了低频时钟补偿的准确性。
进一步地,终端分别以单个观察窗的每一时间区间内的同步估计值与预设值之间的差与和建立多个异常值判定的门限(第一门限和第二门限),并从中挑选最能反映该观察窗内同步估计值的门限,以进行异常值剔除。由此,能够根据每一观察窗的实际情况,建立相符的门限以剔除异常值。
附图说明
图1为现有技术中一种不同状态下终端的工作时钟的示意图;
图2为本发明实施例的一种低频时钟的补偿方法的流程示意图;
图3为图2中步骤S201的一个具体实施方式的流程示意图;
图4为本发明实施例的一种低频时钟的补偿装置的结构示意图。
具体实施方式
如背景技术所言,现有技术中得到的低频时钟(以32K时钟为例),会和其标称频率、服务小区基站频率之间动态地存在一定的偏差,导致在DRX态下的同步频偏等指标受影响。针对该问题,传统的解决方案主要包括两种:
方案1,硬件电路校准补偿方案。也即,采用硬件电路对32K时钟进行校准补偿。该方案中,为了提高校准的精度,需要统计一段较长的校准时间内,32K时钟的计算个数(counter)。然后计算32K时钟与定时时钟的偏差量,以对32K时钟进行补偿。为了得到比较高的精度硬件电路校准时间通常比较长,校准时间从几十毫秒到几百毫秒不等,一般配置为多个32KHz时钟周期。
具体做法为,硬件电路先统计26M时钟在校准时间内的计数个数X,同时统计在这段时间内32K时钟的计数个数Y,将32K计数个数按照26(M)÷32.768(K)的系数折算得到Y1,比较X和Y1的差距,此差距就是32K时钟偏差。硬件电路将基于这个偏差对32K时钟进行补偿。
为了保持32K时钟在DRX态下的精度,采用硬件电路方案一般需要在多个DRX周期至少校准一次,校准时其校准硬件电路工作将带来额外的功耗。也即,方案1存在硬件校准时间长、功耗高等缺点。
方案2,使用估计的频偏进行校准补偿,主要做法包括:
在每个DRX唤醒后,使用当前收取数据估计频偏,估计出的频偏实际上是针对26M晶体的频偏。在睡眠模式下,使用32K电路计数,目的是想要达到和26M晶体计数同样的效果。因此可以使用每个DRX唤醒后估计的频偏对32K电路进行补偿。然而由于下述几个问题,方案2进行校准补偿的准确性不高:
1、需要排除多普勒效应带来的频偏。当今社会,高速公路和高速铁路日益普及,高速场景更为频繁的出现在我们的生活中。在高速下,多普勒效益带来较大的频偏。在该方案中需要排除多普勒频移,并且唤醒后计算的多普勒频移并不能完全反映睡眠过程中的多普勒频移,会造成频偏补偿的偏差。
2、频偏估计补偿值的准确性不高。在DRX态下,为了功耗,唤醒态中的接收时间是越少越好。例如当前的I-DRX典型方案中,每个I-DRX唤醒后只有1-2帧的接收时间。在方案2中,DRX唤醒后接收数据帧当前的温度很大程度上决定了当前的频偏,使用此频偏补偿并不能反映整个I-DRX态下的温度变化,从而影响补偿值的准确性。
3、频偏估计的非同源性。(1)使用外接32K晶体:此时接收数据估计的频偏是内部26M晶体的频偏,和外接的32K晶体不是同源的。(2)使用26M分频得来的32K时钟方案:此时为了降低功耗,会在I-DRX态下26M进行低功耗(Low Power)工作模式,其与正常工作状态下的频率是不一致的。请参见图1,图1为现有技术中一种不同状态下终端的工作时钟的示意图。在I-DRX唤醒态接收数据时,使用接收数据估计出的频偏对应的是26M晶体正常工作模式(此时工作频率为freq1)状态下的频偏。而在I-DRX睡眠态定时同步时,26M晶体进入了低功耗工作模式(此时工作频率为freq2)。因此必须将正常工作模式估计出的频偏进行相关折算,才能对低功耗工作模式下的32K时钟进行补偿。
综上,现有技术中的低频时钟补偿方法存在校准时间长、功耗高、准确性不高等问题。
为解决上述问题,本发明实施例提供一种低频时钟的补偿方法,包括:对于若干个时间区间内的每一时间区间,获取该时间区间内的同步估计值,并统计在该时间区间内的睡眠时间;剔除所述若干个时间区间的同步估计值中的异常值,并对剔除异常值后的所述同步估计值求平均值;根据所述平均值,计算所述低频时钟的频偏,并对所述频偏进行补偿;其中,每一时间区间内的同步估计值为该时间区间内同步偏差的累积值,所述低频时钟为在所述睡眠时间内使用的时钟。
通过该方案,能够在DRX状态等状态下对终端使用的低频时钟进行准确补偿,降低低频时钟的偏差,提高终端性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
请参见图2,图2为本发明实施例的一种低频时钟的补偿方法,所述方法包括以下步骤:
步骤S201,对于若干个时间区间内的每一时间区间,获取该时间区间内的同步估计值,并统计在该时间区间内的睡眠时间;
其中,每一时间区间内的同步估计值为该时间区间内同步偏差的累积值,所述低频时钟为在所述睡眠时间内使用的时钟,低频时钟的频率区别于正常工作状态下的时钟频率。
时间区间为预设的时间段。监测若干个时间区间,能够反映终端在整个睡眠周期内的状态。可选的,所述若干个时间区间为连续的时间区间。
图2所述方法可以由用户设备(User Equipment,简称UE)执行,UE根据下行接收到的数据计算出UE与网络侧的同步偏差。在每一时间区间内,计算同步偏差的累计值作为该时间区间的同步估计值。且UE统计该时间区间内进入睡眠状态的时间,即睡眠时间。
步骤S202,剔除所述若干个时间区间的同步估计值中的异常值,并对剔除异常值后的所述同步估计值求平均值;
异常值为同步估计值过高或过低的值,可对若干个时间区间各自的同步估计值进行聚类,对于聚类之后游离的值可看作异常值。导致异常值出现的原因可能是UE处于通信信号差的场景时,持续处于信号搜索而频繁唤醒等。
若干个时间区间的同步估计值的平均值能够贴合低频时钟的偏差情况。
步骤S203,根据所述平均值,计算所述低频时钟的频偏,并对所述频偏进行补偿;
将同步估计值的平均值通过频偏转换,转化为低频时钟的频偏,以进行补偿。频偏转换的方法和补偿方法可采用现有技术中的常用方案。
可选的,低频时钟为32K时钟等。
本实施例中,UE以若干个时间区间作为一个观察窗,剔除其中的异常值,并求平均值,更能反映整个睡眠周期内的状态,以保证时钟补偿的可靠性。本方案不需要硬件校准电路工作,减少了硬件校准电路工作的功耗,也无需排除多普勒效应。且睡眠状态的同步估计值直接反映的是低功耗状态下低频时钟电路的定时情况,可以直接补偿,提高了低频时钟补偿的准确性。
在一个实施例中,每一时间区间包括一个或多个DRX周期,请继续参见图2,步骤S201所述统计在该时间区间内的睡眠时间之后,还包括:将每一时间区间内的同步估计值折算到标准时间单位,以对同步估计值进行更新。
当时间区间按照DRX周期进行计数时,在获取一观察窗中的若干个时间区间的若干个同步估计值之后,将其统一折算到一个标准单位时间上。即将多个DRX周期内的睡眠时间统一折算到DRX周期,以计算同步估计值的均值。
可选的,所述标准时间单位包括一个或多个DRX周期,例如,I-DRX的周期由网络配置,一般为1.28秒(s)。
可选的,每一时间区间包括一个DRX周期,对应地,标准时间单位为一个DRX周期。
在一个实施例中,请继续参见图2,步骤S201所述剔除所述若干个时间区间的同步估计值中的异常值,并对剔除异常值后的所述同步估计值求平均值,可以包括:分别判断每一时间区间内的同步估计值是否满足所述预设门限;删除判断结果为否的同步估计值,并对未删除的同步估计值求平均,得到所述平均值。
其中,预设门限用于表示各个时间区间内的同步估计值是否异常,该预设门限实验测得。由此,可直接通过实验测得的预设门限判定获取的多个同步估计值是否异常。
在一个实施例中,请参见图3,图3为图2中步骤S201的一个具体实施方式的流程示意图,步骤S201所述剔除所述若干个时间区间的同步估计值中的异常值,并对剔除异常值后的所述同步估计值求平均值,具体可以包括:
步骤A,获取当前估计值(irt[n]),所述当前估计值的初始值为若干个时间区间中的第一时间区间内的同步估计值;
从一观察窗中的若干个时间区间的第一个开始,逐个获取其同步估计值作为当前估计值,当前估计值irt[n]表示第n个时间区间的同步估计值,n的取值为1,2,...。第一时间区间n的取值为1。
步骤B,计算所述当前估计值(irt[n])与预设值(irt_th)的差值,记作第一门限(irt[n]-irt_th),并计算所述当前估计值与所述预设值的和值,记作第二门限(irt[n]+irt_th);
其中,预设值根据实验测定。
步骤C,分别判断每一时间区间内的同步估计值(irt[x])是否位于所述第一门限(irt[n]-irt_th)和所述第二门限(irt[n]+irt_th)之间;
逐个获取n个时间区间内的同步估计值,记作irt[x],其中,x的取值为1,2,...。判断irt[x]的取值是否满足(irt[n]-irt_th,irt[n]+irt_th),若是,则步骤C的判断结果为是;反之,步骤C的判断结果为否。
若判断结果为是,则执行步骤D,计算该时间区间内的同步估计值(irt[x])和总估计值(Sum_Irt)之和,将所述和作为新的总估计值(Sum_Irt),并对计数器(IrtTh_Num)加一;其中,所述总估计值(Sum_Irt)的初始值为零,所述计数器(IrtTh_Num)的初始值为零;
可选的,若步骤C的判断结果为否,继续判断下一时间区间内的同步估计值是否位于所述第一门限(irt[n]-irt_th)和所述第二门限(irt[n]+irt_th)之间(图3未示出)。也即,获取下一irt[x],判断irt[x]的取值是否满足(irt[n]-irt_th,irt[n]+irt_th)。
步骤E,记录所述计数器(IrtTh_Num)的当前值和所述总估计值(Sum_Irt)的当前值;
也即,获取irt[x]取值满足(irt[n]-irt_th,irt[n]+irt_th)时的irt[x]之和,即总估计值(Sum_Irt)的当前值;且对满足的irt[x]计数,即计数器(IrtTh_Num)的当前值。
步骤F,获取若干个时间区间中的第二时间区间内的同步估计值作为所述当前估计值(irt[n],n取值为2),跳转至步骤B,并再次执行步骤B至步骤E,直至所述当前估计值(irt[n])遍历所有时间区间内的同步估计值;
在irt[n]中n的取值分别为1、2、...时,得到n组总估计值(Sum_Irt)的当前值和计数器(IrtTh_Num)的当前值。
步骤G,获取当前值最大的计数器(IrtTh_Num)对应的总估计值(Sum_Irt)的当前值;
步骤H,用获取的总估计值的当前值除以对应的计数器(IrtTh_Num)的当前值,得到所述平均值。
也即,从得到的n组总估计值的当前值和计数器(IrtTh_Num)的当前值中,取当前值最大的计数器(IrtTh_Num)一组的总估计值的当前值(Sum_Irt)。求该组平均值,即为图2中步骤S202所述剔除异常值后的所述同步估计值求平均值。
可选的,所述步骤G之后,还包括:比较获取的计数器(IrtTh_Num)的当前值是否大于数量阈值(num_th);若比较结果为是,则跳转至步骤H,并继续执行步骤H;若比较结果为否,则结束所述方法。
其中,数量阈值(num_th)为预设的数量,若获取的计数器(IrtTh_Num)的当前值小于等于数量阈值,表示该组irt[x]取值满足(irt[n]-irt_th,irt[n]+irt_th)的数量过少,也即irt[x]过于分散,本观察窗同步估计值波动较大,不进行低频时钟的频偏补偿。
本实施例中,终端分别以单个观察窗的每一时间区间内的同步估计值与预设值之间的差与和建立多个异常值判定的门限(第一门限和第二门限),并从中挑选最能反映该观察窗内同步估计值的门限,以进行异常值剔除。由此,能够根据每一观察窗的实际情况,建立相符的门限以剔除异常值。
在一个实施例中,请再次参见图2,可根据下述公式(1)执行步骤S203所述根据所述平均值,计算所述低频时钟的频偏:
X=T÷Y (1)
其中,所述X为所述低频时钟的频偏,所述T为所述平均值,所述Y为单个时间区间内的睡眠时间。
可选的,通过图2中步骤S201统计若干个时间区间内每一时间区间内的睡眠时间,并用若干个时间区间的睡眠时间之和除以时间区间的个数,以得到每一时间区间内的睡眠时间的均值,可将该均值作为Y的值。
以32K时钟为例,假设当前32K时钟偏差了百万分之X(记作Xppm),使用32K定时了Y秒(s),那么这段时间内的理论同步偏差T(单位:秒)表示为下述公式(2):
T=X×10-6×Y (2)
根据公式(2)得到了同步偏差,可根据上述公式(1)就可以反推出当前32K时钟偏差。
在一个具体实例中,低频时钟为32K,假定单个观察窗包括8个时间区间,每一时间区间为一DRX周期(以周期1,周期2,…,周期8表示),标准单位时间以I-DRX周期(1.28秒(s))为例,用于建立第一门限和第二门限的预设值irt_th为50,数量阈值num_th为4。表1为一观察窗内8个DRX周期的睡眠时间和同步估计值:
表1
Figure BDA0002783649830000101
将表1中的同步估计值折算到标准时间单位1.28S上,每个DRX周期对应的同步估计值可以表示为表2中的1.28S的同步估计值(TS)。其中,TS为长期演进(Long TermEvolution,简称LTE)中定义的一个基本单位,1TS=1÷(15000×2048)=1/30720000(秒)。
以表1中每个周期的值逐一为基准,判定在其范围内的周期个数。例如,第一个周期的同步估计值为181,预设值irt_th为50,因此将逐一判断每个DRX周期的同步估计值irt[x](i取值为1~8)是否在[(181-50),(181+50)]的范围内。若在该范围内,计数器IrtTh_Num累加1,并同时累加总估计值(Sum_Irt)(单位:TS)。
表2
Figure BDA0002783649830000111
从上述表2中可以看到当前值最大的计数器max_IrtTh_Num=6,其大于32K补偿的数量阈值num_th。因此可以求出平均值irt_ave=998÷6=166(TS),并计算出对应的定时偏差(频偏)=166÷30720÷1280=4.2×10-6=4.2(ppm)。
可使用以上计算得到的频偏对32K时钟进行补偿修正。
请参见图4,图4为本发明实施例的一种低频时钟的补偿装置的结构示意图,该低频时钟的补偿装置40具体可以包括:
同步估计值获取模块401,用于对于若干个时间区间内的每一时间区间,获取该时间区间内的同步估计值,并统计在该时间区间内的睡眠时间;
异常值剔除模块402,用于剔除所述若干个时间区间的同步估计值中的异常值,并对剔除异常值后的所述同步估计值求平均值;
补偿模块403,用于根据所述平均值,计算所述低频时钟的频偏,并对所述频偏进行补偿;
其中,每一时间区间内的同步估计值为该时间区间内同步偏差的累积值,所述低频时钟为在所述睡眠时间内使用的时钟。
在一个实施例中,每一时间区间包括一个或多个DRX周期,所述同步估计值获取模块401中统计在该时间区间内的睡眠时间之后,所述低频时钟的补偿装置40还包括:
折算模块,用于将每一时间区间内的同步估计值折算到标准时间单位,以对同步估计值进行更新。
可选的,所述标准时间单位包括一个或多个DRX周期。
在一个实施例中,所述异常值剔除模块402可以包括:
第一判断单元,用于分别判断每一时间区间内的同步估计值是否满足所述预设门限;
剔除单元,用于删除判断结果为否的同步估计值,并对未删除的同步估计值求平均,得到所述平均值。
在另一个实施例中,所述异常值剔除模块402还可以包括:
开始单元,用于执行步骤A,获取当前估计值,所述当前估计值的初始值为若干个时间区间中的第一时间区间内的同步估计值;
门限建立单元,用于执行步骤B,计算所述当前估计值与预设值的差值,记作第一门限,并计算所述当前估计值与所述预设值的和值,记作第二门限;
第二判断单元,用于执行步骤C,分别判断每一时间区间内的同步估计值是否位于所述第一门限和所述第二门限之间;
累计单元,用于若判断结果为是,则执行步骤D,计算该时间区间内的同步估计值和总估计值之和,将所述和作为新的总估计值,并对计数器加一,其中,所述总估计值的初始值为零,所述计数器的初始值为零;
记录单元,用于执行步骤E,记录所述计数器的当前值和所述总估计值的当前值;
循环单元,用于执行步骤F,获取若干个时间区间中的第二时间区间内的同步估计值作为所述当前估计值,跳转至所述步骤B,并继续执行所述步骤B至所述步骤E,直至所述当前估计值遍历所有时间区间内的同步估计值;
总估计值获取单元,用于执行步骤G,获取当前值最大的计数器对应的总估计值的当前值;
平均值计算单元,用于执行步骤H,用获取的总估计值的当前值除以对应的计数器的当前值,得到所述平均值。
在一个实施例中,所述总估计值获取单元执行步骤G之后,所述异常值剔除模块402还包括:
比较单元,用于比较获取的计数器的当前值是否大于数量阈值;
继续执行单元,用于若比较结果为是,则跳转至步骤H,并继续执行步骤H;
退出单元,用于若比较结果为否,则结束所述方法。
在一个实施例中,所述补偿模块还用于:根据下述公式,计算所述低频时钟的频偏:X=T÷Y;其中,所述X为所述低频时钟的频偏,所述T为所述平均值,所述Y为单个时间区间内的睡眠时间。
关于低频时钟的补偿装置40的工作原理、工作方式的更多内容,可以参照图2和图3关于低频时钟的补偿方法的相关描述,这里不再赘述。
本发明实施例还提供一种存储介质,其上存储有计算机程序,所述计算机程序被处理器运行时执行图2和图3任一项所述方法的步骤。所述存储介质可以是计算机可读存储介质,例如可以包括非挥发性存储器(non-volatile)或者非瞬态(non-transitory)存储器,还可以包括光盘、机械硬盘、固态硬盘等。
本发明实施例还提供一种终端,该终端可以为UE。所述终端可以包括存储器和处理器,所述存储器上存储有可在所述处理器上运行的计算机程序,所述处理器运行所述计算机程序时执行图2和图3所述方法的步骤。
具体地,在本发明实施例中,所述处理器可以为中央处理单元(centralprocessing unit,简称CPU),该处理器还可以是其他通用处理器、数字信号处理器(digital signal processor,简称DSP)、专用集成电路(application specificintegrated circuit,简称ASIC)、现成可编程门阵列(field programmable gate array,简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
还应理解,本申请实施例中的存储器可以是易失性存储器或非易失性存储器,或可包括易失性和非易失性存储器两者。其中,非易失性存储器可以是只读存储器(read-only memory,简称ROM)、可编程只读存储器(programmable ROM,简称PROM)、可擦除可编程只读存储器(erasable PROM,简称EPROM)、电可擦除可编程只读存储器(electricallyEPROM,简称EEPROM)或闪存。易失性存储器可以是随机存取存储器(random accessmemory,简称RAM),其用作外部高速缓存。通过示例性但不是限制性说明,许多形式的随机存取存储器(random access memory,简称RAM)可用,例如静态随机存取存储器(staticRAM,简称SRAM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(synchronousDRAM,简称SDRAM)、双倍数据速率同步动态随机存取存储器(double data rate SDRAM,简称DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM,简称ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM,简称SLDRAM)和直接内存总线随机存取存储器(direct rambus RAM,简称DR RAM)。
应理解,本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,表示前后关联对象是一种“或”的关系。
本申请实施例中出现的“多个”是指两个或两个以上。
本申请实施例中出现的第一、第二等描述,仅作示意与区分描述对象之用,没有次序之分,也不表示本申请实施例中对设备个数的特别限定,不能构成对本申请实施例的任何限制。
本申请实施例中出现的“连接”是指直接连接或者间接连接等各种连接方式,以实现设备间的通信,本申请实施例对此不做任何限定。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种低频时钟的补偿方法,其特征在于,所述方法包括:
对于若干个时间区间内的每一时间区间,获取该时间区间内的同步估计值,并统计在该时间区间内的睡眠时间;
剔除所述若干个时间区间的同步估计值中的异常值,并对剔除异常值后的所述同步估计值求平均值,包括:步骤A,获取当前估计值,所述当前估计值的初始值为若干个时间区间中的第一时间区间内的同步估计值;步骤B,计算所述当前估计值与预设值的差值,记作第一门限,并计算所述当前估计值与所述预设值的和值,记作第二门限;步骤C,分别判断每一时间区间内的同步估计值是否位于所述第一门限和所述第二门限之间;若判断结果为是,则执行步骤D,计算该时间区间内的同步估计值和总估计值之和,将所述和作为新的总估计值,并对计数器加一;其中,所述总估计值的初始值为零,所述计数器的初始值为零;步骤E,记录所述计数器的当前值和所述总估计值的当前值;步骤F,获取若干个时间区间中的第二时间区间内的同步估计值作为所述当前估计值,跳转至所述步骤B,并继续执行所述步骤B至所述步骤E,直至所述当前估计值遍历所有时间区间内的同步估计值;步骤G,获取当前值最大的计数器对应的总估计值的当前值;步骤H,用获取的总估计值的当前值除以对应的计数器的当前值,得到所述平均值;在步骤G之后,还包括:比较获取的计数器的当前值是否大于数量阈值;若比较结果为是,则跳转至步骤H,并继续执行步骤H;若比较结果为否,则结束;
根据所述平均值,计算所述低频时钟的频偏,并对所述频偏进行补偿;所述根据所述平均值,计算所述低频时钟的频偏,包括:根据下述公式,计算所述低频时钟的频偏:X=T÷Y;其中,所述X为所述低频时钟的频偏,所述T为所述平均值,所述Y为单个时间区间内的睡眠时间;
其中,每一时间区间内的同步估计值为该时间区间内同步偏差的累积值,所述低频时钟为在所述睡眠时间内使用的时钟;每一时间区间包括一个或多个DRX周期。
2.根据权利要求1所述的方法,其特征在于,所述统计在该时间区间内的睡眠时间之后,还包括:
将每一时间区间内的同步估计值折算到标准时间单位,以对同步估计值进行更新。
3.根据权利要求2所述的方法,其特征在于,所述标准时间单位包括一个或多个DRX周期。
4.根据权利要求1至3任一所述的方法,其特征在于,所述剔除所述若干个时间区间的同步估计值中的异常值,并对剔除异常值后的所述同步估计值求平均值,包括:
分别判断每一时间区间内的同步估计值是否满足预设门限;
删除判断结果为否的同步估计值,并对未删除的同步估计值求平均,得到所述平均值。
5.一种低频时钟的补偿装置,其特征在于,所述装置包括:
同步估计值获取模块,用于对于若干个时间区间内的每一时间区间,获取该时间区间内的同步估计值,并统计在该时间区间内的睡眠时间;
异常值剔除模块,用于剔除所述若干个时间区间的同步估计值中的异常值,并对剔除异常值后的所述同步估计值求平均值,包括:步骤A,获取当前估计值,所述当前估计值的初始值为若干个时间区间中的第一时间区间内的同步估计值;步骤B,计算所述当前估计值与预设值的差值,记作第一门限,并计算所述当前估计值与所述预设值的和值,记作第二门限;步骤C,分别判断每一时间区间内的同步估计值是否位于所述第一门限和所述第二门限之间;若判断结果为是,则执行步骤D,计算该时间区间内的同步估计值和总估计值之和,将所述和作为新的总估计值,并对计数器加一;其中,所述总估计值的初始值为零,所述计数器的初始值为零;步骤E,记录所述计数器的当前值和所述总估计值的当前值;步骤F,获取若干个时间区间中的第二时间区间内的同步估计值作为所述当前估计值,跳转至所述步骤B,并继续执行所述步骤B至所述步骤E,直至所述当前估计值遍历所有时间区间内的同步估计值;步骤G,获取当前值最大的计数器对应的总估计值的当前值;步骤H,用获取的总估计值的当前值除以对应的计数器的当前值,得到所述平均值;在步骤G之后,还包括:比较获取的计数器的当前值是否大于数量阈值;若比较结果为是,则跳转至步骤H,并继续执行步骤H;若比较结果为否,则结束;
补偿模块,用于根据所述平均值,计算所述低频时钟的频偏,并对所述频偏进行补偿;所述根据所述平均值,计算所述低频时钟的频偏,包括:根据下述公式,计算所述低频时钟的频偏:X=T÷Y;其中,所述X为所述低频时钟的频偏,所述T为所述平均值,所述Y为单个时间区间内的睡眠时间;
其中,每一时间区间内的同步估计值为该时间区间内同步偏差的累积值,所述低频时钟为在所述睡眠时间内使用的时钟;每一时间区间包括一个或多个DRX周期。
6.一种存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器运行时执行权利要求1至4任一项所述方法的步骤。
7.一种终端,包括存储器和处理器,所述存储器上存储有可在所述处理器上运行的计算机程序,其特征在于,所述处理器运行所述计算机程序时执行权利要求1至4任一项所述方法的步骤。
CN202011290474.6A 2020-11-17 2020-11-17 低频时钟的补偿方法及装置、存储介质、终端 Active CN112383498B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011290474.6A CN112383498B (zh) 2020-11-17 2020-11-17 低频时钟的补偿方法及装置、存储介质、终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011290474.6A CN112383498B (zh) 2020-11-17 2020-11-17 低频时钟的补偿方法及装置、存储介质、终端

Publications (2)

Publication Number Publication Date
CN112383498A CN112383498A (zh) 2021-02-19
CN112383498B true CN112383498B (zh) 2022-11-04

Family

ID=74584915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011290474.6A Active CN112383498B (zh) 2020-11-17 2020-11-17 低频时钟的补偿方法及装置、存储介质、终端

Country Status (1)

Country Link
CN (1) CN112383498B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113079497A (zh) * 2021-04-09 2021-07-06 思澈科技(上海)有限公司 一种蓝牙时钟的校准方法和电路结构
CN113543303B (zh) * 2021-06-30 2022-10-21 紫光展锐(重庆)科技有限公司 一种同步方法、装置、芯片及模组设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083503B (zh) * 2006-05-30 2011-04-20 上海宣普实业有限公司 一种准确维护接收装置在睡眠状态下***同步信息的方法
CN102540868B (zh) * 2010-12-31 2016-05-04 重庆重邮信科通信技术有限公司 一种移动通信终端慢时钟晶体频率补偿方法及装置
CN102098250A (zh) * 2011-01-26 2011-06-15 意法·爱立信半导体(北京)有限公司 一种多模终端的频偏处理方法及装置
WO2011113377A2 (zh) * 2011-04-26 2011-09-22 华为技术有限公司 一种低频时钟校准方法及装置
KR101579030B1 (ko) * 2012-04-05 2015-12-18 옵티스 셀룰러 테크놀로지, 엘엘씨 페이징 구성정보의 수신을 위한 어드밴스드 웨이크업
CN105681245B (zh) * 2016-03-29 2019-01-04 成都国恒空间技术工程有限公司 一种基于连续分段滑窗估计频偏的频率跟踪方法
CN109792698B (zh) * 2016-10-06 2021-02-12 华为技术有限公司 补偿参考时钟的频率误差的接收器和方法
CN106788853B (zh) * 2017-01-26 2018-12-07 华为技术有限公司 一种时钟同步装置及方法
CN110831120B (zh) * 2018-08-10 2021-10-15 华为技术有限公司 传输物理下行控制信道的方法、终端设备和网络设备

Also Published As

Publication number Publication date
CN112383498A (zh) 2021-02-19

Similar Documents

Publication Publication Date Title
CN102405678B (zh) 一种低频时钟校准方法及装置
CN112383498B (zh) 低频时钟的补偿方法及装置、存储介质、终端
JP4503616B2 (ja) 低価格で低精度のクロックを使用した精密なスリープタイマ
US10552216B2 (en) Application heartbeat period adjusting method and apparatus, and terminal
US7529531B2 (en) Apparatus and methods for estimating a sleep clock frequency
US8041974B2 (en) Power management method for input device
US10172092B1 (en) Systems and methods for providing a sleep clock on a wireless communications device
US7190962B2 (en) Networked wireless communications device programmed to identify and eliminate probable multipath errors to enhance accuracy in correcting sleep clock for thermally induced errors
EP2854458A1 (en) Wireless sensor time synchronization
US9307571B2 (en) Communication device and frequency offset calibrating method
CN102540868A (zh) 一种移动通信终端慢时钟晶体频率补偿方法及装置
CN114070447B (zh) 基于目标唤醒时间的时钟校正方法与装置
CN104185201A (zh) 一种邻区测量周期的自适应调整方法及装置
JP6898903B2 (ja) リアルタイムクロックを備えたトランシーバ装置
CN114553192A (zh) 时钟芯片频率补偿方法、装置、电子设备及存储介质
WO2012160490A1 (en) Method and apparatus for calibrating sleep clocks
US8559421B2 (en) Method and apparatus for calibrating sleep clocks
CN104052861B (zh) 一种终端及其唤醒方法
CN101083815A (zh) 一种实现移动终端时钟关系跟踪的方法和装置
US9807689B2 (en) Communication device, method and communication system
CN114987368B (zh) 车辆静态电流的控制方法、装置、电子设备和存储介质
US9898034B2 (en) Data processing device and method for determining a clock relationship
US20180007635A1 (en) Closed-loop clock calibration method, terminal and computer storage medium
CN113406992A (zh) ***时钟的控制方法、处理装置和可读存储介质
CN117177350A (zh) 时钟周期确定方法、装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant