CN112367279A - 一种基于二维mesh结构多核芯片组的路由方法及*** - Google Patents
一种基于二维mesh结构多核芯片组的路由方法及*** Download PDFInfo
- Publication number
- CN112367279A CN112367279A CN202011188249.1A CN202011188249A CN112367279A CN 112367279 A CN112367279 A CN 112367279A CN 202011188249 A CN202011188249 A CN 202011188249A CN 112367279 A CN112367279 A CN 112367279A
- Authority
- CN
- China
- Prior art keywords
- chip
- address
- destination
- routing
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1507—Distribute and route fabrics, e.g. sorting-routing or Batcher-Banyan
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明涉及一种基于二维mesh结构多核芯片组的路由方法及***。所述方法包括:获取待传输报文的源芯片地址、目的芯片地址和目的节点地址;判断目的芯片地址和源芯片地址是否相同,得到第一判断结果;若第一判断结果为是,则在源芯片地址对应的芯片中路由目的节点地址对应的节点路由器,完成待传输报文的传输;若第一判断结果为否,则路由目的芯片地址对应的芯片,并在目的芯片地址对应的芯片中路由目的节点地址对应的节点路由器,完成待传输报文的传输。本发明实现了多核芯片间的通讯方法与多核芯片内片上网络通讯方法的一致性,缩短了跨芯片传输时报文的延迟,降低了***硬件和软件的开发成本。
Description
技术领域
本发明涉及通信技术领域,特别是涉及一种基于二维mesh结构多核芯片组的路由方法及***。
背景技术
由于提升单核芯片的频率会带来过多的热量且无法同步提升芯片性能,因此多核芯片逐步替代单核芯片,多核芯片是指在一颗芯片内集成多个完整的计算核心,多核芯片利用多个计算核心并行执行任务以实现芯片性能提升。
片上网络(Network-on-Chip,NoC)提供高带宽、低延迟和低功耗的片上通讯,是一种高效的片上互连通讯技术,计算核心作为节点连接在片上网络上即构成片上网络结构多核芯片,片上网络结构多核芯片采用报文通讯,利用片上路由器转发报文,但是现有的基于片上网络的多核芯片组通讯方法可扩展性差;由于网络没有分层,跨芯片传输时,报文需要经过多个芯片的片上网络,导致经过的路由节点过多,报文延迟较大;而且用于路由的报文头切片数量不确定,且当跨越的芯片数量较多时,需要较多的报文头切片,通讯开销较大。因此,现有技术存在跨芯片传输时报文有延迟性,***硬件和软件的开发成本大的缺点。
发明内容
本发明的目的是提供一种基于二维mesh结构多核芯片组的路由方法及***,本发明实现了多核芯片间的通讯方法与多核芯片内片上网络通讯方法的一致性,缩短了跨芯片传输时报文的延迟,降低了***硬件和软件的开发成本。
为实现上述目的,本发明提供了如下方案:
一种基于二维mesh结构多核芯片组的路由方法,包括:
获取待传输报文的源芯片地址、目的芯片地址和目的节点地址;
判断所述目的芯片地址和所述源芯片地址是否相同,得到第一判断结果;
若所述第一判断结果为是,则在所述源芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输;
若所述第一判断结果为否,则路由所述目的芯片地址对应的芯片,并在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输。
可选的,所述在所述源芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输,具体为:
将所述目的节点地址填充到第二目的地址,所述第二目的地址初始为空;
通过片上网络,根据所述第二目的地址在所述源芯片地址对应的芯片中路由所述目的节点地址对应的路由器,完成所述待传输报文的传输。
可选的,所述路由所述目的芯片地址对应的芯片,并在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输,具体为:
将所述待传输报文转送到板级网络;
路由所述目的芯片地址对应的芯片;
在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述板级网络上待传输报文的传输。
可选的,所述将所述待传输报文转送到板级网络,具体为:
将所述源芯片地址对应的芯片路由节点地址填充到第二目的地址,所述第二目的地址初始为空;
通过片上网络,根据所述第二目的地址路由到所述芯片路由节点地址对应的芯片路由器;
所述芯片路由节点地址对应的芯片路由器收到所述待传输报文后,将所述待传输报文转送到板级网络。
可选的,所述在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述板级网络上待传输报文的传输,具体为:
将所述目的节点地址填充到第二目的地址,所述第二目的地址初始为空;
通过片上网络,根据所述第二目的地址在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的路由器,完成所述板级网络上待传输报文的传输。
一种基于二维mesh结构多核芯片组的路由***,包括:
地址获取模块,用于获取待传输报文的源芯片地址、目的芯片地址和目的节点地址;
第一判断模块,用于判断所述目的芯片地址和所述源芯片地址是否相同,得到第一判断结果;
第一传输模块,用于若所述第一判断结果为是,则在所述源芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输;
第二传输模块,用于若所述第一判断结果为否,则路由所述目的芯片地址对应的芯片,并在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输。
可选的,所述第一传输模块包括:
第一填充单元,用于将所述目的节点地址填充到第二目的地址,所述第二目的地址初始为空;
第一片上传输单元,用于通过片上网络,根据所述第二目的地址在所述源芯片地址对应的芯片中路由所述目的节点地址对应的路由器,完成所述待传输报文的传输。
可选的,所述第二传输模块包括:
第一板级传输单元,用于将所述待传输报文转送到板级网络;
路由单元,用于路由所述目的芯片地址对应的芯片;
第二板级传输单元,用于在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述板级网络上待传输报文的传输。
可选的,所述第一板级传输单元包括:
第二填充单元,用于将所述源芯片地址对应的芯片路由节点地址填充到第二目的地址,所述第二目的地址初始为空;
第二片上传输单元,用于通过片上网络,根据所述第二目的地址路由到所述芯片路由节点地址对应的芯片路由器;
第三板级传输单元,用于所述芯片路由节点地址对应的芯片路由器收到所述待传输报文后,将所述待传输报文转送到板级网络。
可选的,所述第二板级传输单元包括:
第三填充单元,用于将所述目的节点地址填充到第二目的地址,所述第二目的地址初始为空;
第三片上传输单元,通过片上网络,根据所述第二目的地址在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的路由器,完成所述板级网络上待传输报文的传输。
根据本发明提供的具体实施例,本发明公开了以下技术效果:本发明通过使用板级网络,组成多核芯片组协同工作,根据判断待传输报文的源芯片地址和目的芯片地址是否相同,判断是否将待传输报文传输至其他芯片,将多颗多核芯片连接起来,实现跨芯片传输,实现了多核芯片间的通讯方法与多核芯片内的片上网络通讯方法的一致性,降低了***硬件和软件的开发成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种基于二维mesh结构多核芯片组的路由方法流程图;
图2为本发明实施例提供的待传输报文的报文头切片的结构示意图;
图3为本发明实施例提供的二维mesh结构多核芯片组的结构示意图;
图4为本发明实施例提供的一种基于二维mesh结构多核芯片组的路由***的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例1
如图1所示,本实施例提供的基于二维mesh结构多核芯片组的路由方法,包括:
101:获取待传输报文的源芯片地址、目的芯片地址和目的节点地址。
102:判断所述目的芯片地址和所述源芯片地址是否相同,得到第一判断结果。
103:若所述第一判断结果为是,则在所述源芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输。
104:若所述第一判断结果为否,则路由所述目的芯片地址对应的芯片,并在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输。
其中,在所述源芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输,具体为:
将所述目的节点地址填充到第二目的地址,所述第二目的地址初始为空。
通过片上网络,根据所述第二目的地址在所述源芯片地址对应的芯片中路由所述目的节点地址对应的路由器,完成所述待传输报文的传输。
其中,路由所述目的芯片地址对应的芯片,并在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输,具体为:
将所述待传输报文转送到板级网络。
路由所述目的芯片地址对应的芯片。
在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述板级网络上待传输报文的传输。
其中,将所述待传输报文转送到板级网络,具体为:
将所述源芯片地址对应的芯片路由节点地址填充到第二目的地址,所述第二目的地址初始为空。
通过片上网络,根据所述第二目的地址路由到所述芯片路由节点地址对应的芯片路由器,所述芯片路由节点地址对应的芯片路由器用于与其他芯片的芯片路由节点地址对应的芯片路由器相互通信。
所述芯片路由节点地址对应的芯片路由器收到所述待传输报文后,将所述待传输报文转送到板级网络。
其中,在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述板级网络上待传输报文的传输,具体为:
将所述目的节点地址填充到第二目的地址,所述第二目的地址初始为空。
通过片上网络,根据所述第二目的地址在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的路由器,完成所述板级网络上待传输报文的传输。
本实施例还提供了在实际应用过程中的基于二维mesh结构多核芯片组的路由方法,如图2所示,给出了待传输报文的报文头切片的结构,报文中用于路由的头切片包括一个由软件改写的源地址、一个由软件改写的目的地址1以及一个由硬件改写的目的地址2(第二目的地址)。其中由软件改写的源地址和目的地址1由芯片地址和节点地址两部分组成,由硬件改写的目的地址2仅包含节点地址。当路由节点上的处理器发起通讯时,软件填充报文头切片的源地址和目的地址1,硬件电路根据目的地址1的芯片地址自动填充目的地址2,至此报文的路由信息填充完毕。报文随后被送入网络,通过若干节点间以及芯片间路由器传输到达目的节点。
图3为本发明实施例提供的二维mesh结构多核芯片组的结构示意图,参见图3,该通讯架构包含两重网络,其中一重网络的路由器以及路由器间的物理连接均在芯片内实现,组成常见的二维mesh结构片上网络,片上网络中的路由器通过专用的网络接口连接不同的功能单元,这些功能单元可能是处理核,可能是内存控制器,也可能是专用计算节点;另外一重网络的路由器在芯片内实现,而在印制电路板上实现路由器间的物理连接,也组成二维mesh结构网络。因为物理连接在印制电路板上实现,因此不能称为片上网络,可称为板级网络,利用该二维mesh结构板级网络实现印制电路板上由多颗芯片组成的多核芯片组的数据通讯。
路由器是组成网络通讯架构的基础,本方案中的路由器分为两种,一种称为节点路由器,采用常用的片上网络路由器结构,用于组成芯片内的片上网络;另外一种称为芯片路由器,用于组成芯片组的板级网络,实现报文的跨芯片传输。由于印制电路板级的数据传输不同于芯片内的数据传输,在数据位宽、校验和信号完整性等方面有更高的要求,因此芯片路由器要支持相应的板级数据传输协议,但从报文路由原理上看,芯片路由器可以看成2个路由器的组合,一方面与芯片内的相邻节点路由器组成片上网络,另一方面与相邻芯片的芯片路由器组成板级网络。在处理片上网络通讯时,芯片路由器观察报文头切片的节点地址,在处理板级网络通讯时,芯片路由器观察报文头切片的芯片地址。通常情况下,实现板级通讯协议的开销较大,因此每个芯片通常仅包含一个芯片路由器。
按照二维mesh结构常用的XY路由算法,将每个芯片的节点路由器,以及全体芯片组的芯片路由器分别按照二维坐标编址。其中芯片路由器由于同时连接在片上网络以及板级网络上,因此同时具备芯片地址和节点地址;节点路由器仅具备节点地址。
其中NR表示节点路由器(node router,NR),CR表示芯片路由器(chip router,CR)。芯片路由器有2个坐标,一个为节点坐标,一个为芯片坐标。以芯片00的芯片路由器为例,其节点坐标为33,芯片坐标为00。
假设报文从源芯片坐标00,源节点坐标12,路由到目的芯片坐标32,目的节点坐标20,整个路由过程如下:
由于目的芯片坐标32,不等于源芯片坐标00,表明此次报文需要跨芯片传输,因此节点硬件自动将报文头切片的目的地址2填充为芯片00的芯片路由器节点坐标33。
报文经过芯片00的片上网络路由到芯片路由器。
芯片00的芯片路由器判断目的地址1的目的芯片坐标32和自己的芯片坐标00不同,判断这是一个跨芯片报文,即将报文送到板级网络。
报文在板级网络路由依靠目的地址1的目的芯片坐标,经过板级网络路由到目的芯片坐标32。
芯片32的芯片路由器收到报文后,与自己的芯片坐标32比较,发现报文属于芯片32,随即自动将目的地址1的节点坐标20复制到目的地址2,同时将报文送到片上网络。
报文经过芯片32的片上网络路由到目的地址20,至此报文传输结束。
如图4所示,本实施例还提供了与上述基于二维mesh结构多核芯片组的路由方法对应的基于二维mesh结构多核芯片组的路由***,所述***包括:
地址获取模块A1,用于获取待传输报文的源芯片地址、目的芯片地址和目的节点地址。
第一判断模块A2,用于判断所述目的芯片地址和所述源芯片地址是否相同,得到第一判断结果。
第一传输模块A3,用于若所述第一判断结果为是,则在所述源芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输。
第二传输模块A4,用于若所述第一判断结果为否,则路由所述目的芯片地址对应的芯片,并在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输。
作为一种可选的实施方式,所述第一传输模块包括:
第一填充单元,用于将所述目的节点地址填充到第二目的地址,所述第二目的地址初始为空。
第一片上传输单元,用于通过片上网络,根据所述第二目的地址在所述源芯片地址对应的芯片中路由所述目的节点地址对应的路由器,完成所述待传输报文的传输。
作为一种可选的实施方式,所述第二传输模块包括:
第一板级传输单元,用于将所述待传输报文转送到板级网络。
路由单元,用于路由所述目的芯片地址对应的芯片。
第二板级传输单元,用于在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述板级网络上待传输报文的传输。
作为一种可选的实施方式,所述第一板级传输单元包括:
第二填充单元,用于将所述源芯片地址对应的芯片路由节点地址填充到第二目的地址,所述第二目的地址初始为空。
第二片上传输单元,用于通过片上网络,根据所述第二目的地址路由到所述芯片路由节点地址对应的芯片路由器。
第三板级传输单元,用于所述芯片路由节点地址对应的芯片路由器收到所述待传输报文后,将所述待传输报文转送到板级网络。
作为一种可选的实施方式,所述第二板级传输单元包括:
第三填充单元,用于将所述目的节点地址填充到第二目的地址,所述第二目的地址初始为空。
第三片上传输单元,通过片上网络,根据所述第二目的地址在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的路由器,完成所述板级网络上待传输报文的传输。
本实施例通过使用专用的板级网络,组成多核芯片组协同工作,利用高速板级通讯协议将多颗多核芯片连接起来,实现跨芯片传输,实现了多核芯片间的通讯方法与多核芯片内片上网络通讯方法的一致性,降低了***硬件和软件的开发成本。
实施例2:
在构建了实施例1中的多核芯片组通讯***后,本实施例又提供了一种更加详细的报文在任意节点间的高效路由的方法:
步骤1:当源路由节点上的处理器发起通讯时,软件填充报文头切片的源地址和目的地址1。
步骤2:其中源地址包含源芯片地址和源节点地址,目的地址包含目的芯片地址和目的节点地址。
步骤3:随后源节点的硬件电路判断目的芯片地址和源芯片地址是否相同,如果相同,则将目的地址1的节点地址复制到目的地址2,进入步骤4;如果不同,则将目的地址2填充为芯片路由器的节点地址,进入步骤5。
步骤4:报文通过片上网络,根据目的地址2路由到目的节点,完成本次通讯。
步骤5:报文通过片上网络,根据目的地址2路由到目的节点,此时的目的节点就是芯片路由器。
步骤6:芯片路由器收到报文后,发现目的地址1包含的芯片地址与自己的芯片地址不一致,将报文转送到板级网络,随后利用目的地址1的芯片地址通过板级网络路由到目的芯片的芯片路由器。
步骤7:目的芯片的芯片路由器收到报文后,将目的地址1的节点地址复制到目的地址2,并将报文转送到片上网络,随后利用目的地址2的节点地址通过片上网络路由到目的芯片的目的节点,至此路由通讯完毕。
本实施例通过使用专用的板级网络,组成多核芯片组协同工作,利用高速板级通讯协议将多颗多核芯片连接起来,实现跨芯片传输,实现了多核芯片间的通讯方法与多核芯片内片上网络通讯方法的一致性,降低了***硬件和软件的开发成本。
从技术实现角度看,片上网络和板级网络除了可以采用二维mesh结构外,还可以采用如环形(Ring)结构等其他网络结构,不同的网络结构对应的路由算法也不相同,本专利提出的路由方案虽然针对二维mesh结构,也可修改后用于其他结构的多核芯片组通讯。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处。综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种基于二维mesh结构多核芯片组的路由方法,其特征在于,包括:
获取待传输报文的源芯片地址、目的芯片地址和目的节点地址;
判断所述目的芯片地址和所述源芯片地址是否相同,得到第一判断结果;
若所述第一判断结果为是,则在所述源芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输;
若所述第一判断结果为否,则路由所述目的芯片地址对应的芯片,并在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输。
2.根据权利要求1所述的一种基于二维mesh结构多核芯片组的路由方法,其特征在于,所述在所述源芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输,具体为:
将所述目的节点地址填充到第二目的地址,所述第二目的地址初始为空;
通过片上网络,根据所述第二目的地址在所述源芯片地址对应的芯片中路由所述目的节点地址对应的路由器,完成所述待传输报文的传输。
3.根据权利要求1所述的一种基于二维mesh结构多核芯片组的路由方法,其特征在于,所述路由所述目的芯片地址对应的芯片,并在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输,具体为:
将所述待传输报文转送到板级网络;
路由所述目的芯片地址对应的芯片;
在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述板级网络上待传输报文的传输。
4.根据权利要求3所述的一种基于二维mesh结构多核芯片组的路由方法,其特征在于,所述将所述待传输报文转送到板级网络,具体为:
将所述源芯片地址对应的芯片路由节点地址填充到第二目的地址,所述第二目的地址初始为空;
通过片上网络,根据所述第二目的地址路由到所述芯片路由节点地址对应的芯片路由器;
所述芯片路由节点地址对应的芯片路由器收到所述待传输报文后,将所述待传输报文转送到板级网络。
5.根据权利要求3所述的一种基于二维mesh结构多核芯片组的路由方法,其特征在于,所述在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述板级网络上待传输报文的传输,具体为:
将所述目的节点地址填充到第二目的地址,所述第二目的地址初始为空;
通过片上网络,根据所述第二目的地址在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的路由器,完成所述板级网络上待传输报文的传输。
6.一种基于二维mesh结构多核芯片组的路由***,其特征在于,包括:
地址获取模块,用于获取待传输报文的源芯片地址、目的芯片地址和目的节点地址;
第一判断模块,用于判断所述目的芯片地址和所述源芯片地址是否相同,得到第一判断结果;
第一传输模块,用于若所述第一判断结果为是,则在所述源芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输;
第二传输模块,用于若所述第一判断结果为否,则路由所述目的芯片地址对应的芯片,并在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述待传输报文的传输。
7.根据权利要求6所述的一种基于二维mesh结构多核芯片组的路由***,其特征在于,所述第一传输模块包括:
第一填充单元,用于将所述目的节点地址填充到第二目的地址,所述第二目的地址初始为空;
第一片上传输单元,用于通过片上网络,根据所述第二目的地址在所述源芯片地址对应的芯片中路由所述目的节点地址对应的路由器,完成所述待传输报文的传输。
8.根据权利要求6所述的一种基于二维mesh结构多核芯片组的路由***,其特征在于,所述第二传输模块包括:
第一板级传输单元,用于将所述待传输报文转送到板级网络;
路由单元,用于路由所述目的芯片地址对应的芯片;
第二板级传输单元,用于在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的节点路由器,完成所述板级网络上待传输报文的传输。
9.根据权利要求8所述的一种基于二维mesh结构多核芯片组的路由***,其特征在于,所述第一板级传输单元包括:
第二填充单元,用于将所述源芯片地址对应的芯片路由节点地址填充到第二目的地址,所述第二目的地址初始为空;
第二片上传输单元,用于通过片上网络,根据所述第二目的地址路由到所述芯片路由节点地址对应的芯片路由器;
第三板级传输单元,用于所述芯片路由节点地址对应的芯片路由器收到所述待传输报文后,将所述待传输报文转送到板级网络。
10.根据权利要求8所述的一种基于二维mesh结构多核芯片组的路由***,其特征在于,所述第二板级传输单元包括:
第三填充单元,用于将所述目的节点地址填充到第二目的地址,所述第二目的地址初始为空;
第三片上传输单元,通过片上网络,根据所述第二目的地址在所述目的芯片地址对应的芯片中路由所述目的节点地址对应的路由器,完成所述板级网络上待传输报文的传输。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011188249.1A CN112367279A (zh) | 2020-10-30 | 2020-10-30 | 一种基于二维mesh结构多核芯片组的路由方法及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011188249.1A CN112367279A (zh) | 2020-10-30 | 2020-10-30 | 一种基于二维mesh结构多核芯片组的路由方法及*** |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112367279A true CN112367279A (zh) | 2021-02-12 |
Family
ID=74513875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011188249.1A Pending CN112367279A (zh) | 2020-10-30 | 2020-10-30 | 一种基于二维mesh结构多核芯片组的路由方法及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112367279A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113825202A (zh) * | 2021-09-28 | 2021-12-21 | 上海兆芯集成电路有限公司 | 跨芯片处理***以及其路由方法 |
CN114490506A (zh) * | 2022-01-21 | 2022-05-13 | 电子科技大学 | 考虑通讯延迟与热效应的多核***选核算法 |
CN115794732A (zh) * | 2023-01-29 | 2023-03-14 | 北京超摩科技有限公司 | 一种基于芯粒的片上网络和封装上网络分层互连*** |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120185633A1 (en) * | 2011-01-13 | 2012-07-19 | Kabushiki Kaisha Toshiba | On-chip router and multi-core system using the same |
CN102647364A (zh) * | 2012-05-22 | 2012-08-22 | 上海乾视通信技术有限公司 | Mesh网络路由方法、设备及*** |
CN103761211A (zh) * | 2014-02-14 | 2014-04-30 | 河南城建学院 | 面向片上网络结构多核芯片组的路由地址变换方法 |
CN104052663A (zh) * | 2013-03-14 | 2014-09-17 | 中国人民解放军信息工程大学 | 一种大规模片上芯片互联方法及实现互联结构的路由算法 |
CN108234303A (zh) * | 2017-12-01 | 2018-06-29 | 北京中科睿芯科技有限公司 | 面向多地址共享数据路由包的双环结构片上网络路由方法 |
CN108768667A (zh) * | 2018-04-24 | 2018-11-06 | 中船重工(武汉)凌久电子有限责任公司 | 一种用于多核处理器片内核间网络通信的方法 |
US20200153757A1 (en) * | 2018-11-13 | 2020-05-14 | Advanced Micro Devices, Inc. | Routing Flits in a Network-on-Chip Based on Operating States of Routers |
-
2020
- 2020-10-30 CN CN202011188249.1A patent/CN112367279A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120185633A1 (en) * | 2011-01-13 | 2012-07-19 | Kabushiki Kaisha Toshiba | On-chip router and multi-core system using the same |
CN102647364A (zh) * | 2012-05-22 | 2012-08-22 | 上海乾视通信技术有限公司 | Mesh网络路由方法、设备及*** |
CN104052663A (zh) * | 2013-03-14 | 2014-09-17 | 中国人民解放军信息工程大学 | 一种大规模片上芯片互联方法及实现互联结构的路由算法 |
CN103761211A (zh) * | 2014-02-14 | 2014-04-30 | 河南城建学院 | 面向片上网络结构多核芯片组的路由地址变换方法 |
CN108234303A (zh) * | 2017-12-01 | 2018-06-29 | 北京中科睿芯科技有限公司 | 面向多地址共享数据路由包的双环结构片上网络路由方法 |
CN108768667A (zh) * | 2018-04-24 | 2018-11-06 | 中船重工(武汉)凌久电子有限责任公司 | 一种用于多核处理器片内核间网络通信的方法 |
US20200153757A1 (en) * | 2018-11-13 | 2020-05-14 | Advanced Micro Devices, Inc. | Routing Flits in a Network-on-Chip Based on Operating States of Routers |
Non-Patent Citations (1)
Title |
---|
孔德春等: "基于多核***的2D-Mesh片上网络的设计研究", 《微电子学与计算机》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113825202A (zh) * | 2021-09-28 | 2021-12-21 | 上海兆芯集成电路有限公司 | 跨芯片处理***以及其路由方法 |
CN114490506A (zh) * | 2022-01-21 | 2022-05-13 | 电子科技大学 | 考虑通讯延迟与热效应的多核***选核算法 |
CN115794732A (zh) * | 2023-01-29 | 2023-03-14 | 北京超摩科技有限公司 | 一种基于芯粒的片上网络和封装上网络分层互连*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112367279A (zh) | 一种基于二维mesh结构多核芯片组的路由方法及*** | |
CN111104775B (zh) | 一种片上网络拓扑结构及其实现方法 | |
US10476697B2 (en) | Network-on-chip, data transmission method, and first switching node | |
US7921251B2 (en) | Globally unique transaction identifiers | |
US7643477B2 (en) | Buffering data packets according to multiple flow control schemes | |
CN110233798B (zh) | 数据处理方法、装置及*** | |
CN102685017A (zh) | 一种基于fpga的片上网络路由器 | |
CN108768667B (zh) | 一种用于多核处理器片内核间网络通信的方法 | |
US20230091501A1 (en) | Port status configuration method, apparatus, and system, and storage medium | |
CN115065637A (zh) | 传输算力资源信息的方法、装置和电子设备 | |
US8885673B2 (en) | Interleaving data packets in a packet-based communication system | |
CN101488923A (zh) | 一种片上网络数据包编码优化的实现方法 | |
Ouyang et al. | Fault-tolerant design for data efficient retransmission in WiNoC | |
WO2023093513A1 (zh) | 路径感知方法、装置及*** | |
WO2023143103A1 (zh) | 报文处理方法、网关设备及存储*** | |
US11841793B2 (en) | Switch-based free memory tracking in data center environments | |
KR20050080704A (ko) | 프로세서간 데이터 전송 장치 및 방법 | |
WO2022178675A1 (zh) | 一种互联***、数据传输方法以及芯片 | |
CN106559838A (zh) | 业务处理优化方法及装置 | |
CN111400238A (zh) | 一种数据处理方法及装置 | |
CN115001627B (zh) | 一种InfiniBand网络子网管理报文处理方法及*** | |
CN117135103B (zh) | 片上网络的路由方法、装置、计算机设备及存储介质 | |
WO2021196904A1 (zh) | 一种设备管理方法、装置及计算机*** | |
CN116821044B (zh) | 处理***、访存方法及计算机可读存储介质 | |
WO2022111323A1 (zh) | 一种信号帧的处理方法及相关设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |