CN112364589A - 用于fft处理器芯片设计的新型改良蝶形单元算法结构 - Google Patents

用于fft处理器芯片设计的新型改良蝶形单元算法结构 Download PDF

Info

Publication number
CN112364589A
CN112364589A CN202011251828.6A CN202011251828A CN112364589A CN 112364589 A CN112364589 A CN 112364589A CN 202011251828 A CN202011251828 A CN 202011251828A CN 112364589 A CN112364589 A CN 112364589A
Authority
CN
China
Prior art keywords
fft processor
butterfly unit
fft
processor chip
new
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011251828.6A
Other languages
English (en)
Inventor
于建
范浩阳
姚宇凤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hebei Normal University for Nationalities
Original Assignee
Hebei Normal University for Nationalities
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hebei Normal University for Nationalities filed Critical Hebei Normal University for Nationalities
Priority to CN202011251828.6A priority Critical patent/CN112364589A/zh
Publication of CN112364589A publication Critical patent/CN112364589A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/343—Logical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了用于FFT处理器芯片设计的新型改良蝶形单元算法结构，用于FFT处理器芯片设计的新型改良蝶形单元算法结构，包括模块旋转因子
Figure DDA0002771831390000011
以及控制逻辑“r”，在原有蝶形单元构架基础上增加特定的模块旋转因子
Figure DDA0002771831390000012
以及额外的控制逻辑“r”形成新型改良蝶形单元架构模型，在FFT处理器芯片的设计上采用流行的基‑2k算法和SDF流水线架构。本发明提供的用于FFT处理器芯片设计的新型改良蝶形单元算法结构，着眼点放在构成FFT处理器的基本单元蝶形单元的改良上，通过简化后续旋转因子的复杂度的方式降低FFT处理器的硬件开销与功耗，为新信息时代背景下低功耗、低硬件开销FFT处理器的设计提供了新思路，具有重要的理论意义和工程应用价值。

Description

用于FFT处理器芯片设计的新型改良蝶形单元算法结构
技术领域
本发明涉及FFT处理器技术领域，具体为用于FFT处理器芯片设计的新型改良蝶形单元算法结构。
背景技术
FFT处理器广泛应用于频谱分析、图像处理、语音识别、生物医学、雷达、滤波、无线及有线通信等领域。随着5G时代的到来，不断涌现的各类新的业务和应用场景如车联网、虚拟现实、在线游戏、机器类通信、物联网等，面向5G时代对上述新业务的需求，新的多载波传输技术应运而生，如滤波器组多载波、广义频分复用、通用滤波多载波等。FFT处理器作为多载波传输***中最为重要的模块，其所消耗的硬件成本及功耗影响着整个多载波传输***的表现，因此对于FFT处理器的优化设计显得尤为重要。
以往对于FFT处理器的优化设计大多在算法与整体架构上进行优化，而且目前算法与整体架构的研究已趋于成熟，很难有所突破，本发明着眼于蝶形单元的架构改良设计，为FFT处理器的优化设计提供新的思路和方向。因此，我们提出一种用于FFT处理器芯片设计的新型改良蝶形单元算法结构。
发明内容
本发明的目的在于提供用于FFT处理器芯片设计的新型改良蝶形单元算法结构，以解决上述背景技术提出的目前FFT处理器的优化设计所存在条件限制的问题。
为实现上述目的，本发明提供如下技术方案：
用于FFT处理器芯片设计的新型改良蝶形单元算法结构，包括模块旋转因子
Figure BDA0002771831370000021
以及控制逻辑“r”，在原有蝶形单元构架基础上增加特定的模块旋转因子
Figure BDA0002771831370000022
以及额外的控制逻辑“r”形成新型改良蝶形单元架构模型，在FFT处理器芯片的设计上采用流行的基-2k算法和SDF流水线架构。
优选的，所述模块旋转因子
Figure BDA0002771831370000023
的计算公式为
Figure BDA0002771831370000024
其中
Figure BDA0002771831370000025
中的N是根据所设计FFT处理器的点数来确定。
优选的，所述控制逻辑“r”用来控制输入序列进行与W进行复数乘法运算，“N”为FFT点数，“t”和“x”为基本蝶形运算控制信号，分别对应进行乘以“-j”运算和是否进行蝶形运算，为减小关键路径，在W复数乘法运算模块与选择器之间增加流水线型寄存器。
优选的，针对基-2k算法SDF流水线架构的FFT处理器来说，新型改良蝶形单元的控制逻辑“r”可通过公式
Figure BDA0002771831370000026
求出，其中“C”代表FFT处理器的控制时钟，
Figure BDA0002771831370000027
代表异或逻辑运算，“·”代表与逻辑运算，“k”代表基-2k算法的k值，“n”代表时钟的最高位值。
优选的，所述模块旋转因子
Figure BDA0002771831370000028
的值呈规律性重复。
与现有技术相比，本发明的有益效果是：
1、减少FFT处理器设计时的硬件资源消耗；
2、简化实现FFT处理器复数乘法运算乘法器的控制逻辑；
3、对于实现点数不超过1024的FFT处理器设计上，可利用CSD常数乘法器替代传统复数乘法器，达到最小化硬件资源消耗的目的。
综上所述，本发明提供的用于FFT处理器芯片设计的新型改良蝶形单元算法结构，着眼点放在构成FFT处理器的基本单元蝶形单元的改良上，通过简化后续旋转因子的复杂度的方式降低FFT处理器的硬件开销与功耗，为新信息时代背景下低功耗、低硬件开销FFT处理器的设计提供了新思路，具有重要的理论意义和工程应用价值。
附图说明
图1为本发明的原有蝶形单元架构(a)I型蝶形单元(b)II型蝶形单元示意图。
图2为本发明的新型改良蝶形单元架构(a)I型改良蝶形单元(b)II型改良蝶形单元示意图。
图3为本发明的改良64点基-25算法SDFFFT流水线架构示意图。
图4为本发明的基于新型改良蝶形单元的64点基-25算法信号流图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一机构实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-图4，本发明提供一种技术方案：用于FFT处理器芯片设计的新型改良蝶形单元算法结构：
如图1所示，为原有蝶形单元架构，(a)为I型，(b)为II型，其中xr(n)与xr(n+N/2)为输入复数序列的实部，xi(n)与xi(n+N/2)为输入复数序列的虚部，zr(n)与zr(n+N/2)为输出复数序列的实部，zi(n)与zi(n+N/2)为输出复数序列的虚部，“t”和“c”为蝶形单元逻辑控制端，它们与FFT处理器的控制时钟相关联。
如图2所示，在原有蝶形单元架构的基础上增加特定模块旋转因子
Figure BDA0002771831370000041
以及额外的控制逻辑“r”形成新型改良蝶形单元架构模型，其中
Figure BDA0002771831370000042
中的N是根据所设计FFT处理器的点数来确定的，比如设计1024点FFT处理器，那么N＝1024，由于
Figure BDA0002771831370000043
当N的值越大，
Figure BDA0002771831370000044
的实部越接近1，虚部越接近0，在原有蝶形单元的基础上所增加的
Figure BDA0002771831370000045
模块所占用的硬件资源越小，因此本发明所设计的改良蝶形单元在长点FFT处理器芯片优化设计方面效果更好。
在FFT处理器芯片的设计上采用流行的基-2k算法和SDF流水线架构，这是由于基-2k算法拥有与基-2算法同样简单的蝶形架构同时又可以减少旋转因子的复杂度，而采用SDF流水线架构是因为一方面实现简单，执行速度快，资源使用占比高，针对基-2k算法SDF流水线架构的FFT处理器来说，新型改良蝶形单元的控制逻辑“r”可通过公式
Figure BDA0002771831370000046
求出，其中“C”代表FFT处理器的控制时钟，
Figure BDA0002771831370000047
代表异或逻辑运算，“·”代表与逻辑运算，“k”代表基-2k算法的k值，“n”代表时钟的最高位值(如控制64点FFT处理器运算的时钟最高位为5，即C5C4C3C2C1C0)。
如图3所示，下面以基-25算法实现64点SDF架构FFT处理器为例说明改良蝶形单元如何实现降低FFT处理器设计时所消耗的硬件资源，图3为所示为改良64点基-25算法SDFFFT流水线架构图，其中MOD BFII部分即为改良蝶形单元部分，
Figure BDA0002771831370000051
代表复数乘法运算，BFI和BFII分别代表了I型和II型原始蝶形单元。
图4所示为基于新型改良蝶形单元的64点基-25算法信号流图，由图4可知，框选的A蝶形部分为使用改良蝶形单元计算的部分，由于使用了改良蝶形单元，由框选的B部分的旋转因子由原来的
Figure BDA0002771831370000052
转换成
Figure BDA0002771831370000053
复杂度减少为原来的一半，同时，旋转因子的值呈现规律性重复(0，16，8，24，4，20，12，28，2，18，10，26，6，22，14，30……)，大幅降低了复数乘法器控制逻辑的复杂度，通过使用本发明的改良蝶形单元后，能够大幅降低FFT处理器的所消耗的硬件资源与功耗。
本发明使用Verilog HDL语言对设计进行硬件描述，在基于QUARTUS PRIME平台进行开发，开发平台的评估报告显示，在实现64点FFT处理器时，使用本发明的新型改良蝶形单元，与以往的研究相比，能够减少硬件资源消耗25％，功耗降低18％，由于改良蝶形单元的特性，对于点数更大的FFT处理器效果更加好，因此，有理由证明将新型改良蝶形单元用于长点FFT处理器的设计会有更好的表现。
尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中机构技术特征进行等同替换，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.用于FFT处理器芯片设计的新型改良蝶形单元算法结构，包括模块旋转因子
Figure FDA0002771831360000011
以及控制逻辑“r”，其特征在于：在原有蝶形单元构架基础上增加特定的模块旋转因子
Figure FDA0002771831360000012
以及额外的控制逻辑“r”形成新型改良蝶形单元架构模型，在FFT处理器芯片的设计上采用流行的基-2k算法和SDF流水线架构。
2.根据权利要求1所述的用于FFT处理器芯片设计的新型改良蝶形单元算法结构，其特征在于：所述模块旋转因子
Figure FDA0002771831360000013
的计算公式为
Figure FDA0002771831360000014
其中
Figure FDA0002771831360000015
中的N是根据所设计FFT处理器的点数来确定。
3.根据权利要求1所述的用于FFT处理器芯片设计的新型改良蝶形单元算法结构，其特征在于：所述控制逻辑“r”用来控制输入序列进行与W进行复数乘法运算，“N”为FFT点数，“t”和“x”为基本蝶形运算控制信号，分别对应进行乘以“-j”运算和是否进行蝶形运算，为减小关键路径，在W复数乘法运算模块与选择器之间增加流水线型寄存器。
4.根据权利要求1所述的用于FFT处理器芯片设计的新型改良蝶形单元算法结构，其特征在于：针对基-2k算法SDF流水线架构的FFT处理器来说，新型改良蝶形单元的控制逻辑“r”可通过公式
Figure FDA0002771831360000016
求出，其中“C”代表FFT处理器的控制时钟，
Figure FDA0002771831360000017
代表异或逻辑运算，“·”代表与逻辑运算，“k”代表基-2k算法的k值，“n”代表时钟的最高位值。
5.根据权利要求2所述的用于FFT处理器芯片设计的新型改良蝶形单元算法结构，其特征在于：所述模块旋转因子
Figure FDA0002771831360000021
的值呈规律性重复。
CN202011251828.6A 2020-11-11 2020-11-11 用于fft处理器芯片设计的新型改良蝶形单元算法结构 Pending CN112364589A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011251828.6A CN112364589A (zh) 2020-11-11 2020-11-11 用于fft处理器芯片设计的新型改良蝶形单元算法结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011251828.6A CN112364589A (zh) 2020-11-11 2020-11-11 用于fft处理器芯片设计的新型改良蝶形单元算法结构

Publications (1)

Publication Number Publication Date
CN112364589A true CN112364589A (zh) 2021-02-12

Family

ID=74514522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011251828.6A Pending CN112364589A (zh) 2020-11-11 2020-11-11 用于fft处理器芯片设计的新型改良蝶形单元算法结构

Country Status (1)

Country Link
CN (1) CN112364589A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113434811A (zh) * 2021-06-29 2021-09-24 河北民族师范学院 一种fft处理器ip核使用的改良-2^6算法和2048点fft处理器ip核

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050015420A1 (en) * 2003-07-18 2005-01-20 Gibb Sean G. Recoded radix-2 pipeline FFT processor
CN108021781A (zh) * 2018-01-31 2018-05-11 中国电子科技集团公司第五十四研究所 一种可参数化的fft ip核设计和优化方法
CN109522674A (zh) * 2018-12-05 2019-03-26 天津大学 基2-2算法的快速傅里叶变换硬件设计方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050015420A1 (en) * 2003-07-18 2005-01-20 Gibb Sean G. Recoded radix-2 pipeline FFT processor
CN108021781A (zh) * 2018-01-31 2018-05-11 中国电子科技集团公司第五十四研究所 一种可参数化的fft ip核设计和优化方法
CN109522674A (zh) * 2018-12-05 2019-03-26 天津大学 基2-2算法的快速傅里叶变换硬件设计方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
于建 等: "应用于UWB***的低硬件开销128点FFT处理器设计", 《数据采集与处理》 *
于建: "面向OFDM应用的低硬件开销低功耗64点FFT处理器设计", 《电讯技术》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113434811A (zh) * 2021-06-29 2021-09-24 河北民族师范学院 一种fft处理器ip核使用的改良-2^6算法和2048点fft处理器ip核

Similar Documents

Publication Publication Date Title
Yu et al. Area-efficient 128-to 2048/1536-point pipeline FFT processor for LTE and mobile WiMAX systems
CN110533164B (zh) 一种面向卷积神经网络加速器的Winograd卷积拆分方法
Cheng et al. High-throughput VLSI architecture for FFT computation
Lee et al. Balanced binary-tree decomposition for area-efficient pipelined FFT processing
Chen et al. An indexed-scaling pipelined FFT processor for OFDM-based WPAN applications
US20220255721A1 (en) Acceleration unit and related apparatus and method
CN109359267B (zh) 一种基于动态截位的低复杂度无乘法器定点fft优化方法
CN110147249B (zh) 一种网络模型的计算方法及装置
CN112231626A (zh) 一种fft处理器
Jia et al. A computationally efficient reconfigurable FIR filter architecture based on coefficient occurrence probability
CN112364589A (zh) 用于fft处理器芯片设计的新型改良蝶形单元算法结构
CN106572500A (zh) 一种c‑ran中硬件加速器的调度方法
Lai et al. Low-computation-cycle, power-efficient, and reconfigurable design of recursive DFT for portable digital radio mondiale receiver
Jiang et al. Design of an efficient FFT processor for OFDM systems
CN103345379B (zh) 一种复数乘法器及其实现方法
Jallouli et al. MIMO-OFDM LTE system based on a parallel IFFT/FFT on NoC-based FPGA
CN102567282A (zh) 通用dsp处理器中fft计算实现装置和方法
Xiao et al. Low-cost reconfigurable VLSI architecture for fast fourier transform
CN115391053A (zh) 基于cpu和gpu混合计算的在线服务方法及装置
CN112732634B (zh) 面向边缘计算的arm-fpga协同局部动态重构处理方法
CN112148474B (zh) 面向负载均衡的龙芯大数据一体机自适应任务分割方法及***
CN112307423B (zh) 基于基2sdf流水线型的fft处理器及其在aco-ofdm***的实现方法
Jang et al. Low-power FFT design for NC-OFDM in cognitive radio systems
Lai et al. High-performance RDFT design for applications of digital radio mondiale
Liu et al. Current Application Fields

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210212

RJ01 Rejection of invention patent application after publication