CN112359338A - 半导体工艺设备及晶片的形变控制方法 - Google Patents
半导体工艺设备及晶片的形变控制方法 Download PDFInfo
- Publication number
- CN112359338A CN112359338A CN202011163806.4A CN202011163806A CN112359338A CN 112359338 A CN112359338 A CN 112359338A CN 202011163806 A CN202011163806 A CN 202011163806A CN 112359338 A CN112359338 A CN 112359338A
- Authority
- CN
- China
- Prior art keywords
- deformation
- wafer
- preset
- gas
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/54—Controlling or regulating the coating process
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3492—Variation of parameters during sputtering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明公开一种半导体工艺设备,包括反应腔、第一管路、第二管路、晶片承载台、射频装置、测距传感器和控制模块,其中:第一管路和第二管路均与反应腔相连通,第二管路用于通入第二气体,晶片承载台位于反应腔内,晶片承载台的承载面开设有凹槽,测距传感器设置于凹槽内,测距传感器用于测量搭接于凹槽槽口上的晶片的形变量,晶片承载台与射频装置电连接,控制模块与测距传感器控制相连;控制模块用于:从测距传感器获得形变量,并根据形变量控制射频装置输出功率,以控制射频装置对晶片承载台施加射频偏压;或者,根据形变量控制第二气体和第一气体的流量比值。上述方案能够解决晶片的良品率较低的问题。本发明还公开一种晶片的形变控制方法。
Description
技术领域
本发明涉及半导体芯片制造技术领域,尤其涉及一种半导体工艺设备及晶片的形变控制方法。
背景技术
物理气相沉积技术在半导体制造领域被广泛应用,该方法包括真空蒸镀、溅射镀膜、分子束外延等,其中,溅射镀膜被广泛应用于金属薄膜制程。溅射镀膜的基本原理是在高真空的环境下,导入工艺气体并在电极两端加上电压、使气体产生辉光放电,此时等离子体中的正离子在强电场的作用下撞击靶材,溅射出靶材金属原子而沉积到晶片的表面。
然而,晶片在反应腔内进行溅射镀膜时,由于晶片表面沉积的粒子在生长的过程中,晶粒之间挤压容易产生应力,从而使得晶片发生翘曲变形,当晶片的变形量较大时,容易导致晶片发生碎片的风险,进而使得晶片的良品率较低。此种现象在晶片的厚度减薄时尤为明显。
发明内容
本发明公开一种半导体工艺设备及晶片的形变控制方法,以解决晶片的良品率较低的问题。
为了解决上述问题,本发明采用下述技术方案:
一种半导体工艺设备,包括反应腔、第一管路、第二管路、晶片承载台、射频装置、测距传感器和控制模块,其中:
所述第一管路和所述第二管路均与所述反应腔相连通,所述第一管路用于通入第一气体,所述第二管路用于通入第二气体,所述晶片承载台位于所述反应腔内,所述晶片承载台的承载面开设有凹槽,所述测距传感器设置于所述凹槽内,所述测距传感器用于测量搭接于所述凹槽槽口上的晶片的形变量,所述晶片承载台与所述射频装置电连接,所述控制模块与所述测距传感器控制相连;
所述控制模块用于:从所述测距传感器获得所述形变量,并根据所述形变量控制所述射频装置输出功率,以控制所述射频装置对所述晶片承载台施加射频偏压;或者,根据所述形变量控制所述第二气体和所述第一气体的流量比值。
一种晶片的形变控制方法,应用于上述的半导体工艺设备,所述晶片的形变控制方法包括:
控制所述测距传感器测得所述晶片的形变量;
若所述形变量大于第一预设阈值,则控制所述第二气体和所述第一气体的流量比值,以使所述形变量位于预设的第一形变量范围内;
若所述形变量小于第二预设阈值,则控制所述射频装置输出功率,以使所述形变量位于预设的第二形变量范围内。
本发明采用的技术方案能够达到以下有益效果:
本发明公开的反应腔室中,当晶片的形变量为正值时,也就是说,晶片发生上凸变形,晶片为圆顶状,此时可以通入第二气体,第二气体能够限制晶粒的长大,进而使得晶界更致密,从而有利于减小晶粒之间的张应力,因此第二气体和第一气体的流量比值与张应力成反比,从而可以通过减小第二气体和第一气体的流量比值以增大张应力,进而抵消晶片的上凸变形;当晶片的形变量为负值时,也就是说晶片发生下凹变形,晶片为碗状,此时射频装置对晶片承载台施加射频偏压,从而使得第一气体的粒子对晶粒进行轰击,进而有利于晶粒之间形成压应力,从而能够抵消晶片的下凹变形。此方案中,通过测距传感器监控晶片的形变量,根据晶片的形变量从而可以通入第二气体或者为晶片承载台施加射频偏压,从而有利于形成晶粒之间的压应力或张应力,从而有利于抵消晶片的形变,进而使得晶片的形变量较小,从而能够降低晶片发生碎片的风险,进而能够提高晶片的良品率。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本发明实施例公开的反应腔室的结构示意图;
图2为第二气体和第一气体的流量比值与张应力的关系示意图;
图3为射频功率与压应力的关系示意图;
图4为晶片的形变量与张应力和压应力的对应关系图;
图5和图6为本发明实施例公开的晶片的形变控制方法的流程图。
附图标记说明:
100-反应腔、
200-第一管路、
300-第二管路、
400-晶片承载台、410-凹槽、420-安装槽、
500-射频装置、
600-测距传感器、
700-磁控管、
800-靶材、
900-晶片。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
以下结合附图,详细说明本发明各个实施例公开的技术方案。
如图1~图6所示,本发明实施例公开一种半导体工艺设备,所公开的半导体工艺设备包括反应腔100、第一管路200、第二管路300、晶片承载台400、射频装置500、测距传感器600和控制模块。
反应腔100内设置有靶材800,反应腔100外设置有磁控管700,第一管路200和第二管路300均与反应腔100相连通。第一气体通过第一管路200通入反应腔100内,磁控管700用于将磁场施加在靶材800表面,从而使得第一气体的离子轰击靶材800,从而使得靶材800原子被溅射飞出,进而在晶片900的表面形成薄膜。可选的,第一气体可以为氩气,当然第一气体还可以为其他能够被电离的气体,对此本文不作限制。
晶片承载台400位于反应腔100内,晶片承载台400用于承载晶片900。晶片承载台400的承载面开设有凹槽410,晶片900搭接于凹槽410的槽口边缘。测距传感器600设置于凹槽410内,测距传感器600用于测量搭接于凹槽410槽口上的晶片900的形变量。例如,晶片900在未变形的情况下,测距传感器600测量到晶片900的下表面距离测距传感器600的顶端的距离为4mm。当测距传感器600测量到晶片900的下表面距离测距传感器600的顶端的距离大于4mm时,晶片900发生上凸变形,此时晶片900为圆顶状;当测距传感器600测量到晶片900的下表面距离测距传感器600的顶端的距离小于4mm时,晶片900发生下凹变形,此时晶片900为碗状。
晶片承载台400与射频装置500电连接,射频装置500用于为晶片承载台400施加射频。控制模块分别与测距传感器600、射频装置500和第二管路300均控制相连。第二管路300用于通入第二气体,第二气体能够限制晶粒的长大,从而使得晶界更致密,从而有利于减小晶粒之间的张应力,因此通过改变第二气体与第一气体的流量比能够改变晶粒之间的张应力。如图2所示,A坐标表示第二气体和第一气体的流量比值,B坐标表示张应力,第二气体和第一气体的流量比值与张应力成反比。由上文可知,第一气体为半导体工艺设备加工晶片900时的工艺气体,因此第一气体的流量根据具体工艺配方而设定,因此第二气体和第一气体的流量比值主要依靠通入第二气体的流量来确定。上文中的第二气体可以为氮气,当然第二气体还可以为其他能够改变晶粒之间的张应力的气体,对此本文不作限制
需要注意的是,控制模块与第二管路300控制相连是指控制模块与为第二管路供气的供气源控制相连,或者控制模块与第二管路300上的阀门控制相连,从而可以实现对第二管路300的控制相连。
控制模块用于从测距传感器600获得形变量,并根据形变量控制射频装置500输出功率,以控制射频装置500对晶片承载台400施加射频偏压。或者,根据形变量控制第二气体和第一气体的流量比值。
如图3所示,C坐标表示压应力,D坐标表示射频功率,射频功率与压应力成正比。
具体的实施例中,当晶片900的形变量为正值时,也就是说,晶片900发生上凸变形,此时可以减小第二气体与第一气体的流量比值,从而有利于增大晶粒之间的张应力,从而抵消晶片900的上凸变形。
当晶片900的形变量为负值时,也就是说晶片900发生下凹变形,此时射频装置500对晶片承载台400施加偏压,从而使得第一气体粒子对晶粒进行轰击,进而有利于晶粒之间形成压应力,从而能够抵消晶片900的下凹变形。如图4所示,张应力增大,晶片900形成下凹变形,压应力增大,晶片900形成上凸变形。
本发明实施例中,通过测距传感器600监控晶片900的形变量,控制模块可以根据晶片900的形变量,从而可以为反应腔100通入第二气体或者为晶片承载台400施加偏压,从而有利于形成晶片900之间的压应力或张应力,从而有利于抵消晶片900的形变,进而使得晶片900的形变量较小,从而能够改善晶片900发生碎片的风险,进而使得晶片900的良品率较高。
上述实施例中,测距传感器600容易受到反应腔100内的射频的干扰,从而影响测距传感器600正常工作。为此,一种可选的实施例中,测距传感器600的外表面可以设置有屏蔽罩,屏蔽罩可以用于屏蔽射频偏压对测距传感器600的干扰。此方案中,测距传感器600被屏蔽罩所覆盖,从而有效防止测距传感器600受到反应腔100内的射频的干扰,进而不容易影响测距传感器600的正常工作。当然,屏蔽罩还可以用于屏蔽DC(Direct current,直流)功率、磁场和等离子体对测距传感器600的影响。
上述实施例中,测距传感器600的数量可以为一个,但是此时测距传感器600对晶片900单点测量,从而使得测距传感器600测量的晶片900的形变量的精度较差。基于此,在另一种可选的实施例中,测距传感器600的数量可以为多个,多个测距传感器600可以间隔设置于凹槽410内。此方案中,测距传感器600的数量较多,从而可以实现对晶片900的多点测量,进而能够提高晶片900的形变量的测量精度。可选的,测距传感器600可以均匀阵列分布,多个测距传感器600测量的多个晶片900的形变量可以得出晶片900的形变量的平均值。
上述实施例中,反应腔100内通入有第一气体,因此第一气体的气流可能造成测距传感器600发生晃动,进而使得测距传感器600难以正常工作。为此,另一种可选的实施例中,凹槽410的底壁开设有安装槽420,测距传感器600可以位于安装槽420内。此方案中,测距传感器600可以隐藏于安装槽420内,进而使得测距传感器600外露的体积较小,进而测距传感器600与气流接触的体积较小,使得测距传感器600不容易发生晃动,进而使得测距传感器600安装更加稳定。另外,测距传感器600至少部分隐藏于安装槽420内,从而使得晶片900在装载的过程中不容易与测距传感器600发生碰撞,进而提高测距传感器600的安全性。
进一步地,测距传感器600的顶面可以与凹槽410的槽底相平齐。也就是说,测距传感器600不凸出安装槽420。此方案中,测距传感器600不容易外露,从而使得晶片900在装载的过程中不容易与测距传感器600发生碰撞,进一步提高了测距传感器600的安全性。
在另一种可选的实施例中,若形变量大于第一预设阈值,控制模块则可以控制第二管路300通入第一预设流量的第二气体,以使形变量位于预设的第一形变量范围内。可选地,预设的第一形变量范围可以在0~+1mm之间,因此第一预设阈值可以为+1mm。此时可以减小第二气体与第一气体的流量比值,从而有利于增大晶粒之间的张应力,从而抵消晶片900的上凸变形。例如,第一预设流量可以为n1,n1的值可以为0~20sccm。
若形变量小于第二预设阈值,控制模块则可以控制射频装置500输出第一预设功率,以使形变量位于预设的第二形变量范围内。可选的,预设的第二形变范围可以在-1~0mm之间,因此第二预设阈值可以为-1mm。此时,射频装置500对晶片承载台400施加偏压,从而使得第一气体粒子对晶粒进行轰击,进而有利于晶粒之间形成压应力,从而能够抵消晶片900的下凹变形。例如,第一预设功率可以为p1,p1可以为0~500W。
上述实施例中,晶片900在加工前,控制模块可以对半导体工艺设备的加工参数进行预设,反应腔100的功率可以为4kw,工艺时间可以为200s,第一气体流量可以为15sccm,第二气体的初始流量可以为0sccm,射频装置500的初始功率可以为0sccm。在晶片900的加工过程中,通过晶片900的形变量,从而对第二气体或者射频装置500的工艺参数进行调配。
在另一种可选的实施例中,控制模块可以控制测距传感器600以预设测量时间间隔获取晶片900的形变量。此时,每隔一段时间,测距传感器600就获取一次晶片900的形变量,进而实现晶片900形变量的实时监控,从而提高防止晶片900过渡变形。预设测量时间可以为1s,当然还可以其他时长,本文不作限制。
在另一种可选的实施例中,控制模块可以根据至少两组形变量及其所对应的预设测量时间间隔获得形变速率。
在形变速率大于第一预设形变速率的情况下,控制模块可以控制第二管路300通入第二预设流量的第二气体,第二预设流量可以大于第一预设流量。此时,晶片900的形变速率较快,晶片900在此形变速率下,当工艺结束时,晶片900可能发生反向变形,进而提高第二气体的流量,以增大第二气体与第一气体的流量比值,从而降低形变速率。例如,第二预设流量可以为n2,n2=(20+n1)/2sccm。
在形变速率小于第一预设形变速率的情况下,控制模块可以控制第二管路300通入第三预设流量的第二气体,第三预设流量可以小于第一预设流量。此时,晶片900的形变速率较慢,晶片900在此形变速率下,当工艺结束时,晶片900的形变量可能大于第一预设阈值,进而减小第二气体流量,以减小第二气体与第一气体的流量比值,从而提高形变速率。第二预设流量可以为n3,n3=(0+n1)/2sccm。
此方案中,根据晶片900的形变速率,选择合适的第二气体流量,进而能够得到需要的晶片900形变量,从而进一步提高晶片900的良品率。
在另一种可选的实施例中,控制模块可以根据至少两组形变量,及其所对应的预设测量时间间隔获得形变速率。
在形变速率大于第二预设形变速率的情况下,控制模块可以控制射频装置500的功率为第二预设功率,第二预设功率小于第一预设功率。此时,晶片900的形变速率较快,晶片900在此形变速率下,当工艺结束时,晶片900可能发生反向变形,进而可以降低射频功率,从而降低形变速率。例如,第二预设功率可以为p2,p2=(0+p1)/2W。
在形变速率小于第二预设形变速率的情况下,控制模块可以控制射频装置500的功率为第三预设功率,第三预设功率可以大于第一预设功率。此时,晶片900的形变速率较慢,晶片900在此形变速率下,当工艺结束时,晶片900的形变量可能小于第二预设阈值,进而提高射频装置500的功率,从而提高形变速率。第三预设功率可以为p3,p3=(500+p1)/2W。
此方案中,根据晶片900的形变速率,选择合适的射频功率,进而能够得到需要的晶片900形变量,从而进一步提高晶片900的良品率。
基于本发明实施例公开的半导体工艺设备,本发明实施例公开一种晶片900的形变控制方法,所公开的晶片900的形变控制方法应用于如上文所述的半导体工艺设备中,所公开的晶片900的形变控制方法包括:
S1,控制测距传感器600测得晶片900的形变量。
控制模块输出测量信号,测距传感器600接收到测量信号,从而开启测距传感器600对晶片900的形变量进行测量。
S2,若形变量大于第一预设阈值,则控制第二气体和第一气体的流量比值,以使形变量位于预设的第一形变量范围内。
第一预设阈值可以为工艺允许晶片900发生的最大正形变量,例如,第一形变量范围在0~+1mm之间,第一预设阈值可以为+1mm。
S3,若形变量小于第二预设阈值,则控制射频装置500输出功率,以使形变量位于预设的第二形变量范围内。
第二预设阈值可以为工艺允许晶片900发生的最小负形变量,例如,第二形变量范围可以在-1~0mm之间,第二预设阈值可以为-1mm。
此方案中,通过测距传感器600监控晶片900的形变量,根据晶片900的形变量从而可以通入第二气体或者为晶片承载台400施加偏压,从而有利于形成晶粒之间的压应力或张应力,从而有利于抵消晶片900的形变,进而使得晶片900的形变量较小,从而能够降低晶片900发生碎片的风险,进而使得晶片900的良品率较高。
在控制晶片900形变的过程中,可以采用如图6所示的晶片900的形变控制流程,可以对不同形变的晶片900进行实时监控,并对晶片900的形变进行调整,从而得到符合生产需求的形变量,进而将晶片900的形变由不可控状态变为可控状态。图6所示的控制流程的操作步骤上文各实施例均有提到,因此本文不在赘述。
本发明上文实施例中重点描述的是各个实施例之间的不同,各个实施例之间不同的优化特征只要不矛盾,均可以组合形成更优的实施例,考虑到行文简洁,在此则不再赘述。
以上所述仅为本发明的实施例而已,并不用于限制本发明。对于本领域技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本发明的权利要求范围之内。
Claims (10)
1.一种半导体工艺设备,其特征在于,包括反应腔(100)、第一管路(200)、第二管路(300)、晶片承载台(400)、射频装置(500)、测距传感器(600)和控制模块,其中:
所述第一管路(200)和所述第二管路(300)均与所述反应腔(100)相连通,所述第一管路(200)用于通入第一气体,所述第二管路(300)用于通入第二气体,所述晶片承载台(400)位于所述反应腔(100)内,所述晶片承载台(400)的承载面开设有凹槽(410),所述测距传感器(600)设置于所述凹槽(410)内,所述测距传感器(600)用于测量搭接于所述凹槽(410)槽口上的晶片(900)的形变量,所述晶片承载台(400)与所述射频装置(500)电连接,所述控制模块分别与所述测距传感器(600)、所述射频装置(500)和所述第二管路(300)均控制相连;
所述控制模块用于:从所述测距传感器(600)获得所述形变量,并根据所述形变量控制所述射频装置(500)输出功率,以控制所述射频装置(500)对所述晶片承载台(400)施加射频偏压;或者,根据所述形变量控制所述第二气体和所述第一气体的流量比值。
2.根据权利要求1所述的半导体工艺设备,其特征在于,所述测距传感器(600)的外表面设置有屏蔽罩,所述屏蔽罩用于屏蔽所述射频偏压对所述测距传感器(600)的干扰。
3.根据权利要求1所述的半导体工艺设备,其特征在于,所述测距传感器(600)的数量为多个,多个所述测距传感器(600)间隔设置于所述凹槽(410)内。
4.根据权利要求1所述的半导体工艺设备,其特征在于,所述凹槽(410)的底壁开设有安装槽(420),所述测距传感器(600)位于所述安装槽(420)内,所述测距传感器(600)的顶面与所述凹槽(410)的槽底相平齐。
5.根据权利要求1所述的半导体工艺设备,其特征在于,所述控制模块,具体用于:
若所述形变量大于第一预设阈值,则控制所述第二管路(300)通入第一预设流量的第二气体,以使所述形变量位于预设的第一形变量范围内;
若所述形变量小于第二预设阈值,则控制所述射频装置(500)输出第一预设功率,以使所述形变量位于预设的第二形变量范围内。
6.根据权利要求5所述的半导体工艺设备,其特征在于,所述控制模块,具体用于:控制所述测距传感器以预设测量时间间隔获取所述形变量。
7.根据权利要求6所述的半导体工艺设备,其特征在于,所述控制模块,具体用于:根据至少两组所述形变量及其所对应的所述预设测量时间间隔获得形变速率;
在所述形变速率大于第一预设形变速率的情况下,控制所述第二管路(300)通入第二预设流量的所述的第二气体,所述第二预设流量大于所述第一预设流量;
在所述形变速率小于所述第一预设形变速率的情况下,控制所述第二管路(300)通入第三预设流量的所述第二气体,所述第三预设流量小于所述第一预设流量。
8.根据权利要求6所述的半导体工艺设备,其特征在于,所述控制模块,具体用于:根据至少两组所述形变量及其所对应的所述预设测量时间获得形变速率;
在所述形变速率大于第二预设形变速率的情况下,控制所述射频装置(500)的功率为第二预设功率,所述第二预设功率小于所述第一预设功率;
在所述形变速率小于所述第二预设形变速率的情况下,控制所述射频装置的功率为第三预设功率,所述第三预设功率大于所述第一预设功率。
9.根据权利要求1所述的半导体工艺设备,其特征在于,所述第一气体为氩气,所述第二气体为氮气。
10.一种晶片的形变控制方法,其特征在于,应用于权利要求1至9中任一项所述的半导体工艺设备,所述晶片的形变控制方法包括:
控制所述测距传感器(600)测得所述晶片(900)的形变量;
若所述形变量大于第一预设阈值,则控制所述第二气体和所述第一气体的流量比值,以使所述形变量位于预设的第一形变量范围内;
若所述形变量小于第二预设阈值,则控制所述射频装置(500)输出功率,以使所述形变量位于预设的第二形变量范围内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011163806.4A CN112359338B (zh) | 2020-10-27 | 2020-10-27 | 半导体工艺设备及晶片的形变控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011163806.4A CN112359338B (zh) | 2020-10-27 | 2020-10-27 | 半导体工艺设备及晶片的形变控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112359338A true CN112359338A (zh) | 2021-02-12 |
CN112359338B CN112359338B (zh) | 2023-04-14 |
Family
ID=74510716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011163806.4A Active CN112359338B (zh) | 2020-10-27 | 2020-10-27 | 半导体工艺设备及晶片的形变控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112359338B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113005411A (zh) * | 2021-02-24 | 2021-06-22 | 北京北方华创微电子装备有限公司 | 半导体工艺设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5270222A (en) * | 1990-12-31 | 1993-12-14 | Texas Instruments Incorporated | Method and apparatus for semiconductor device fabrication diagnosis and prognosis |
US20010055189A1 (en) * | 2000-06-22 | 2001-12-27 | Mitsubishi Denki Kabushiki Kaisha | Electrostatic chucking system, and apparatus and method of manufacturing a semiconductor device using the electrostatic chucking system |
US20040011462A1 (en) * | 2002-06-28 | 2004-01-22 | Lam Research Corporation | Method and apparatus for applying differential removal rates to a surface of a substrate |
US20080285059A1 (en) * | 2007-05-18 | 2008-11-20 | Suss Microtec Ag | Apparatus and method for in-situ monitoring of wafer bonding time |
-
2020
- 2020-10-27 CN CN202011163806.4A patent/CN112359338B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5270222A (en) * | 1990-12-31 | 1993-12-14 | Texas Instruments Incorporated | Method and apparatus for semiconductor device fabrication diagnosis and prognosis |
US20010055189A1 (en) * | 2000-06-22 | 2001-12-27 | Mitsubishi Denki Kabushiki Kaisha | Electrostatic chucking system, and apparatus and method of manufacturing a semiconductor device using the electrostatic chucking system |
US20040011462A1 (en) * | 2002-06-28 | 2004-01-22 | Lam Research Corporation | Method and apparatus for applying differential removal rates to a surface of a substrate |
US20080285059A1 (en) * | 2007-05-18 | 2008-11-20 | Suss Microtec Ag | Apparatus and method for in-situ monitoring of wafer bonding time |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113005411A (zh) * | 2021-02-24 | 2021-06-22 | 北京北方华创微电子装备有限公司 | 半导体工艺设备 |
Also Published As
Publication number | Publication date |
---|---|
CN112359338B (zh) | 2023-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6416635B1 (en) | Method and apparatus for sputter coating with variable target to substrate spacing | |
US5556520A (en) | Method for controlling a reactive sputtering process | |
KR100536534B1 (ko) | 박막 장치 제작방법 | |
US20090308732A1 (en) | Apparatus and method for uniform deposition | |
US6372098B1 (en) | High target utilization magnet array and associated methods | |
US8936702B2 (en) | System and method for sputtering a tensile silicon nitride film | |
CN102912306B (zh) | 计算机自动控制的高功率脉冲磁控溅射设备及工艺 | |
CN112359338B (zh) | 半导体工艺设备及晶片的形变控制方法 | |
KR102616067B1 (ko) | Pvd 스퍼터링 증착 챔버의 경사형 마그네트론 | |
KR102209219B1 (ko) | 고전력 펄스 코팅 방법 | |
US20060196765A1 (en) | Metallization target optimization method providing enhanced metallization layer uniformity | |
JPH05320891A (ja) | スパッタリング装置 | |
US20050211550A1 (en) | Device for reactive sputtering | |
US6495000B1 (en) | System and method for DC sputtering oxide films with a finned anode | |
CN115029669B (zh) | 一种采用液态金属高功率脉冲磁控溅射提高沉积效率的方法 | |
CN109887879B (zh) | 一种在孔内覆盖薄膜的方法及半导体加工设备 | |
US4153528A (en) | Contoured quartz anode plate | |
KR100800799B1 (ko) | Pvd를 이용한 반도체 기판 상 금속박막 증착 방법 | |
US4608243A (en) | High hardness hafnium nitride | |
EP2607517A1 (en) | Low temperature arc ion plating coating | |
JP3602861B2 (ja) | 金属ケイ化物膜の形成方法 | |
TWI840426B (zh) | Pvd濺射沉積腔室中的傾斜磁控管 | |
JPH07252655A (ja) | 薄膜形成装置 | |
CN115141037A (zh) | 一种解决半导体设备用氧化铝部件颗粒脱落的制备方法 | |
JP2001295043A (ja) | 絶縁物作製用スパッタリング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |