CN112335017A - 腔室上光以通过减少化学成分改善刻蚀均匀性 - Google Patents

腔室上光以通过减少化学成分改善刻蚀均匀性 Download PDF

Info

Publication number
CN112335017A
CN112335017A CN201980041275.0A CN201980041275A CN112335017A CN 112335017 A CN112335017 A CN 112335017A CN 201980041275 A CN201980041275 A CN 201980041275A CN 112335017 A CN112335017 A CN 112335017A
Authority
CN
China
Prior art keywords
chamber
plasma
hydrogen
workpiece
hydrogen radical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980041275.0A
Other languages
English (en)
Inventor
张祺
吕新亮
仲華
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing E Town Semiconductor Technology Co Ltd
Mattson Technology Inc
Original Assignee
Beijing E Town Semiconductor Technology Co Ltd
Mattson Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing E Town Semiconductor Technology Co Ltd, Mattson Technology Inc filed Critical Beijing E Town Semiconductor Technology Co Ltd
Publication of CN112335017A publication Critical patent/CN112335017A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32467—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

提供了用于工件的表面处理的工艺。在一个示例实施中，方法可包括在处理腔室中在工件上进行基于氢自由基的表面处理工艺之前，在处理腔室上进行预处理工艺以在处理腔室的表面上生成氢自由基影响层。如此，可进行预处理工艺以调节处理腔室来增加暴露于工件的氢自由基的均匀性。

Description

腔室上光以通过减少化学成分改善刻蚀均匀性
优先权声明
本申请要求于2018年11月16日提交的名称为“Chamber Seasoning to ImproveEtch Uniformity by Reducing Chemistry(腔室上光以通过减少化学成分改善刻蚀均匀性)”的美国临时申请系列号62/768,423的优先权的权益，其通过引用并入本文。
技术领域
本公开大体上涉及使用氢自由基的工件的表面处理。
背景技术
等离子体处理在半导体工业中广泛用于半导体晶片和其他基材的沉积、刻蚀、抗蚀剂去除(resist removal)以及相关的处理。等离子体源(例如，微波、ECR、感应等)通常用于等离子体处理，以产生用于处理基材的高密度等离子体和反应性核素(species)。等离子体源可用于生成氢自由基，用于暴露于工件。氢自由基可用于干式刻蚀、干式剥离(drystrip)和/或表面处理工艺。
发明内容
本公开的实施方式的方面和优点将部分在以下描述中陈述，或可从描述中得知，或可通过实施方式的实践而得知。
本公开的一个示例方面涉及用于处理工件的方法。方法可包括在处理腔室上进行预处理工艺以在处理腔室的表面上生成氢自由基影响层。方法可进一步包括在进行预处理工艺之后，在处理腔室中在工件上进行基于氢自由基的表面处理工艺。基于氢自由基的表面处理工艺可在处理腔室中将工件暴露于多种氢自由基。
本公开的另一示例方面涉及用于处理半导体工件的方法。方法可包括使用第一腔室中诱导的等离子体生成一种或多种核素。方法可包括过滤一种或多种由等离子体生成的核素以形成第一混合物。方法可包括将氢气注入过滤后的第一混合物以形成第二混合物。第二混合物可包括多种氢自由基。方法可包括在第二腔室中将半导体工件暴露于第二混合物。第二腔室的表面可包括氢自由基影响层以减少第二腔室的表面上的氢自由基复合。
本公开的其他示例方面涉及用于工件的氢自由基处理的腔室上光(seasoning)的***、方法和装置。
参考以下描述和所附权利要求，各种实施方式的这些和其他特征、方面和优点将变得更好理解。并入本说明书中并且构成本说明书的一部分的附图阐释了本公开的实施方式，并且与描述一起用来解释相关的原理。
附图简述
指导本领域技术人员的实施方式的详细讨论阐释在参考了所附附图的说明书中，其中：
图1描绘了根据本公开的示例实施方式的示例等离子体处理装置；
图2描绘了根据本公开的示例实施方式的示例方法的流程图；
图3描绘了根据本公开的示例实施方式的示例方法的流程图；
图4描绘了根据本公开的示例实施方式的示例方法的流程图；
图5描绘了根据本公开的示例实施方式的示例方法的流程图；
图6描绘了根据本公开的示例实施方式的示例方法的流程图；
图7描绘了根据本公开的示例实施方式的使用等离子体后(post-plasma)气体注入的氢自由基的示例生成；
图8描绘了根据本公开的示例实施方式的使用细丝的氢自由基的示例生成；
图9描绘了根据本公开的示例实施方式的示例等离子体处理装置；以及
图10描绘了根据本公开的示例实施方式的示例等离子体处理装置。
具体实施方式
现在将详细参考在附图中阐释了其一个或多个示例的实施方式。通过实施方式的解释，而非限制本公开来提供每个示例。实际上，对本领域技术人员显而易见的是，在不偏离本公开的范围或精神的情况下，可对实施方式进行各种修改和变化。例如，阐释或描述为一个实施方式的一部分的特征可与另一个实施方式一起使用，以产生仍进一步的实施方式。因此，期望本公开的方面覆盖这种修改和变化。
本公开的示例方面涉及用于使用氢自由基处理工件的方法。更具体地，可进行预处理工艺以调节处理腔室来增加暴露于工件的氢自由基的均匀性。
氢自由基和其他还原化学自由基在半导体处理中已经广泛地用于例如，表面处理和硅刻蚀、硅表面平滑化等。然而，氢自由基可具有非常短的寿命并且在一些表面(例如，硅和金属)上容易复合。相反地，氢自由基的复合速率在其他表面比如二氧化硅(SiO2)、氧化铝(Al2O3)等上可能慢得多。当在腔室内部处理半导体工件时，氢自由基对工件周围环境以及氢自由基的路径非常敏感。这可使得到达晶片上的氢自由基浓度不均匀的，从而劣化工艺均匀性。
在一些工艺中，氢自由基可通过氦等离子体与在气相中的氢(H2)分子生成。生成的反应性核素可应用于表面处理和材料去除。由于负载效应，工件表面上的去除通常可遭受非均匀性：氢自由基(和其他还原自由基)可在腔室内部的某处被消耗。本公开的示例方面涉及上光腔室以使得氢自由基消耗更均匀。正因如此，可改善工件上的氢自由基工艺均匀性。
本公开的示例方面涉及在处理腔室中在工件上进行基于氢自由基的表面处理工艺之前，在处理腔室上进行预处理工艺以在处理腔室的表面上生成氢自由基影响层。预处理工艺可在处理腔室的表面，比如工件周围环境和/或一个或多个氢自由基穿过的路径上生成氢自由基影响层。在预处理工艺后，然后在工件的表面上可实施基于氢自由基的表面处理工艺可。如此，对于半导体处理(例如，表面处理、刻蚀、表面平滑化等)，可获得改善的工艺均匀性。
在一些实施方式中，氢自由基影响层可定义为减少氢自由基复合的层。该层可吸收氢自由基(也称为氢自由基消耗层)或可提供低的氢自由基复合(也称为氢自由基非消耗层)。例如，氢消耗层可为由半导体副产物材料生成的含硅的层或由硅烷沉积生成的层。作为另一示例，氢非消耗层可为含有二氧化硅(SiO2)和/或氧化铝(Al2O3)的层。
在一些实施方式中，预处理工艺可在处理腔室中在工件上进行等离子体刻蚀工艺一段工艺周期以在处理腔室的表面沉积半导体副产物材料以生成至少一部分氢自由基影响层。例如，等离子体刻蚀工艺可运行延长的时间(例如，在约30秒至5分钟的范围内)以具有在工件周围环境(例如，腔室壁、分离栅、基座等)上沉积的半导体副产物涂层。
在一些实施方式中，涂层可形成氢自由基消耗层以使得工件周围环境类似于正被处理或刻蚀的材料。这样，氢自由基的密度在工件上的各种位置可以是更均匀的。正因如此，可改善工件上基于氢自由基的表面处理工艺的工艺均匀性。
在一些实施方式中，涂层可氧化(例如，在暴露于氧后)以形成氢自由基非消耗层。氢自由基非消耗层可减少工件周围环境的氢自由基的吸收。正因如此，如果在工件边缘工件最初遭受不足的氢自由基，可改善工件上基于氢自由基的表面处理工艺的工艺均匀性。
在一些实施方式中，预处理工艺可将处理腔室暴露于含硅的气体(例如，硅烷(SiH4)、乙硅烷(Si2H6)或丙硅烷(Si3H8))。例如，可将含硅的气体注入处理腔室以在处理腔室的表面上生成至少一部分氢自由基消耗层。
在一些实施方式中，预处理工艺可用氢自由基非消耗层涂覆处理腔室的表面。例如，预处理可用一些降低氢自由基的复合速率的材料涂覆工件周围环境、分离栅和路径。这种氢自由基非消耗层可包括二氧化硅(SiO2)和/或氧化铝(Al2O3)。
在一些实施方式中，氢自由基可在通过分离栅与处理腔室分开的等离子体腔室中生成。氢自由基可，例如，在工艺气体中通过诱导等离子体生成。工艺气体，例如，可为包括氢(H2)和载气的混合物，比如包括H2和氮(N2)的混合物，或可为包括H2和氦(He)的混合物，或可为包括H2和Ar的混合物，或可为包括H2和氩(Ar)和另一惰性气体(例如，氙(Xe))的混合物。在一些其他实施方式中，氢自由基可，例如，使用加热的细丝，比如加热的钨细丝生成。
在一些其他实施方式中，氢自由基可使用等离子体后气体注入生成。例如，一种或多种激发的惰性气体分子(例如，激发的He分子)可在通过分离栅与处理腔室分开的等离子体腔室中生成。激发的惰性气体分子可，例如，通过使用等离子体源(例如，感应等离子体源、电容等离子体源等)在工艺气体中诱导等离子体生成。工艺气体可为惰性气体。例如，工艺气体可为氦、氩、氙、氖或其他惰性气体。在一些实施方式中，工艺气体可由惰性气体组成。分离栅可用于过滤在等离子体腔室中生成的离子，并且允许中性核素通过分离栅中的孔至处理腔室，用于暴露于工件。
在一些实施方式中，氢自由基可在分离栅处或下方(例如，下游)通过将氢气(H2)与激发的核素混合生成。例如，在一些实施方式中，分离栅可具有多个栅板。氢气可在一个栅板的下方或下游位置处被注入穿过分离栅的核素中。在一些实施方式中，氢气可在两个栅板之间的位置处被注入穿过分离栅的核素中。在一些实施方式中，氢气可在所有栅板之下的位置处(例如，在处理腔室中)注入至核素中。
将氢气与来自惰性气体的激发核素混合可导致生成多种氢自由基，比如中性氢自由基。氢自由基可暴露于处理腔室中的工件以实施根据本公开的示例实施方式的表面处理工艺。
本公开的示例方面提供了许多技术效果和效益。例如，在进行基于氢自由基的表面处理工艺之前对处理腔室的预处理可减少处理腔室的表面上的氢自由基复合以改善工艺均匀性。
为了阐释和讨论的目的，参考“晶片”或半导体晶片讨论了本公开的方面。使用本文提供的公开，本领域普通技术人员将理解，本公开的示例方面可与任何半导体基材或其他合适的基材结合使用。另外，术语“约”与数值的联合使用旨在指在叙述的数值的百分之十(10％)以内。“基座”指可用于支撑工件的任何结构。
图1描绘了根据本公开的示例实施方式的示例等离子体处理装置100。如阐释的，等离子体处理装置100包括处理腔室110和与处理腔室110分开的等离子体腔室120。处理腔室110包括可操作的支撑待处理的工件114，比如半导体晶片的工件支撑件或基座112。在该示例阐释中，通过感应耦合的等离子体源135在等离子体腔室120(即，等离子体生成区)中生成等离子体，并且将期望的核素通过分离栅组件200从等离子体腔室120引导至基材114的表面。
为了阐释和讨论的目的，参考感应耦合的等离子体源讨论了本公开的方面。使用本文提供的公开，本领域普通技术人员将理解，在不偏离本公开的范围的情况下，可使用任何等离子体源(例如，感应耦合的等离子体源、电容耦合等离子体源等)。
等离子体腔室120包括介电侧壁122和顶棚124。介电侧壁122、顶棚124和分离栅200限定了等离子体腔室内部125。介电侧壁122可由介电材料，比如石英和/或氧化铝形成。感应耦合的等离子体源135可包括邻近介电侧壁122围绕等离子体腔室120设置的感应线圈130。感应线圈130通过合适的匹配网格132耦合至RF功率发生器134。工艺气体(例如，氢气和载气)可从气体供应150和环形气体分配通道151或其他合适的气体引入机构提供至腔室内部。当用来自RF功率发生器134的RF功率为感应线圈130供能时，可在等离子体腔室120中生成等离子体。在特别的实施方式中，等离子体处理装置100可包括任选的接地的法拉第屏障(Faraday shield)128，以减少感应线圈130与等离子体的电容耦合。
如图1中显示，分离栅200将等离子体腔室120与处理腔室110分开。分离栅200可用于从在等离子体腔室120中通过等离子体生成的混合物进行离子过滤，以生成过滤的混合物。在处理腔室110中，过滤的混合物可暴露于工件114。
在一些实施方式中，分离栅200可为多板分离栅。例如，分离栅200可包括以彼此平行关系间隔开的第一栅板210和第二栅板220。第一栅板210和第二栅板220可分开一定距离。
第一栅板210可具有具备多个孔的第一栅图案。第二栅板220可具有具备多个孔的第二栅图案。第一栅图案可与第二栅图案相同或不同。带电颗粒可在它们通过分离栅中的每个栅板210、220的孔的路径中的壁上复合。中性核素(例如，自由基)可相对自由地流过第一栅板210和第二栅板220中的孔。每个栅板210和220的孔的尺寸和厚度可影响带电颗粒和中性颗粒二者的透过性(transparency)。
在一些实施方式中，第一栅板210可由金属(例如，铝)或其他导电材料制成和/或第二栅板220可由导电材料或介电材料(例如，石英、陶瓷等)制成。在一些实施方式中，第一栅板210和/或第二栅板220可由其他材料，比如硅或碳化硅制成。如果栅板由金属或其他导电材料制成，则栅板可为接地的。在一些实施方式中，栅组件可包括具有一个栅板的单个栅。
在工件周围环境(例如，腔室壁、分离栅、基座等)上，氢自由基影响层270可吸收氢自由基(例如，氢自由基消耗层)和/或提供低的氢自由基结合(combination)(例如，氢自由基非消耗层)。如图1中显示，可预处理处理腔室110，使得氢自由基影响层270设置在处理腔室110的内表面上。在一些实施方式中(图1中未显示)，氢自由基影响层270可设置在分离栅200、基座112或围绕工件114的其他区域上。如此，对于基于氢自由基的工艺，可获得工件上改善的工艺均匀性。
在一些实施方式中，氢自由基影响层270可在处理腔室110中在工件114上通过进行等离子体刻蚀工艺一段工艺周期以在处理腔室110的表面上沉积半导体副产物材料而生成。例如，等离子体刻蚀工艺可运行延长的时间(例如，范围为约30秒至5分钟)以具有在工件114周围环境(例如，处理腔室110的内壁、分离栅200、基座112等)上沉积的半导体副产物涂层。副产物材料可被氧化，例如，以变成SiO2。涂层可吸收氢自由基和/或减少工件周围环境的氢复合。正因如此，可改善工件上的基于氢自由基的表面处理工艺的工艺均匀性。
在一些实施方式中，氢自由基影响层270(例如，氢自由基消耗层)可通过将处理腔室110暴露于含硅的气体(例如，硅烷(SiH4)、乙硅烷(Si2H6)或丙硅烷(Si3H8))生成。作为一个示例，可通过气体注入在分离栅200处或分离栅200下方将含硅的气体注入至处理腔室110。作为另一示例，可通过处理腔室110的气体入口(图1中未显示)将含硅的气体注入至处理腔室110。作为另一示例，可从等离子体腔室提供含硅的气体至处理腔室110，分离栅200充当含硅的气体的喷头。
在一些实施方式中，氢自由基影响层270(例如，氢自由基非消耗层)可涂覆在处理腔室110的内表面(例如，作为部分制造工艺和/或其他预处理工艺)或其他工件周围环境上以减少氢自由基的复合速率。这种氢自由基影响层270可包括二氧化硅(SiO2)和/或氧化铝(Al2O3)。
图2描绘了根据本公开的示例实施方式的示例方法(50)的流程图。方法(50)可，例如，使用图1中的等离子体处理装置100或其他合适的处理装置(例如，参见图9和10)实施。图1描绘了为了阐释和讨论的目的，以特定的顺序进行的步骤。使用本文提供的公开，本领域普通技术人员将理解，在不偏离本公开的范围的情况下，可以以各种方式省略、扩展、同时进行、重新布置和/或修改本文所述的任何方法的各个步骤。另外，在不偏离本公开的范围的情况下，可进行各种另外的步骤(未阐释)。
在(60)处，方法可包括在处理腔室上进行预处理工艺以在处理腔室的表面生成氢自由基影响层。例如，预处理工艺可在处理腔室110上进行以在处理腔室110的内表面上生成氢自由基影响层270。在一些实施方式中，预处理工艺可包括在处理腔室110中在工件114上进行等离子体刻蚀工艺一段工艺周期以在处理腔室110的表面上沉积半导体副产物材料以生成氢自由基影响层270。在一些实施方式中，预处理工艺可将处理腔室110暴露于含硅的气体(例如，硅烷(SiH4)、乙硅烷(Si2H6)或丙硅烷(Si3H8))。在一些实施方式中，预处理工艺可用氢自由基影响层270(例如，氢自由基非消耗层)涂覆处理腔室110的表面。
在(70)处，方法可包括产生多种氢自由基。以下讨论了用于生成多种氢自由基的示例方法。
例如，氢自由基可在通过分离栅200与处理腔室110分开的等离子体腔室120中生成。氢自由基可，例如，在工艺气体中通过诱导等离子体生成。工艺气体，例如，可为包括氢(H2)和载气的混合物，比如包括H2和氮(N2)的混合物，或可为包括H2和氦(He)的混合物，或可为包括H2和Ar的混合物，或可为包括H2和氩(Ar)和另一惰性气体(例如，氙(Xe))的混合物。在一些其他实施方式中，氢自由基可，例如，使用加热的细丝，比如加热的钨细丝生成。
在一些实施方式中，氢自由基可使用等离子体后气体注入生成。例如，一种或多种激发的惰性气体分子(例如，激发的He分子)可在通过分离栅200与处理腔室110分开的等离子体腔室120中生成。激发的惰性气体分子可，例如，通过使用等离子体源(例如，感应等离子体源、电容等离子体源等)在工艺气体中诱导等离子体生成。工艺气体可为惰性气体。例如，工艺气体可为氦、氩、氙、氖或其他惰性气体。在一些实施方式中，工艺气体可由惰性气体组成。分离栅200可用于过滤等离子体腔室120中生成的离子并且允许中性核素穿过分离栅200中的孔至处理腔室110，用于暴露于工件114。
在一些实施方式中，氢自由基可在分离栅200处或分离栅200下方(例如，下游)通过将氢气(H2)与激发的核素混合生成。例如，在一些实施方式中，分离栅200可具有多个栅板。氢气可在栅板之一的下方或下游的位置注入至穿过分离栅200的核素。在一些实施方式中，氢气可在两个栅板之间的位置注入至穿过分离栅200的核素。在一些实施方式中，氢气可在所有栅板的下方位置(例如，在处理腔室110中)注入至核素。
在图2的(80)处，方法可包括在处理腔室中，将工件暴露于多种氢自由基。作为一个示例，工件114可暴露于等离子体中生成并且穿过分离栅组件200的氢自由基。作为另一示例，工件114可暴露于使用等离子体后气体注入和/或加热的细丝生成的氢自由基。
图3描绘了根据本公开的示例实施方式的示例方法(300)的流程图。方法(300)可使用图1中的等离子体处理装置100或其他合适的处理装置(例如，参见图9和10)实施。图3描绘了为了阐释和讨论的目的，以特定的顺序进行的步骤。使用本文提供的公开，本领域普通技术人员将理解，在不偏离本公开的范围的情况下，可以以各种方式省略、扩展、同时进行、重新布置和/或修改本文所述的任何方法的各个步骤。另外，在不偏离本公开的范围的情况下，可进行各种另外的步骤(未阐释)。
在(310)处，方法可包括在处理腔室中在工件上进行等离子体刻蚀工艺一段工艺周期以在处理腔室的表面上沉积半导体副产物材料以生成氢自由基影响层。例如，等离子体刻蚀工艺(例如，硅刻蚀工艺)可使用等离子体处理装置100实施。等离子体刻蚀工艺可在工艺气体中诱导等离子体以生成一种或多种核素(例如，离子和/或自由基)。核素可暴露于工件以刻蚀来自工件的材料(例如，硅)。
根据本公开的示例方面，等离子体刻蚀工艺可运行延长的工艺周期(例如，在约30秒至5分钟的范围内)以具有在工件周围环境(例如，处理腔室110的内壁、分离栅200、基座112等)上沉积的半导体副产物涂层。涂层可减少工件周围环境上的氢自由基的吸收。这样，氢自由基可消耗的更均匀。正因如此，可改善工件上基于氢自由基的表面处理工艺的工艺均匀性。
在(320)处，方法可包括产生多种氢自由基。例如，氢自由基可由工艺气体在等离子体腔室中生成并且通过分离栅提供用于暴露于工件。在一些实施方式中，氢自由基可使用等离子体后气体注入和/或加热的细丝生成。
在(330)处，方法可包括在处理腔室中，将工件暴露于多种氢自由基。作为一个示例，工件114可暴露于在等离子体中生成并且穿过分离栅组件200的氢自由基。作为另一示例，工件114可暴露于使用等离子体后气体注入和/或加热的细丝生成的氢自由基。
图4描绘了根据本公开的示例实施方式的示例方法(400)的流程图。方法(400)可使用图1中的等离子体处理装置100或其他合适的处理装置(例如，参见图9和10)实施。图4描绘了为了阐释和讨论的目的，以特定的顺序进行的步骤。使用本文提供的公开，本领域普通技术人员将理解，在不偏离本公开的范围的情况下，可以以各种方式省略、扩展、同时进行、重新布置和/或修改本文所述的任何方法的各个步骤。另外，在不偏离本公开的范围的情况下，可进行各种另外的步骤(未阐释)。
在(410)处，方法可包括将处理腔室暴露于含硅的气体。例如，可将含硅的气体(例如，硅烷(SiH4)、乙硅烷(Si2H6)或丙硅烷(Si3H8))注入至处理腔室110以生成氢自由基影响层270(例如，氢自由基消耗层)。作为一个示例，可通过位于第一栅板210和第二栅板220之间的气体注入源将含硅的气体注入处理腔室110。作为另一示例，可通过处理腔室110的气体入口(图1中未显示)将含硅的气体注入处理腔室110。作为另一示例，可通过分离栅200从等离子体腔室(没有等离子体源的激活)发射含硅的气体，使得分离栅200充当喷头。
在(420)处，方法可包括产生多种氢自由基。例如，氢自由基可由工艺气体在等离子体腔室中生成并且通过分离栅提供用于暴露于工件。在一些实施方式中，氢自由基可使用等离子体后气体注入和/或加热的细丝生成。
在(430)处，方法可包括在处理腔室中，将工件暴露于多种氢自由基。作为一个示例，工件114可暴露于在等离子体中生成并且穿过分离栅组件200的氢自由基。作为另一示例，工件114可暴露于等离子体后气体注入和/或加热的细丝生成的氢自由基。
图5描绘了根据本公开的示例实施方式的示例方法(500)的流程图。方法(500)可使用图1中的等离子体处理装置100或其他合适的处理装置(例如，图9或图10)实施。图5描绘了为了阐释和讨论的目的，以特定的顺序进行的步骤。使用本文提供的公开，本领域普通技术人员将理解，在不偏离本公开的范围的情况下，可以以各种方式省略、扩展、同时进行、重新布置和/或修改本文所述的任何方法的各个步骤。另外，在不偏离本公开的范围的情况下，可进行各种另外的步骤(未阐释)。
在(510)处，方法可包括用氢自由基影响层涂覆处理腔室的表面。例如，氢自由基影响层270(例如，氢自由基非消耗层)可涂覆在处理腔室110的内表面或其他工件周围环境上以减少氢自由基的复合速率。这种氢自由基影响层270可包括二氧化硅(SiO2)和/或氧化铝(Al2O3)。
在(520)处，方法可包括产生多种氢自由基。例如，氢自由基可由工艺气体在等离子体腔室中生成并且通过分离栅提供用于暴露于工件。在一些实施方式中，氢自由基可使用等离子体后气体注入和/或加热的细丝生成。
在(530)处，方法可包括在处理腔室中，将工件暴露于多种氢自由基。作为一个示例，工件114可暴露于在等离子体中生成并且穿过分离栅组件200的氢自由基。作为另一示例，工件114可暴露于等离子体后气体注入和/或加热的细丝生成的氢自由基。
图6描绘了根据本公开的示例实施方式的用于生成氢自由基的示例方法(600)的流程图。方法(600)可使用图1中的等离子体处理装置100或其他合适的处理装置实施。图6描绘了为了阐释和讨论的目的，以特定的顺序进行的步骤。使用本文提供的公开，本领域普通技术人员将理解，在不偏离本公开的范围的情况下，可以以各种方式省略、扩展、同时进行、重新布置和/或修改本文所述的任何方法的各个步骤。另外，在不偏离本公开的范围的情况下，可进行各种另外的步骤(未阐释)。
在(610)处，方法可包括将工件加热。例如，可在处理腔室110中将工件114加热至工艺温度。可使用一种或多种与基座112相关的加热***将工件114加热。在一些实施方式中，可将工件加热至约90℃至约400℃的范围内的工艺温度。
在(620)处，方法可包括允许工艺气体进入等离子体腔室。例如，可允许工艺气体经环形气体分配通道151或其他合适的气体引入机构从气体源150进入等离子体腔室内部125。在一些实施方式中，工艺气体可包括氢气。例如，工艺气体可包括H2和载气(例如，N2或Ar或He或其他惰性气体或组合)。H2与载气的比例可为约2至约100。
在(630)处，方法可包括为感应耦合的等离子体源供能，以在等离子体腔室中生成等离子体。例如，可用来自RF功率发生器134的RF能为感应线圈130供能，以在等离子体腔室内部125生成等离子体。在一些实施方式中，可用脉冲功率为感应耦合的等离子体源供能，以获得期望的具有降低的等离子体能量的自由基。在一些实施方式中，感应耦合的等离子体源可以约660W至约5000W的范围内的功率运行。在(640)处，等离子体可用于生成多种来自氢气的氢自由基。
在(650)处，方法可包括过滤一种或多种由等离子体生成的离子以形成过滤的混合物。过滤的混合物可包括中性氢自由基。在一些实施方式中，一种或多种离子可使用将等离子体腔室与工件所在的处理腔室分开的分离栅组件过滤。例如，分离栅组件200可用于过滤由等离子体生成的离子。分离栅200可具有多个孔。带电颗粒(例如，离子)可在它们通过多个孔的路径中的壁上复合。中性核素(例如自由基)可穿过孔。
在一些实施方式中，分离栅200可被配置为以大于或等于约90％，比如大于或等于约95％的效率过滤离子。对于离子过滤的效率百分数指相对于混合物中离子的总数从混合物去除的离子的量。例如，约90％的效率指示约90％的离子在过滤期间被去除。约95％的效率指示约95％的离子在过滤期间被去除。
在一些实施方式中，分离栅200可为多板分离栅。多板分离栅可具有平行的多个分离栅板。可选择栅板中的孔的布置和排列，以提供期望的用于离子过滤的效率，比如大于或等于约95％。
例如，分离栅200可具有彼此平行关系的第一栅板210和第二栅板220。第一栅板210可具有具备多个孔的第一栅图案。第二栅板220可具有具备多个孔的第二栅图案。第一栅图案可与第二栅图案相同或不同。带电颗粒(例如，离子)可在它们通过分离栅200中的每个栅板210、220的孔的路径中的壁上复合。中性核素(例如，自由基)可相对自由地流过第一栅板210和第二栅板220中的孔。
在(660)处，方法可包括将工件暴露于氢自由基。更具体地，工件可暴露于在等离子体中生成并且穿过分离栅组件的氢自由基。作为一个示例，工件114可暴露于在等离子体中生成并且穿过分离栅组件200的氢自由基。作为另一示例，工件114可暴露于等离子体后气体注入和/或加热的细丝生成的氢自由基。
图7描绘了根据本公开的示例实施方式的使用等离子体后气体注入的氢自由基的示例生成。更具体地，图7描绘了根据本公开的示例实施方式的用于氢等离子体后的注入的示例分离栅200。更具体地，分离栅200包括以平行关系设置的第一栅板210和第二栅板220。可提供第一栅板210和第二栅板220用于离子/UV过滤。
第一栅板210和第二栅板220可为彼此平行的关系。第一栅板210可具有具备多个孔的第一栅图案。第二栅板220可具有具备多个孔的第二栅图案。第一栅图案可与第二栅图案相同或不同。来自等离子体的核素(例如，激发的惰性气体分子)215可暴露于分离栅200。带电颗粒(例如，离子)可在它们通过分离栅200中的每个栅板210、220的孔的路径中的壁上复合。中性核素可相对自由地流过第一栅板210和第二栅板220中的孔。
在第二栅板220之后，气体注入源230可配置为将氢232混合至穿过分离栅200的核素中。包括由氢气的注入而产生的氢自由基的混合物225可穿过第三栅板235，用于暴露于处理腔室中的工件。
为了示例目的，参考具有三个栅板的分离栅来讨论本示例。在不偏离本公开的范围的情况下，使用本文提供的公开，本领域普通技术人员将理解，可使用更多或更少的栅板。另外，氢可在分离栅中和/或处理腔室中分离栅后的任何点处与核素混合。例如，气体注入源230可位于第一栅板210和第二栅板220之间。
图8描绘了根据本公开的示例实施方式的使用细丝示例生成氢自由基。如图8中显示，氢气H2 240可穿过加热的细丝245(例如，钨细丝)上以在第一腔室中生成氢自由基225。氢自由基225可穿过分离栅200。
分离栅200包括以平行关系设置的第一栅板210和第二栅板220。第一栅板210可具有具备多个孔的第一栅图案。第二栅板220可具有具备多个孔的第二栅图案。第一栅图案可与第二栅图案相同或不同。
在不偏离本公开的范围的情况下，可使用其他等离子体处理装置实施表面处理和/或等离子体刻蚀工艺。
图9描绘了根据本公开的示例实施方式的可用于实施工艺的示例等离子体处理装置700。等离子体处理装置700类似于图1的等离子体处理装置100。
更具体地，等离子体处理装置700包括处理腔室110和与处理腔室110分开的等离子体腔室120。处理腔室110包括可操作地支撑待处理的工件114，比如半导体晶片的基材支架或基座112。在该示例阐释中，通过感应耦合的等离子体源135在等离子体腔室120(即，等离子体生成区)中生成等离子体，并且将期望的核素通过分离栅组件200从等离子体腔室120引导至基材114的表面。
等离子体腔室120包括介电侧壁122和顶棚124。介电侧壁122、顶棚124和分离栅200限定了等离子体腔室内部125。介电侧壁122可由介电材料，比如石英和/或氧化铝形成。感应耦合的等离子体源135可包括邻近介电侧壁122围绕等离子体腔室120设置的感应线圈130。感应线圈130通过合适的匹配网格132耦合至RF功率发生器134。工艺气体(例如，惰性气体)可从气体供应150和环形气体分配通道151或其他合适的气体引入机构提供至腔室内部。当用来自RF功率发生器134的RF功率为感应线圈130供能时，可在等离子体腔室120中生成等离子体。在特别的实施方式中，等离子体处理装置100可包括任选的接地的法拉第屏障128，以减少感应线圈130与等离子体的电容耦合。
如图9中显示，分离栅200将等离子体腔室120与处理腔室110分开。分离栅200可用于从在等离子体腔室120中通过等离子体生成的混合物进行离子过滤，以生成过滤的混合物。在处理腔室中，过滤的混合物可暴露于工件114。
在一些实施方式中，分离栅200可为多板分离栅。例如，分离栅200可包括以彼此平行关系间隔开的第一栅板210和第二栅板220。第一栅板210和第二栅板220可分开一定距离。
第一栅板210可具有具备多个孔的第一栅图案。第二栅板220可具有具备多个孔的第二栅图案。第一栅图案可与第二栅图案相同或不同。带电颗粒可在它们通过分离栅中的每个栅板210、220的孔的路径中的壁上复合。中性核素(例如，自由基)可相对自由地流过第一栅板210和第二栅板220中的孔。每个栅板210和220的孔的尺寸和厚度可影响带电颗粒和中性颗粒二者的透过性。
在一些实施方式中，第一栅板210可由金属(例如，铝)或其他导电材料制成和/或第二栅板220可由导电材料或介电材料(例如，石英、陶瓷等)制成。在一些实施方式中，第一栅板210和/或第二栅板220可由其他材料，比如硅或碳化硅制成。如果栅板由金属或其他导电材料制成，则栅板可为接地的。
如上所讨论，可将氢气注入穿过分离栅200的核素以生成多种氢自由基，用于暴露于工件114。氢自由基可用于实施各种半导体制造工艺。
图9的示例等离子体处理装置700可操作的在等离子体腔室120中生成第一等离子体702(例如，远程等离子体)并且在处理腔室110中生成第二等离子体704(例如，直接等离子体)。如本文使用的，“远程等离子体”指远离工件，比如在通过分离栅与工件分开的等离子体腔室中生成的等离子体。如本文使用的，“直接等离子体”指直接暴露于工件的等离子体，比如在具有可操作地支撑工件的基座的处理腔室中生成的等离子体。
更具体地，图9的等离子体处理装置700包括在基座112中具有偏置电极710的偏置源。偏置电极710可经合适的匹配网格712耦合至RF功率发生器714。当偏置电极710用RF能供能时，第二等离子体704可在处理腔室110中由混合物生成，用于直接暴露于工件114。处理腔室110可包括用于排空来自处理腔室110的气体的排气口716。氢自由基可使用第一等离子体702和/或第二等离子体704生成。
在工件周围环境(例如，腔室壁、分离栅、基座等)，氢自由基影响层270可吸收氢自由基和/或提供低的氢复合。如图9中显示，可预处理处理腔室110，使得氢自由基影响层270沉积在处理腔室110的内表面。在一些实施方式中(在图9中未显示)，氢自由基影响层270可设置在分离栅200、基座112或围绕工件114的其他区域上。如此，对于半导体加工(例如，表面处理、刻蚀、表面平滑化等)，可获得工件上改善的工艺均匀性。
图10描绘了类似于图1和图9的处理腔室的处理腔室800。更具体地，等离子体处理装置800包括处理腔室110和与处理腔室110分开的等离子体腔室120。处理腔室110包括可操作地支撑待处理的工件114，比如半导体晶片的基材支架或基座112。在该示例阐释中，通过感应耦合的等离子体源135在等离子体腔室120(即，等离子体生成区)中生成等离子体，并且将期望的核素通过分离栅组件200从等离子体腔室120引导至基材114的表面。
等离子体腔室120包括介电侧壁122和顶棚124。介电侧壁122、顶棚124和分离栅200限定了等离子体腔室内部125。介电侧壁122可由介电材料，比如石英和/或氧化铝形成。感应耦合的等离子体源135可包括邻近介电侧壁122围绕等离子体腔室120设置的感应线圈130。感应线圈130通过合适的匹配网格132耦合至RF功率发生器134。工艺气体(例如，惰性气体)可从气体供应150和环形气体分配通道151或其他合适的气体引入机构提供至腔室内部。当用来自RF功率发生器134的RF功率为感应线圈130供能时，可在等离子体腔室120中生成等离子体。在特别的实施方式中，等离子体处理装置100可包括任选的接地的法拉第屏障128，以减少感应线圈130与等离子体的电容耦合。
如图10中显示，分离栅200将等离子体腔室120与处理腔室110分开。分离栅200可用于从在等离子体腔室120中通过等离子体生成的混合物进行离子过滤，以生成过滤的混合物。在处理腔室中，过滤的混合物可暴露于工件114。
在一些实施方式中，分离栅200可为多板分离栅。例如，分离栅200可包括以彼此平行关系间隔开的第一栅板210和第二栅板220。第一栅板210和第二栅板220可分开一定距离。
第一栅板210可具有具备多个孔的第一栅图案。第二栅板220可具有具备多个孔的第二栅图案。第一栅图案可与第二栅图案相同或不同。带电颗粒可在它们通过分离栅中的每个栅板210、220的孔的路径中的壁上复合。中性核素(例如，自由基)可相对自由地流过第一栅板210和第二栅板220中的孔。每个栅板210和220的孔的尺寸和厚度可影响带电颗粒和中性颗粒二者的透过性。
在一些实施方式中，第一栅板210可由金属(例如，铝)或其他导电材料制成和/或第二栅板220可由导电材料或介电材料(例如，石英、陶瓷等)制成。在一些实施方式中，第一栅板210和/或第二栅板220可由其他材料，比如硅或碳化硅制成。如果栅板由金属或其他导电材料制成，则栅板可为接地的。
图10的示例等离子体处理装置800可操作的在等离子体腔室120中生成第一等离子体802(例如，远程等离子体)并且在处理腔室110中生成第二等离子体804(例如，直接等离子体)。如显示，等离子体处理装置800可包括从与远程等离子体腔室120相关的竖直侧壁122延伸的有角度的介电侧壁822。有角度的介电侧壁822可形成处理腔室110的一部分。
第二感应等离子体源835可靠近介电侧壁822放置。第二感应等离子体源835可包括经合适的匹配网格812耦合至RF发生器814的感应线圈810。当用RF能供能时，感应线圈810可从处理腔室110中的混合物诱导直接等离子体804。法拉第屏障828可设置在感应线圈810和侧壁822之间。在一些实施方式中，法拉第屏障828可为接地的。
基座可112在竖直方向V上移动。例如，基座112可包括可配置为调节基座112和分离栅组件200之间的距离的竖直提升器816。作为一个示例，基座112可放置在第一竖直位置中，用于使用远程等离子体802处理。基座112可在第二竖直位置中，用于使用直接等离子体804处理。第一竖直位置相对于第二竖直位置可更靠近分离栅组件200。
图10的等离子体处理装置800包括基座112中的具有偏置电极710的偏置源。偏置电极710可经合适的匹配网格712耦合至RF功率发生器714。处理腔室110可包括用于排空来自处理腔室110的气体的排气口716。氢自由基可使用第一等离子体802和/或第二等离子体804生成。
在工件周围环境(例如，腔室壁、分离栅、基座等)，氢自由基影响层870可吸收氢自由基和/或提供低的氢自由基复合。如图10中显示，可预处理处理腔室110，使得氢自由基影响层870沉积在处理腔室110的内表面。在一些实施方式中(图10中未显示)，氢自由基影响层870可在分离栅200、基座112或围绕工件114的其他区域上设置。如此，对于半导体加工(例如，表面处理、刻蚀、表面平滑化等)，可获得工件上改善的工艺均匀性。在一些实施方式中，氢自由基影响层870可为氢自由基影响层270的一个实施方式。在一些实施方式中，氢自由基影响层870可通过在处理腔室110中在工件114上进行等离子体刻蚀工艺一段工艺周期以在处理腔室110的表面上沉积半导体副产物材料而生成。在一些实施方式中，氢自由基影响层870(例如，氢自由基消耗层)可通过将处理腔室110暴露于含硅的气体(例如，硅烷(SiH4)、乙硅烷(Si2H6)或丙硅烷(Si3H8))生成。在一些实施方式中，氢自由基影响层870(例如，氢自由基非消耗层)可涂覆在处理腔室110的内表面或其他工件周围环境以降低氢自由基的复合速率。这种氢自由基影响层870可包括二氧化硅(SiO2)和/或氧化铝(Al2O3)。
尽管已经结合其特定的示例实施方式详细地描述了本主题，但是应当理解，本领域技术人员在获得前述的理解之后，可容易地为这些实施方式产生改变、变型和等效方案。因此，示例了而不是限制了本公开的范围，并且本公开不排除包括对本领域技术人员是容易地显而易见的对本主题的这种修改、变型和/或添加。

Claims (20)

1.一种用于处理工件的方法，所述工件包括半导体材料，所述方法包括：
在处理腔室上进行预处理工艺以在所述处理腔室的表面上生成氢自由基影响层；
在进行所述预处理工艺之后，在所述处理腔室中在所述工件上进行基于氢自由基的表面处理工艺，
其中在所述处理腔室中所述基于氢自由基的表面处理工艺将所述工件暴露于多种氢自由基。
2.根据权利要求1所述的方法，其中所述预处理工艺包括：
在所述处理腔室中在所述工件上进行等离子体刻蚀工艺一段工艺周期以在所述处理腔室的所述表面上沉积半导体副产物材料以生成至少一部分所述氢自由基影响层。
3.根据权利要求2所述的方法，其中所述工艺周期在约30秒至约5分钟的范围内。
4.根据权利要求1所述的方法，其中所述预处理工艺包括将所述处理腔室暴露于含硅的气体。
5.根据权利要求4所述的方法，其中所述含硅的气体包括硅烷(SiH4)、乙硅烷(Si2H6)或丙硅烷(Si3H8)。
6.根据权利要求1所述的方法，其中所述预处理工艺包括用所述氢自由基影响层涂覆所述处理腔室的所述表面。
7.根据权利要求1所述的方法，其中所述氢自由基影响层包括二氧化硅(SiO2)。
8.根据权利要求1所述的方法，其中所述氢自由基影响层包括氧化铝(Al2O3)。
9.根据权利要求1所述的方法，其中所述处理腔室通过分离栅与等离子体腔室分开。
10.根据权利要求1所述的方法，其中所述多种氢自由基使用感应耦合的等离子体源由工艺气体生成。
11.根据权利要求1所述的方法，其中所述多种氢自由基使用钨细丝生成。
12.根据权利要求1所述的方法，其中所述多种氢自由基通过将氢气与一种或多种在等离子体源的下游的激发的惰性气体分子混合生成。
13.一种处理半导体工件的方法，所述方法包括：
使用第一腔室中诱导的等离子体生成一种或多种核素；
过滤由所述等离子体生成的所述一种或多种核素以形成第一混合物；
将氢气注入至过滤后的所述第一混合物以形成第二混合物，所述第二混合物包括多种氢自由基；
在第二腔室中，将所述半导体工件暴露于所述第二混合物；
其中所述第二腔室的表面包括氢自由基影响层以减少在所述第二腔室的所述表面上的氢自由基复合。
14.根据权利要求13所述的方法，其中所述第二腔室的所述表面通过在所述第二腔室中在所述半导体工件上进行等离子体刻蚀工艺一段工艺周期以在所述第二腔室的所述表面上沉积半导体副产物材料来生成所述氢自由基影响层从而用所述氢自由基影响层涂覆。
15.根据权利要求14所述的方法，其中所述工艺周期在约30秒至约5分钟的范围内。
16.根据权利要求13所述的方法，其中所述第二腔室的所述表面通过将所述第一腔室暴露于含硅的气体用所述氢自由基影响层涂覆。
17.根据权利要求16所述的方法，其中所述含硅的气体包括硅烷(SiH4)、乙硅烷(Si2H6)或丙硅烷(Si3H8)。
18.根据权利要求13所述的方法，其中所述氢自由基影响层包括二氧化硅(SiO2)。
19.根据权利要求13所述的方法，其中所述氢自由基影响层包括氧化铝(Al2O3)。
20.根据权利要求13所述的方法，其中所述第二腔室通过分离栅与所述第一腔室分开。
CN201980041275.0A 2018-11-16 2019-10-21 腔室上光以通过减少化学成分改善刻蚀均匀性 Pending CN112335017A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862768423P 2018-11-16 2018-11-16
US62/768,423 2018-11-16
PCT/US2019/057167 WO2020101838A1 (en) 2018-11-16 2019-10-21 Chamber seasoning to improve etch uniformity by reducing chemistry

Publications (1)

Publication Number Publication Date
CN112335017A true CN112335017A (zh) 2021-02-05

Family

ID=70727883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980041275.0A Pending CN112335017A (zh) 2018-11-16 2019-10-21 腔室上光以通过减少化学成分改善刻蚀均匀性

Country Status (4)

Country Link
US (2) US10950416B2 (zh)
CN (1) CN112335017A (zh)
TW (1) TW202101588A (zh)
WO (1) WO2020101838A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019240930A1 (en) 2018-06-11 2019-12-19 Mattson Technology, Inc. Generation of hydrogen reactive species for processing of workpieces
CN112335017A (zh) * 2018-11-16 2021-02-05 玛特森技术公司 腔室上光以通过减少化学成分改善刻蚀均匀性
US20210183627A1 (en) * 2019-12-11 2021-06-17 International Business Machines Corporation Apparatus For Reducing Wafer Contamination During ION-Beam Etching Processes

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093586A (en) * 1996-07-31 2000-07-25 Sony Corporation Method of manufacturing a semiconductor device and a process of manufacturing a thin film transistor
EP1081751A2 (en) * 1999-09-02 2001-03-07 Applied Materials, Inc. Methods of pre-cleaning dielectric layers of substrates
US6808647B1 (en) * 1999-07-12 2004-10-26 Applied Materials Inc Methodologies to reduce process sensitivity to the chamber condition
US20050191827A1 (en) * 2000-08-11 2005-09-01 Collins Kenneth S. Plasma immersion ion implantation process
CN101308784A (zh) * 2007-05-15 2008-11-19 应用材料股份有限公司 用于环形源反应器的具有高均匀腔室干燥工艺的等离子体浸没离子注入
CN101369540A (zh) * 2007-08-17 2009-02-18 株式会社半导体能源研究所 半导体装置的制造方法
JP2010153621A (ja) * 2008-12-25 2010-07-08 Toshiba Corp 半導体装置およびその製造方法
US20110259374A1 (en) * 2010-04-27 2011-10-27 Canon Kabushiki Kaisha Cleaning apparatus and cleaning method
US8080109B2 (en) * 2007-05-14 2011-12-20 Tokyo Electron Limited Film formation apparatus and method for using the same
US20160260616A1 (en) * 2015-03-02 2016-09-08 Applied Materials, Inc. Silicon selective removal
JP2017098543A (ja) * 2015-11-20 2017-06-01 ウォニク アイピーエス カンパニー リミテッド 半導体素子の製造方法
US20170207069A1 (en) * 2016-01-15 2017-07-20 Applied Materials, Inc. Rps defect reduction by cyclic clean induced rps cooling

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275798A (en) 1986-07-11 1994-01-04 Kyocera Corporation Method for producing diamond films
US4885067A (en) 1987-08-31 1989-12-05 Santa Barbara Research Center In-situ generation of volatile compounds for chemical vapor deposition
US5811022A (en) 1994-11-15 1998-09-22 Mattson Technology, Inc. Inductive plasma reactor
JPH09190979A (ja) 1996-01-10 1997-07-22 Nec Corp 選択シリコンエピタキシャル成長方法及び成長装置
DE19744060C2 (de) 1997-10-06 1999-08-12 Fraunhofer Ges Forschung Verfahren und Vorrichtung zur Oberflächenbehandlung von Substraten
US6028015A (en) 1999-03-29 2000-02-22 Lsi Logic Corporation Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
US6805139B1 (en) 1999-10-20 2004-10-19 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US7465478B2 (en) 2000-08-11 2008-12-16 Applied Materials, Inc. Plasma immersion ion implantation process
US6967173B2 (en) 2000-11-15 2005-11-22 Texas Instruments Incorporated Hydrogen plasma photoresist strip and polymeric residue cleanup processs for low dielectric constant materials
US6989108B2 (en) 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
US7541200B1 (en) 2002-01-24 2009-06-02 Novellus Systems, Inc. Treatment of low k films with a silylating agent for damage repair
US6677251B1 (en) 2002-07-29 2004-01-13 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a hydrophilic surface on low-k dielectric insulating layers for improved adhesion
US20040154743A1 (en) 2002-11-29 2004-08-12 Savas Stephen E. Apparatus and method for low temperature stripping of photoresist and residues
WO2004074932A2 (en) 2003-02-14 2004-09-02 Applied Materials, Inc. Method and apparatus for cleaning of native oxides with hydroge-containing radicals
US20060081273A1 (en) 2004-10-20 2006-04-20 Mcdermott Wayne T Dense fluid compositions and processes using same for article treatment and residue removal
US7642195B2 (en) 2005-09-26 2010-01-05 Applied Materials, Inc. Hydrogen treatment to improve photoresist adhesion and rework consistency
US7901743B2 (en) 2005-09-30 2011-03-08 Tokyo Electron Limited Plasma-assisted vapor phase treatment of low dielectric constant films using a batch processing system
US7695567B2 (en) 2006-02-10 2010-04-13 Applied Materials, Inc. Water vapor passivation of a wall facing a plasma
US20080124944A1 (en) * 2006-11-28 2008-05-29 Applied Materials, Inc. Gas baffle and distributor for semiconductor processing chamber
US20080241387A1 (en) * 2007-03-29 2008-10-02 Asm International N.V. Atomic layer deposition reactor
US7807579B2 (en) 2007-04-19 2010-10-05 Applied Materials, Inc. Hydrogen ashing enhanced with water vapor and diluent gas
KR100777043B1 (ko) 2007-05-22 2007-11-16 주식회사 테스 비정질 탄소막 형성 방법 및 이를 이용한 반도체 소자의제조 방법
TWI591158B (zh) 2008-03-07 2017-07-11 恩特葛瑞斯股份有限公司 非選擇性氧化物蝕刻濕清潔組合物及使用方法
KR101357181B1 (ko) 2008-10-14 2014-01-29 어플라이드 머티어리얼스, 인코포레이티드 플라즈마-강화 화학적 기상 증착(ｐｅｃｖｄ)에 의해 등각성 비정질 탄소막을 증착하기 위한 방법
US8501145B2 (en) 2009-07-12 2013-08-06 Mahmood Ghoanneviss Method for growing carbon nanowalls
JP6133218B2 (ja) 2011-03-07 2017-05-24 インテグリス・インコーポレーテッド 化学機械平坦化パッドコンディショナー
US9653327B2 (en) 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment
US8771536B2 (en) * 2011-08-01 2014-07-08 Applied Materials, Inc. Dry-etch for silicon-and-carbon-containing films
JP5989119B2 (ja) 2011-08-19 2016-09-07 マットソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． プラズマリアクタ及びプラズマを生成する方法
KR101897062B1 (ko) 2012-05-31 2018-09-12 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
WO2014013941A1 (ja) 2012-07-18 2014-01-23 東京エレクトロン株式会社 半導体装置の製造方法
US8821987B2 (en) 2012-12-17 2014-09-02 Intermolecular, Inc. Combinatorial processing using a remote plasma source
JP5956933B2 (ja) 2013-01-15 2016-07-27 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US10006121B2 (en) 2013-03-14 2018-06-26 Eugene Technology Co., Ltd. Method and apparatus for manufacturing three-dimensional-structure memory device
US20150239759A1 (en) 2014-02-25 2015-08-27 Energy Onvector, LLC Microbubble Generator for Enhanced Plasma Treatment of Liquid
US9469912B2 (en) 2014-04-21 2016-10-18 Lam Research Corporation Pretreatment method for photoresist wafer processing
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
KR102293862B1 (ko) 2014-09-15 2021-08-25 삼성전자주식회사 반도체 소자의 제조 방법
US9735009B2 (en) * 2014-09-15 2017-08-15 Applied Materials, Inc. Pre-clean of silicon germanium for pre-metal contact at source and drain and pre-high K at channel
JP6298391B2 (ja) 2014-10-07 2018-03-20 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US10475626B2 (en) 2015-03-17 2019-11-12 Applied Materials, Inc. Ion-ion plasma atomic layer etch process and reactor
KR102148833B1 (ko) 2016-02-26 2020-08-28 베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드 주입형 포토레지스트 스트리핑 공정
US9837270B1 (en) 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
US10269574B1 (en) 2017-10-03 2019-04-23 Mattson Technology, Inc. Surface treatment of carbon containing films using organic radicals
CN109904054B (zh) 2017-12-08 2021-08-13 北京北方华创微电子装备有限公司 腔室环境恢复方法及刻蚀方法
CN110246738A (zh) 2018-03-08 2019-09-17 北京北方华创微电子装备有限公司 反应腔室部件结构及其制备方法、反应腔室
US20190348261A1 (en) 2018-05-09 2019-11-14 Asm Ip Holding B.V. Apparatus for use with hydrogen radicals and method of using same
WO2019240930A1 (en) * 2018-06-11 2019-12-19 Mattson Technology, Inc. Generation of hydrogen reactive species for processing of workpieces
CN112335017A (zh) * 2018-11-16 2021-02-05 玛特森技术公司 腔室上光以通过减少化学成分改善刻蚀均匀性

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093586A (en) * 1996-07-31 2000-07-25 Sony Corporation Method of manufacturing a semiconductor device and a process of manufacturing a thin film transistor
US6808647B1 (en) * 1999-07-12 2004-10-26 Applied Materials Inc Methodologies to reduce process sensitivity to the chamber condition
EP1081751A2 (en) * 1999-09-02 2001-03-07 Applied Materials, Inc. Methods of pre-cleaning dielectric layers of substrates
US20050191827A1 (en) * 2000-08-11 2005-09-01 Collins Kenneth S. Plasma immersion ion implantation process
US8080109B2 (en) * 2007-05-14 2011-12-20 Tokyo Electron Limited Film formation apparatus and method for using the same
US20080286982A1 (en) * 2007-05-15 2008-11-20 Shijian Li Plasma immersion ion implantation with highly uniform chamber seasoning process for a toroidal source reactor
CN101308784A (zh) * 2007-05-15 2008-11-19 应用材料股份有限公司 用于环形源反应器的具有高均匀腔室干燥工艺的等离子体浸没离子注入
CN101369540A (zh) * 2007-08-17 2009-02-18 株式会社半导体能源研究所 半导体装置的制造方法
JP2010153621A (ja) * 2008-12-25 2010-07-08 Toshiba Corp 半導体装置およびその製造方法
US20110259374A1 (en) * 2010-04-27 2011-10-27 Canon Kabushiki Kaisha Cleaning apparatus and cleaning method
US20160260616A1 (en) * 2015-03-02 2016-09-08 Applied Materials, Inc. Silicon selective removal
JP2017098543A (ja) * 2015-11-20 2017-06-01 ウォニク アイピーエス カンパニー リミテッド 半導体素子の製造方法
US20170207069A1 (en) * 2016-01-15 2017-07-20 Applied Materials, Inc. Rps defect reduction by cyclic clean induced rps cooling

Also Published As

Publication number Publication date
US10950416B2 (en) 2021-03-16
US20200161094A1 (en) 2020-05-21
US20210202214A1 (en) 2021-07-01
WO2020101838A1 (en) 2020-05-22
US11626269B2 (en) 2023-04-11
TW202101588A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
US11626269B2 (en) Chamber seasoning to improve etch uniformity by reducing chemistry
CN111433896B (zh) 使用有机自由基对硅或硅锗表面的表面处理
KR102311575B1 (ko) 피처리체를 처리하는 방법
US11387111B2 (en) Processing of workpieces with reactive species generated using alkyl halide
US10403492B1 (en) Integration of materials removal and surface treatment in semiconductor device fabrication
KR20160041778A (ko) 피처리체를 처리하는 방법
KR102363121B1 (ko) 워크피스의 처리를 위한 수소 반응성 종의 생성
US20210111017A1 (en) Post Etch Defluorination Process
TW201735092A (zh) 具有遠端電漿源及dc電極的原子層蝕刻系統
US20200075313A1 (en) Oxide Removal From Titanium Nitride Surfaces
CN113488368A (zh) 工件的加工
CN112313777A (zh) 用于选择性亲水表面处理的臭氧
US20210343506A1 (en) Methods And Apparatus For Pulsed Inductively Coupled Plasma For Surface Treatment Processing
CN116110775A (zh) 提高远程等离子体产生的氧化膜的质量的表面预处理工艺
JP2008159802A (ja) プラズマドーピング方法及び装置
CN112601836A (zh) 使用甲基化处理选择性沉积
CN113972126A (zh) 使用氧加工工件
CN114695055A (zh) 等离子体处理装置的栅组件
CN112368807A (zh) 工件的表面平滑化

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: California, USA

Applicant after: MATTSON TECHNOLOGY, Inc.

Applicant after: Beijing Yitang Semiconductor Technology Co.,Ltd.

Address before: California, USA

Applicant before: MATTSON TECHNOLOGY, Inc.

Applicant before: Beijing Yitang Semiconductor Technology Co.,Ltd.