CN112333719A - 基于x86服务器的5G小基站的同步方法与同步*** - Google Patents

基于x86服务器的5G小基站的同步方法与同步*** Download PDF

Info

Publication number
CN112333719A
CN112333719A CN202011147511.8A CN202011147511A CN112333719A CN 112333719 A CN112333719 A CN 112333719A CN 202011147511 A CN202011147511 A CN 202011147511A CN 112333719 A CN112333719 A CN 112333719A
Authority
CN
China
Prior art keywords
synchronization
mode
module
instruction set
tod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011147511.8A
Other languages
English (en)
Inventor
郭坚
刘健
龙丽群
李志�
周金龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Guoren Wireless Communication Co Ltd
Original Assignee
Shenzhen Guoren Wireless Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Guoren Wireless Communication Co Ltd filed Critical Shenzhen Guoren Wireless Communication Co Ltd
Priority to CN202011147511.8A priority Critical patent/CN112333719A/zh
Publication of CN112333719A publication Critical patent/CN112333719A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W16/00—Network planning, e.g. coverage or traffic planning tools; Network deployment, e.g. resource partitioning or cells structures
    • H04W16/14—Spectrum sharing arrangements between different networks
    • H04W16/16—Spectrum sharing arrangements between different networks for PBS [Private Base Station] arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供了一种基于x86服务器的5G小基站的同步方法与同步***，该同步方法包括：步骤S101：通过与基于x86架构的室内基带处理单元(BBU)连接的同步电路接收同步指令，进入同步处理；步骤S103：读取当前启用的同步方式；如当前启用的同步方式为GPS BD同步方式就进入步骤S121，如当前启用的同步方式为TOD同步方式就进入步骤S131，如当前启用的同步方式为1588同步方式就进入步骤S141；步骤S121：使用精简指令集处理器通过串口判断GPS BD模块中1PPS寄存器的1PPS信号是否锁定，若是，通过GPS方式进行同步处理；步骤S131：使用精简指令集处理器通过串口判断TOD消息中1PPS信号是否可用，若是，通过TOD方式进行同步处理。本发明可实现5G小基站的时钟同步。

Description

基于x86服务器的5G小基站的同步方法与同步***
【技术领域】
本发明涉及时钟同步领域，更具体地，涉及基于x86服务器的5G小基站的同步方法与同步***。
【背景技术】
从4G到5G，随着频段的大幅提升，导致5G需要部署在更高的频段，这使得单站覆盖范围变小，而5G如果实现与4G相同的网络覆盖，需要的基站数量将是4G的2倍以上。与此同时，热点区域容量的大幅提升，导致传统的宏基站越发无力应对，其覆盖范围小、成本高的问题，导致综合造价高，且站址资源难以获取。而小基站将会以密集组网的方式成为5G网络建设中的主流，从4G到5G将迎来加速增长。
无线基站按照功率可以分为四大类，分别为宏基站(Macrocell)、微基站(Microcell)、皮基站(Picocell)和飞基站(Enterprise Femtocell&ResidentialFemtocell)。小基站(Small Cell)通常是对微基站、皮基站和飞基站的统称。
5G小基站，是一种采用“室内基带处理单元+扩展单元+远端单元”三级架构的高性价比微功率室内覆盖方案，具有数字化、IP化与智能化特征，满足不同室内场景的差异化需求，同时可通过软硬件解耦、集成移动边缘计算，满足更广泛的垂直行业应用。
5G小基站的时钟同步，是亟需需要解决的问题。
【发明内容】
本发明的主要目的在于提供一种基于x86服务器的5G小基站的同步方法与同步***，可实现5G小基站的时钟同步。
为达成上述目的，本发明的第一方面所提供的技术方案是，提供一种基于x86服务器的5G小基站的同步方法，包括：步骤S101：通过与基于x86架构的室内基带处理单元(BBU)连接的同步电路接收同步指令，进入同步处理；步骤S103：读取当前启用的同步方式；如当前启用的同步方式为GPS BD同步方式就进入步骤S121，如当前启用的同步方式为TOD同步方式就进入步骤S131，如当前启用的同步方式为1588同步方式就进入步骤S141；步骤S121：使用精简指令集处理器通过串口判断GPS BD模块中1PPS寄存器的1PPS信号是否锁定，若是，通过GPS方式进行同步处理；步骤S131：使用精简指令集处理器通过串口判断TOD消息中1PPS信号是否可用，若是，通过TOD方式进行同步处理；步骤S141：使用精简指令集处理器通过串口判断主板或者加速卡消息中1PPS信号是否可用，若是，通过外部1PPS输入方式进行同步处理。
作为优选的技术方案，所述步骤S103还包括：如当前启用的同步方式为自动同步方式就进入步骤S151；所述同步方法还包括步骤S151：检测可用的同步源数量，如可用的同步源数量大于1，则按照GPS BD、TOD、1588的顺序进行相应的同步处理。
作为优选的技术方案，所述步骤S103还包括：如当前启用的同步方式为智能同步方式就进入步骤S161；所述同步方法还包括步骤S161：检测可用的同步源数量，如可用的同步源数量大于1，则按照1PPS的抖动最小的同步源进行相应的同步处理。
作为优选的技术方案，所述同步方法还包括步骤S105：如当前启用的同步方式为GPS BD同步方式、TOD同步方式或者1588同步方式，且相应同步源的1PPS信号无效持续时间超过预设值，就进入保持状态。
作为优选的技术方案，所述步骤S105之后，还包括：步骤S107：使用精简指令集处理器监控非同步收发传输器，若所述非同步收发传输器对应的1PPS信号有效，则进入步骤S101。
本发明的第二方面提供一种基于x86服务器的5G小基站的同步***，包括基于x86架构的室内基带处理单元(BBU)以及安装到所述室内基带处理单元的同步电路，其特征在，所述同步电路包括：精简指令集处理器，用于进行同步处理；与所述精简指令集处理器通信连接的接收单元，用于接收同步指令以进入同步处理；与所述精简指令集处理器通信连接的同步方式读取单元，用于读取当前启用的同步方式，所述同步方式包括GPS BD同步方式、TOD同步方式和1588同步方式的至少其中之一；与所述精简指令集处理器通信连接的FPGA模块，用于测量出1PPS和10MHZ的时间差；与所述精简指令集处理器通信连接的GPS BD模块，用于接收GPS BD信号，解出1PPS给所述FPGA模块，解出UTC时间给所述精简指令集处理器；与所述精简指令集处理器通信连接的TOD模块，用于将TOD输入的RS422电平转成TTL给所述精简指令集处理器和FPGA模块，并将所述FPGA模块的1PPS及所述精简指令集处理器的串口TLL电平转成RS422变成TOD输出；与所述精简指令集处理器通信连接的加速卡，用于输入1PPS信号以进行1588同步方式。
作为优选的技术方案，所述同步电路还包括自动同步单元，所述自动同步单元用于检测可用的同步源数量，如可用的同步源数量大于1，则按照GPS BD、TOD、1588的顺序进行相应的同步处理。
作为优选的技术方案，所述同步电路还包括智能同步单元，所述智能同步单元用于检测可用的同步源数量，如可用的同步源数量大于1，则按照1PPS的抖动最小的同步源进行相应的同步处理。
作为优选的技术方案，所述同步电路还包括非同步收发传输器，用于接收有效的1PPS信号以触发时钟同步处理。
作为优选的技术方案，所述同步电路还包括与所述精简指令集处理器通信连接的DAC模块、OCXO模块、缓存模块和温度检测模块；其中：所述DAC模块用于接收所述精简指令集处理器的数据以产生电压控制所述OXCO模块；所述OCXO模块用于给同步***提供10MHZ时钟；所述缓存模块用于将所述OCXO模块的时钟输出分为多路并提供电平转换；所述温度检测模块用于检测所述OCXO模块的温度并在保持状态做温度补偿。
本发明可基于室内基带处理单元的x86服务器实现5G小基站的时钟同步，并可支持多种同步方式及时钟保持，大大保证了X86服务器和加速卡的通用性，降低了成本，满足了市场需求。
【附图说明】
为进一步揭示本案之具体技术内容，首先请参阅附图，其中：
图1为本发明使用的5G小基站覆盖架构的原理图。
图2为本发明提供的基于x86服务器的5G小基站的同步***的框架示意图；
图3为本发明提供的基于x86服务器的5G小基站的同步方法的流程图。
符号说明：
室内基带处理单元10 X86服务器12
主板122
扩展单元20
远端单元40
精简指令集处理器62 接收单元64
同步方式读取单元66 FPGA模块68
GPS BD模块72 TOD模块74
加速卡76 DAC模块78
OCXO模块82 缓存模块84
温度检测模块86
【具体实施方式】
请参阅图1和图2，本实施例提供一种基于X86服务器的5G小基站的同步***，该5G小基站包括基于X86架构的室内基带处理单元(BBU)10、与室内基带处理单元10连接的扩展单元(EU)20以及与扩展单元20连接的若干远端单元(RRU)40，该同步***包括基于x86架构的室内基带处理单元10以及安装到室内基带处理单元10的同步电路。
同步电路包括精简指令集处理器(ARM)62、接收单元64、同步方式读取单元66、FPGA(Field-Programmable Gate Array，现场可编程门阵列)模块68、GPS(GlobalPositioning System，全球定位***)BD(北斗***)模块72、TOD(Time of Day，当前时刻)模块74和加速卡76。接收单元64、同步方式读取单元66、FPGA模块68、GPS BD模块72、TOD模块74和加速卡76分别与精简指令集处理器62通信连接。室内基带处理单元10包括X86服务器12，X86服务器12包括与精简指令集处理器62通信连接的主板122。
精简指令集处理器62用于进行同步处理。
接收单元64用于接收同步指令以进入同步处理。
同步方式读取单元66用于读取当前启用的同步方式，同步方式包括GPS BD同步方式(即GPS北斗卫星时钟同步方式)、TOD同步方式(即当前时刻同步方式)和1588同步方式(即IEEE1588V2同步方式，IEEE1588即网络测量和控制***的精密时钟同步协议标准，V2指的是版本)的至少其中之一。
FPGA模块68用于测量出1PPS和10MHZ(兆赫兹)的时间差。
GPS BD模块72用于接收GPS BD信号，解出1PPS(pulse per second，秒脉冲)给FPGA模块68，解出UTC(Coordinated Universal Time，协调世界时)时间给精简指令集处理器62。
TOD模块74用于将TOD输入的RS422(平衡电压数字接口电路的电气特性)电平转成TTL(Time To Live，生存时间)给精简指令集处理器62和FPGA模块68，并将FPGA模块68的1PPS及精简指令集处理器62的串口TLL电平转成RS422变成TOD输出。
加速卡76和主板122，都用于输入1PPS信号以进行1588同步方式。
进一步地，同步电路还包括自动同步单元、智能同步单元和非同步收发传输器。自动同步单元、智能同步单元分别设置到精简指令集处理器62，非同步收发传输器设置到加速卡76。
自动同步单元用于检测可用的同步源数量，如可用的同步源数量大于1，则按照GPS BD、TOD、1588的顺序进行相应的同步处理。同步源即例如GPS BD、TOD、1588同步源。
智能同步单元用于检测可用的同步源数量，如可用的同步源数量大于1，则按照1PPS的抖动最小的同步源进行相应的同步处理。
非同步收发传输器用于接收有效的1PPS信号以触发时钟同步处理。
进一步地，同步电路还包括与精简指令集处理器62通信连接的DAC(Digital toanalog converter，数字模拟转换器)模块78、OCXO(Oven Controlled CrystalOscillator，恒温晶体振荡器)模块82、缓存模块84和温度检测模块86。
DAC模块78用于接收精简指令集处理器62的数据以产生电压控制OXCO模块。OCXO模块82用于给同步***提供10MHZ时钟。缓存模块84用于将OCXO模块82的时钟输出分为多路并提供电平转换。温度检测模块86用于检测OCXO模块82的温度并在保持状态做温度补偿。
请参阅图3，本实施例提供一种基于X86服务器12的5G小基站的同步方法，包括：
步骤S101：通过与基于x86架构的室内基带处理单元(BBU)10的主板122连接的同步电路接收同步指令，进入同步处理。同步电路在接收到主板122或加速卡76的同步指令后，进入同步处理。
步骤S103：读取当前启用的同步方式；如当前启用的同步方式为GPS BD同步方式就进入步骤S121，如当前启用的同步方式为TOD同步方式就进入步骤S131，如当前启用的同步方式为1588同步方式就进入步骤S141。
步骤S121：使用精简指令集处理器62通过串口判断GPS BD模块72中1PPS寄存器的1PPS信号是否锁定，若是，通过GPS方式进行同步处理。
步骤S131：使用精简指令集处理器62通过串口判断TOD消息中1PPS信号是否可用，若是，通过TOD方式进行同步处理。
步骤S141：使用精简指令集处理器62通过串口判断主板122或者加速卡76消息中1PPS信号是否可用，若是，通过外部1PPS输入方式进行同步处理。
进一步地，步骤S103还包括：如当前启用的同步方式为自动同步方式就进入步骤S151。
步骤S151：使用精简指令集处理器62通过串口数据检测可用的同步源数量，并通知FPGA模块68选用对应的1PPS信号，如可用的同步源数量大于1，则按照GPS BD、TOD、1588的顺序进行相应的同步处理。在1PPS信号有效的时候GPS BD优先级最高。
进一步地，步骤S103还包括：如当前启用的同步方式为智能同步方式就进入步骤S161。
步骤S161：使用精简指令集处理器62通过串口数据检测可用的同步源数量，并通知FPGA模块68选用对应的1PPS信号，如可用的同步源数量大于1，FPGA模块68可以根据1PPS的抖动智能选择同步源，如此则按照1PPS的抖动最小的同步源进行相应的同步处理。
进一步地，同步方法还包括步骤S105和步骤S107。
步骤S105：如当前启用的同步方式为GPS BD同步方式、TOD同步方式或者1588同步方式，且相应同步源的1PPS信号无效持续时间超过预设值，就进入保持状态。
步骤S107：使用精简指令集处理器62监控非同步收发传输器，若非同步收发传输器对应的1PPS信号有效，则进入步骤S101。
本发明可基于室内基带处理单元10的x86服务器12实现5G小基站的时钟同步，并可支持多种同步方式及时钟保持，大大保证了X86服务器12和加速卡76的通用性，降低了成本，满足了市场需求。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种基于x86服务器的5G小基站的同步方法，其特征在，包括：
步骤S101：通过与基于x86架构的室内基带处理单元(BBU)连接的同步电路接收同步指令，进入同步处理；
步骤S103：读取当前启用的同步方式；如当前启用的同步方式为GPS BD同步方式就进入步骤S121，如当前启用的同步方式为TOD同步方式就进入步骤S131，如当前启用的同步方式为1588同步方式就进入步骤S141；
步骤S121：使用精简指令集处理器通过串口判断GPS BD模块中1PPS寄存器的1PPS信号是否锁定，若是，通过GPS方式进行同步处理；
步骤S131：使用精简指令集处理器通过串口判断TOD消息中1PPS信号是否可用，若是，通过TOD方式进行同步处理；
步骤S141：使用精简指令集处理器通过串口判断主板或者加速卡消息中1PPS信号是否可用，若是，通过外部1PPS输入方式进行同步处理。
2.根据权利要求1所述的同步方法，其特征在于，
所述步骤S103还包括：如当前启用的同步方式为自动同步方式就进入步骤S151；
所述同步方法还包括步骤S151：检测可用的同步源数量，如可用的同步源数量大于1，则按照GPS BD、TOD、1588的顺序进行相应的同步处理。
3.根据权利要求1所述的同步方法，其特征在于，
所述步骤S103还包括：如当前启用的同步方式为智能同步方式就进入步骤S161；
所述同步方法还包括步骤S161：检测可用的同步源数量，如可用的同步源数量大于1，则按照1PPS的抖动最小的同步源进行相应的同步处理。
4.根据权利要求1所述的同步方法，其特征在于，所述同步方法还包括步骤S105：如当前启用的同步方式为GPS BD同步方式、TOD同步方式或者1588同步方式，且相应同步源的1PPS信号无效持续时间超过预设值，就进入保持状态。
5.根据权利要求4所述的同步方法，其特征在于，所述步骤S105之后，还包括：
步骤S107：使用精简指令集处理器监控非同步收发传输器，若所述非同步收发传输器对应的1PPS信号有效，则进入步骤S101。
6.一种基于x86服务器的5G小基站的同步***，包括基于x86架构的室内基带处理单元(BBU)以及安装到所述室内基带处理单元的同步电路，其特征在，所述同步电路包括：
精简指令集处理器，用于进行同步处理；
与所述精简指令集处理器通信连接的接收单元，用于接收同步指令以进入同步处理；
与所述精简指令集处理器通信连接的同步方式读取单元，用于读取当前启用的同步方式，所述同步方式包括GPS BD同步方式、TOD同步方式和1588同步方式的至少其中之一；
与所述精简指令集处理器通信连接的FPGA模块，用于测量出1PPS和10MHZ的时间差；
与所述精简指令集处理器通信连接的GPS BD模块，用于接收GPS BD信号，解出1PPS给所述FPGA模块，解出UTC时间给所述精简指令集处理器；
与所述精简指令集处理器通信连接的TOD模块，用于将TOD输入的RS422电平转成TTL给所述精简指令集处理器和FPGA模块，并将所述FPGA模块的1PPS及所述精简指令集处理器的串口TLL电平转成RS422变成TOD输出；
与所述精简指令集处理器通信连接的加速卡，用于输入1PPS信号以进行1588同步方式。
7.根据权利要求6所述的同步***，其特征在于，所述同步电路还包括自动同步单元，所述自动同步单元用于检测可用的同步源数量，如可用的同步源数量大于1，则按照GPSBD、TOD、1588的顺序进行相应的同步处理。
8.根据权利要求6所述的同步***，其特征在于，所述同步电路还包括智能同步单元，所述智能同步单元用于检测可用的同步源数量，如可用的同步源数量大于1，则按照1PPS的抖动最小的同步源进行相应的同步处理。
9.根据权利要求6所述的同步***，其特征在于，所述同步电路还包括非同步收发传输器，用于接收有效的1PPS信号以触发时钟同步处理。
10.根据权利要求6所述的同步***，其特征在于，所述同步电路还包括与所述精简指令集处理器通信连接的DAC模块、OCXO模块、缓存模块和温度检测模块；其中：
所述DAC模块用于接收所述精简指令集处理器的数据以产生电压控制所述OXCO模块；
所述OCXO模块用于给同步***提供10MHZ时钟；
所述缓存模块用于将所述OCXO模块的时钟输出分为多路并提供电平转换；
所述温度检测模块用于检测所述OCXO模块的温度并在保持状态做温度补偿。
CN202011147511.8A 2020-10-23 2020-10-23 基于x86服务器的5G小基站的同步方法与同步*** Pending CN112333719A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011147511.8A CN112333719A (zh) 2020-10-23 2020-10-23 基于x86服务器的5G小基站的同步方法与同步***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011147511.8A CN112333719A (zh) 2020-10-23 2020-10-23 基于x86服务器的5G小基站的同步方法与同步***

Publications (1)

Publication Number Publication Date
CN112333719A true CN112333719A (zh) 2021-02-05

Family

ID=74312154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011147511.8A Pending CN112333719A (zh) 2020-10-23 2020-10-23 基于x86服务器的5G小基站的同步方法与同步***

Country Status (1)

Country Link
CN (1) CN112333719A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101710849A (zh) * 2009-11-04 2010-05-19 中国电力科学研究院 一种单信号线同步时钟传送方法
CN103686990A (zh) * 2013-12-10 2014-03-26 北京北方烽火科技有限公司 实现时钟同步的装置
CN107147461A (zh) * 2017-04-07 2017-09-08 烽火通信科技股份有限公司 一种LTE Femto接入网同步方式的自动选择***及方法
CN109525351A (zh) * 2018-10-26 2019-03-26 中国科学院国家授时中心 一种用于与时间基准站实现时间同步的设备
CN211349023U (zh) * 2019-12-03 2020-08-25 成都星航电子有限公司 基于vpx架构的高精度时频***

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101710849A (zh) * 2009-11-04 2010-05-19 中国电力科学研究院 一种单信号线同步时钟传送方法
CN103686990A (zh) * 2013-12-10 2014-03-26 北京北方烽火科技有限公司 实现时钟同步的装置
CN107147461A (zh) * 2017-04-07 2017-09-08 烽火通信科技股份有限公司 一种LTE Femto接入网同步方式的自动选择***及方法
CN109525351A (zh) * 2018-10-26 2019-03-26 中国科学院国家授时中心 一种用于与时间基准站实现时间同步的设备
CN211349023U (zh) * 2019-12-03 2020-08-25 成都星航电子有限公司 基于vpx架构的高精度时频***

Similar Documents

Publication Publication Date Title
EP2579678B1 (en) Base station and method for synchronizing clock thereof
EP2293629B1 (en) Time synchronizer
RU2529181C2 (ru) Система синхронизации времени с множественным резервированием
US9154292B2 (en) Communication apparatus, communication system, and time synchronization method
US9335785B2 (en) Systems and methods of clock synchronization between devices on a network
CN102595588B (zh) 无线通信***、空中接口同步方法、基站及其控制装置
CN101932092B (zh) 实现宏基站时钟同步的方法、***及宏基站设备
CN102469571B (zh) 一种在分布式基站***中实现时延补偿的方法及***
KR20070105063A (ko) 휴대인터넷 계측기에 의한 핸드오버 테스트 시스템
EP2410797A1 (en) Air interface synchronization method and system for home nodeb
US20150131643A1 (en) Radio Over Ethernet Mapper Physical Layer Device (PHY)
US11683150B2 (en) Methods, apparatus and computer-readable media for synchronization over an optical network
CN102098776A (zh) 一种实现多扇区bts时钟级联同步的方法及网络
CN111954295B (zh) 考虑时间和精度的tdd-lte设备的同步保持方法及***
CN111711948A (zh) 一种通过空口从5g基站获取高精度时间的方法及***
US8472578B2 (en) Radio apparatus, radio apparatus controller, and synchronization establishing method
US8879610B2 (en) Apparatus and method for changing a clock rate for transmission data
CN112333719A (zh) 基于x86服务器的5G小基站的同步方法与同步***
KR100901752B1 (ko) 기지국에서의 동기 방법, 리모트 유닛에서의 동기 방법,이를 지원하는 기지국, 및 리모트 유닛
US11791921B2 (en) Network management system and method for synchronization of communication network
JP2013153242A (ja) 基地局
US20240187118A1 (en) Synchronization of multiple signals with an unprecise reference clock
CN115065436B (zh) 电力专用时钟分路复用电路
US20240056266A1 (en) Femtocell base station of specialized network and synchronization method thereof
US20230275740A1 (en) Network management system and method for synchronization of communication network

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210205

RJ01 Rejection of invention patent application after publication