CN112331573B - 三维存储器的漏电分析方法及三维存储器 - Google Patents

三维存储器的漏电分析方法及三维存储器 Download PDF

Info

Publication number
CN112331573B
CN112331573B CN202011128587.6A CN202011128587A CN112331573B CN 112331573 B CN112331573 B CN 112331573B CN 202011128587 A CN202011128587 A CN 202011128587A CN 112331573 B CN112331573 B CN 112331573B
Authority
CN
China
Prior art keywords
plug
gate layer
particles
plugs
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011128587.6A
Other languages
English (en)
Other versions
CN112331573A (zh
Inventor
范光龙
陈金星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011128587.6A priority Critical patent/CN112331573B/zh
Publication of CN112331573A publication Critical patent/CN112331573A/zh
Application granted granted Critical
Publication of CN112331573B publication Critical patent/CN112331573B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开实施例公开了一种三维存储器的漏电分析方法及三维存储器，所述存储器的堆叠结构包括交替层叠设置的绝缘层和导电的K个栅极层，K为正整数，堆叠结构的第一端具有第一台阶区，堆叠结构的第二端具有第二台阶区；所述方法包括：在第一台阶区，形成与K个栅极层一一对应接触的K个导电第一插塞；在第二台阶区，形成与多个栅极层一一对应接触的多个导电的第二插塞；其中，与第二插塞接触的相邻的栅极层之间存在一个未与第二插塞接触的栅极层；向第一插塞注入导电的第一粒子，向第二插塞注入导电的第二粒子；其中，第一粒子的电性与第二粒子的电性相反；对第一插塞进行电性检测，基于检测结果，进行漏电分析。

Description

三维存储器的漏电分析方法及三维存储器
技术领域
本公开实施例涉及半导体技术领域，特别涉及一种三维存储器的漏电分析及三维存储器。
背景技术
在制造三维存储器件时，会在包括交替层叠设置的绝缘层和导电的栅极层的堆叠结构端部形成台阶区，并在各级台阶上刻蚀形成与栅极层连接的接触孔，然后填充接触孔形成导电插塞(contact)，从而利用导电插塞引出栅极层的电信号。
随着对数据存储密度的需求不断提高，堆叠结构的层数越来越多。在形成接触孔时，为了保证相对靠近衬底的下层台阶中栅极层能够被顺利引出，相对远离衬底的上层台阶中的栅极层容易被过刻蚀(over etch)，出现刻蚀穿通(punch through)，导致相邻的两层栅极层之间通过导电插塞短接，降低产品良率。
现有技术中，对于发生刻蚀穿通的接触孔的分析准确性较低，难以保证制作的三维存储器质量。
发明内容
本公开实施例提供一种三维存储器的漏电分析方法及三维存储器。
根据本公开实施例的第一方面，提供一种三维存储器的漏电分析方法，所述存储器的堆叠结构包括交替层叠设置的绝缘层和导电的K个栅极层，K为正整数，所述堆叠结构的第一端具有第一台阶区，所述堆叠结构的第二端具有第二台阶区；
所述方法包括：
在所述第一台阶区，形成与所述K个栅极层一一对应接触的K个导电第一插塞；
在所述第二台阶区，形成与多个所述栅极层一一对应接触的多个导电的第二插塞；其中，与第二插塞接触的相邻的栅极层之间存在一个未与第二插塞接触的栅极层；
向所述第一插塞注入导电的第一粒子，向所述第二插塞注入导电的第二粒子；其中，所述第一粒子的电性与所述第二粒子的电性相反；
对所述第一插塞进行电性检测，基于检测结果，进行漏电分析。
在一些实施例中，所述对所述第一插塞进行电性检测，基于检测结果，进行漏电分析，包括：
对所述第一插塞进行电子束检测，获取所述检测结果；基于所述检测结果中所述第一插塞呈现的图像，进行漏电分析。
在一些实施例中，所述基于所述检测结果中所述第一插塞呈现的图像，进行漏电分析，包括：
所述检测结果中相邻两个第一插塞呈现的图像相同时，对应于所述相邻两个第一插塞中，与上层栅极层接触的一个第一插塞漏电；
所述检测结果中相邻两个第一插塞呈现的图像不同，且一个第一插塞呈现的图像亮度小于或等于第一亮度阈值，另一个第一插塞呈现的图像亮度大于或等于第二亮度阈值时，对应于所述相邻两个第一插塞不漏电；
所述检测结果中相邻两个第一插塞呈现的图像不同时，呈现的图像亮度小于或等于所述第一亮度阈值的一个第一插塞不漏电，呈现的图像亮度大于所述第一亮度阈值且小于所述第二亮度阈值的另一个第一插塞漏电；
所述检测结果中相邻两个第一插塞呈现的图像不同时，呈现的图像亮度大于或等于所述第二亮度阈值的一个第一插塞不漏电，呈现的图像亮度大于所述第一亮度阈值且小于所述第二亮度阈值的另一个第一插塞漏电；
其中，所述第一亮度阈值小于所述第二亮度阈值。
在一些实施例中，所述栅极层包括第一类栅极层和第二类栅极层；其中，
所述第一类栅极层与一个不漏电的所述第一插塞接触，且所述第一类栅极层不与所述第二插塞电连接；与所述第一类栅极层电连接的不漏电的所述第一插塞呈现的图像亮度为所述第一亮度阈值；
所述第二类栅极层与另一个不漏电的所述第一插塞接触，且所述第二类栅极层与所述第二插塞电连接；与所述第二类栅极层电连接的不漏电的所述第一插塞呈现的图像亮度为所述第二亮度阈值。
在一些实施例中，所述向所述第一插塞注入导电的第一粒子，向所述第二插塞注入导电的第二粒子，包括：
在所述第一插塞表面喷洒所述第一粒子，并在所述第一插塞上加载第一电压；其中，所述第一电压的电性与所述第一粒子的电性一致；
在所述第二插塞表面喷洒所述第二粒子，并在所述第二插塞上加载第二电压；其中，所述第二电压的电性与所述第二粒子的电性一致。
在一些实施例中，所述第一粒子的电性为正电性；所述第二粒子的电性为负电性。
在一些实施例中，所述方法还包括：
当检测到所述三维存储器包括至少一个漏电的第一插塞时，采用透射电子显微镜对所述漏电的第一插塞进行检测，以确定所述三维存储器的漏电位置。
在一些实施例中，所述堆叠结构位于所述三维存储器的虚拟存储块；
和/或，
所述堆叠结构位于所述三维存储器的存储块；其中，所述存储块用于执行存储功能。
根据本公开实施例的第二方面，提供一种三维存储器，包括：
堆叠结构，包括：交替层叠设置的绝缘层和导电的K个栅极层；其中，K为正整数，所述堆叠结构的第一端具有第一台阶区，所述堆叠结构的第二端具有第二台阶区；
K个导电的第一插塞，垂直于所述栅极层，且分别与所述第一台阶区中的K个所述栅极层一一对应接触，用于传输控制信号；
多个导电的第二插塞，垂直于所述栅极层，且在所述第二台阶区与多个所述栅极层一一对应接触；其中，分别与不同第二插塞对应接触的相邻的栅极层之间存在一个未与第二插塞接触的栅极层；
其中，所述第一插塞和所述第二插塞，用于对所述三维存储器进行漏电分析。
在一些实施例中，所述堆叠结构、所述第一插塞和所述第二插塞，位于所述三维存储器的虚拟存储块和/或存储块内；其中，所述存储块，用于进行电荷存储。
本公开实施例中，在包括K个栅极层的堆叠结构中，通过在该堆叠结构的第一台阶区对应每个栅极层均形成导电的第一插塞，并在堆叠结构的第二台阶区中形成与多个所述栅极层一一对应接触的多个导电的第二插塞，其中，分别与相邻第二插塞接触的相邻的栅极层之间存在一个未与第二插塞接触的栅极层，使得相邻两个栅极层中，一个栅极层分别与第一插塞及第二插塞电连接，另一个栅极层仅与第一插塞连接而不与第二插塞电连接。当第一插塞未漏电时，第一插塞仅与相邻两个栅极层中的一个栅极层连接；当第一插塞漏电时，漏电的第一插塞同时与相邻的两个栅极层电连接。
本公开实施例通过向第一插塞注入导电的第一粒子，向第二插塞注入电性与第一粒子电性相反的第二粒子，可增加和第一插塞及第二插塞电连接的栅极层中电子浓度，与仅和第一插塞连接而不和第二插塞电连接的栅极层中电子浓度的差异，进而增大相邻第一插塞中的电子浓度差异，使得未漏电的第一插塞的电性检测结果，不同于漏电的第一插塞的检测结果，如此，可基于检测结果直观地确定漏电的第一插塞，可视性分析效果好。
此外，本公开提供的方法在检测过程中不会对三维存储器结构进行物理破坏，无需造成三维存储器产品浪费，可在制造车间(FAB，或称洁净室)内直接监测漏电情况，进行产线上监测(inline monitor)，相较于通过透射电子显微镜(TEM)进行漏电分析，降低了分析成本，缩短了分析时间，进而可加快工艺研发速度。
附图说明
图1a是根据一示例性实施例示出的一种包括漏电的导电插塞的三维存储器局部示意图；
图1b是一种对图1a示出的三维存储器进行电压对比检测获得的图像；
图2是根据一示例性实施例示出的一种三维存储器的漏电分析方法的流程图；
图3a、图3b和图3c是一种三维存储器漏电分析的示意图；
图4是根据一示例性实施例示出的一种三维存储器的漏电分析方法的示意图；
图5是根据一示例性实施例示出的一种三维存储的局部检测结果示意图；
图6是根据一示例性实施例示出的另一种三维存储的局部检测结果示意图；
图7是根据一示例性实施例示出的又一种三维存储的局部检测结果示意图；
图8是根据一示例性实施例示出的一种三维存储器的示意图。
具体实施方式
下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。
在本公开实施例中，术语“A与B相连”包含A、B两者相互接触地A与B相连的情形，或者A、B两者之间还间插有其他部件而A非接触地与B相连的情形。
在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
需要说明的是，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
在三维存储器的制备过程中，通常会形成包括依次交替层叠设置的若干个绝缘层和若干个牺牲层的堆叠结构，相邻的两个牺牲层通过绝缘层间隔。然后，在堆叠结构呈台阶状的边缘覆盖绝缘的介质层，在该介质层内形成接触孔(SSCT)。其中，采用导电的栅极层替换堆叠结构中的牺牲层，以形成三维存储器的栅叠层结构。
为了减少接触孔形成过程中栅极层被过刻蚀，在台阶区形成接触孔时，可将堆叠结构分为上部区域及下部区域。上部区域为对应于堆叠结构的台阶状边缘上部的区域，是需要形成的接触孔深度较小的区域；下部区域为对应于堆叠结构的台阶状边缘下部的区域，是需要形成的接触孔深度较大的区域。然后分别采用两张光罩(mask)及两个刻蚀程式(recipe)分别对上部区域和下部区域进行光刻刻蚀。
然而，采用两张光罩及两个刻蚀程式分别对堆叠结构的上部区域和下部区域进行光刻刻蚀，会导致生产成本较高的问题。因此，为了降低生产成本，可将上述两张光罩合并为一张光罩，对上述介质层进行光刻后采用一次刻蚀工艺形成所有的接触孔，并在接触孔中形成导电插塞后，对导电插塞进行漏电分析，以确定三维存储器的质量是否满足要求。
参照图1a所示，在过刻蚀的接触孔中形成的导电插塞为异常导电插塞。该异常导电插塞贯穿第一个栅极层，且与第二个栅极层连接。即该异常导电插塞漏电，使得第一个栅极层和第二个栅极层短接。
图1b示出了对图1a示出的存储器进行电压对比(Voltage Contrast，VC)检测获得的明电压对比(Bright Voltage Contrast，BVC)图像。通过电压对比检测，能够确定导电插塞是否与栅极层电连接。由于异常导电插塞与第一个栅极层及第二个栅极层均电连接，因此，在明电压对比图像中，异常导电插塞呈现的图像与正常的导电插塞呈现的图像相同(均为白色或亮色)，即无法通过明电压对比图像确定导电插塞是否漏电。
并且，随着三维存储器的层数逐渐增加，牺牲层和绝缘层的厚度均会变得更薄，接触孔的过刻蚀问题可能会更加严重，因此，亟需提供一种能够准确、快速对三维存储器进行漏电分析的方法。
图2是根据一示例性实施例示出的一种三维存储器漏电分析方法的流程图。所述三维存储器的堆叠结构包括交替层叠设置的绝缘层和导电的K个栅极层，K为正整数，该堆叠结构的第一端具有第一台阶区，该堆叠结构的第二端具有第二台阶区，该堆叠结构的第一端和第二端分别位于该堆叠结构的不同端部。
参照图2所示，所述方法包括以下步骤：
S110：在第一台阶区，形成与K个栅极层一一对应接触的K个导电第一插塞；
S120：在第二台阶区，形成与多个栅极层一一对应接触的多个导电的第二插塞；其中，与第二插塞接触的相邻的栅极层之间存在一个未与第二插塞接触的栅极层；
S130：向第一插塞注入导电的第一粒子，向第二插塞注入导电的第二粒子；其中，第一粒子的电性与第二粒子的电性相反；
S140：对第一插塞进行电性检测，基于检测结果，进行漏电分析。
三维存储器可包括三维与非门(3D NAND)存储器。三维存储器可为待进行漏电分析的任意一个三维存储器。应当理解的是，本公开实施例中待进行漏电分析的三维存储器不限于完成三维存储器全部制备工艺的器件，还可包括在生产线上完成堆叠结构制备工艺后的器件结构。
三维存储器可包括衬底，用于支撑堆叠结构。在第一台阶区或第二台阶区中，对于相邻的两个台阶，下层台阶沿平行衬底方向凸出于上层台阶，其中，下层台阶为相对靠近上述衬底的台阶，上层台阶为相对远离上述衬底的台阶。
通常，三维存储器的制备过程中会形成覆盖堆叠结构的绝缘的介质层，介质层的上表面可与堆叠结构的上表面平齐，或者介质层的上表面可略高于堆叠结构的上表面。介质层的下表面与衬底以及堆叠结构接触。介质层的下表面和上表面为相对的表面。
示例性地，对于平行并列排布的K个栅极层，每个栅极层与衬底之间的垂直距离不同。可将与衬底之间垂直距离最小的栅极层记为第1个栅极层，将与衬底之间垂直距离最大的栅极层记为第K个栅极层，并按照由第1个栅极层指向第K个栅极层的方向，对除第1个栅极层以及第K个栅极层之外的其余栅极层进行顺次编号。
需要指出的是，本公开中无论如何对栅极层进行编号，需要保证在堆叠结构的相邻两个栅极层中，一个栅极层同时与第一插塞及第二插塞电连接，另一个栅极层仅与第一插塞电连接而不与第二插塞电连接，以使得向第一插塞注入第一粒子并向第二插塞注入第二粒子后，相邻两个栅极层包含的电子浓度差异较大。
示例性地，相邻两个栅极层中，同时与第一插塞及第二插塞电连接的一个栅极层可称为第一栅极层；仅与第一插塞电连接而不与第二插塞电连接的一个栅极层可称为第二栅极层。
当第一插塞未漏电时，一个第一插塞与一个第一栅极层或第二栅极层电连接；当第一插塞漏电时，一个第一插塞同时与相邻的第一栅极层及第二栅极层电连接。
S110可包括：在第一台阶区，形成贯穿介质层的第一接触孔，以显露栅极层；填充第一接触孔，形成第一插塞。
需要指出的是，在没有发生漏电的情况下，第一台阶区中，每个栅极层均与不同的第一插塞电连接。当形成第一接触孔过程中发生刻蚀穿通时，填充发生刻蚀穿通的第一接触孔形成的第一插塞会同时与相邻的至少两个栅极层电连接，该第一插塞漏电。
S120可包括：在第二台阶区，形成贯穿介质层的第二接触孔，以显露栅极层；填充第二接触孔，形成第二插塞。
示例性地，可通过光刻和刻蚀的方式形成垂直于堆叠结构的第一接触孔和第二接触孔，通过化学气相沉积的方式在第一接触孔中形成第一插塞，通过化学气相沉积的方式在第二接触孔中形成第二插塞。
当通过光刻和刻蚀的方式形成第一接触孔和第二接触孔时，可利用同一个光罩对涂覆有光刻胶的介质层进行图像化处理，以在覆盖在介质层的光刻胶中同时形成对应于第一接触孔的第一图案和对应于第二接触孔的第二图案，然后通过一次刻蚀同时形成第一接触孔和第二接触孔。
示例性地，可同时对第一接触孔及第二接触孔进行填充，以在第一接触孔中形成第一插塞，并同时在第二接触孔中形成第二插塞。如此，工艺过程简单。
对于K个栅极层，与第二插塞电连接的栅极层的编号为N。可以理解的是，一个第二插塞仅与一个栅极层电连接，并且，不同第二插塞分别与不同的栅极层电连接。
需要强调的是，在同一个实施例中，N的取值均为正奇数。或者，在同一个实施例中，N的取值均为正偶数。并且，在同一实施例中，N的取值不能同时包括正奇数和正偶数。因此，与第二插塞接触的栅极层的编号均为正偶数。或者，与第二插塞接触的栅极层的编号均为正奇数。K为大于1的自然数。
例如，当N的取值为正奇数时，第一个第二插塞与第一个栅极层电连接，第二个第二插塞与第三个栅极层电连接，第三个第二插塞与第五个栅极层电连接。
又如，当N的取值为正偶数时，第一个第二插塞与第二个栅极层电连接，第二个第二插塞与第四个栅极层电连接，第三个第二插塞与第六个栅极层电连接。
当K为奇数时，形成的第二插塞的数量为(K-1)/2或(K+1)/2。当K为偶数时，形成的第二插塞的数量为K/2。
可以理解的是，由于与第二插塞连接的相邻两个栅极层之间，还层叠设置有不与第二插塞连接的栅极层以及至少两层绝缘层，因此，相邻两个第二接触孔的深度差，大于相邻两个第一接触孔的深度差，所以形成第二接触孔的过程中出现刻蚀穿通的可能性，小于形成第一接触孔的过程中出现刻蚀穿通的可能性。故可看作第二插塞均未发生漏电。
本公开实施例通过向第一插塞注入导电的第一粒子，向第二插塞注入电性与第一粒子电性相反的第二粒子，使得与第一插塞及第二插塞电连接的第一栅极层中电子浓度，不同于仅与第一插塞电连接的第二栅极层中电子浓度。
当发生漏电时，漏电的第一插塞同时与第一栅极层和第二栅极层接触，电子可通过漏电的第一插塞在第一栅极层和第二栅极层之间运动，使得漏电的第一插塞电连接的第一栅极层中电子浓度与第二栅极层中电子浓度的差异较小，通过漏电的第一插塞电连接的第一栅极层中电子浓度和第二栅极层中电子浓度可看作相同。
当未发生漏电时，每个第一插塞仅与第一栅极层或第二栅极层中的其中一层接触，第一栅极层中电子浓度与第二栅极层中电子浓度的差异较大。
并且，当相邻的第一栅极层和第二栅极层电绝缘时，即第一插塞未漏电时，第一栅极层中电子浓度或第二栅极层中电子浓度，与由于第一插塞漏电而电连接的第一栅极层和第二栅极层中电子数量的差异也较大。
因此，本公开实施例通过对第一插塞进行电性检测，由于漏电第一插塞电连接的栅极层中电子浓度，与未漏电的第一插塞电连接的栅极层中电子浓度存在差异，使得与第一栅极层及第二栅极层连接的第一插塞的检测结果，不同于与第一栅极层或第二栅极层连接的第一插塞的检测结果。如此，可基于对第一插塞进行电性检测的检测结果，直观地确定漏电的第一插塞，可视性分析效果好。
此外，本公开提供的方法在检测过程中不会对三维存储器结构进行物理破坏，无需造成三维存储器产品浪费，可在制造车间内直接监测漏电情况，进行产线上监测，相较于通过透射电子显微镜进行漏电分析，降低了分析成本，缩短了分析时间，进而可加快工艺研发速度。
在一些实施例中，S140包括：对第一插塞进行电子束检测，获取检测结果；基于检测结果中第一插塞呈现的图像，进行漏电分析。
S140中，对第一插塞进行电子束检测(Electrons Beam Inspection，EBI)可以通过电子束检测装置实现。
电子束检测装置通常用于半导体器件生产过程中的缺陷检测，以聚焦电子束作为检测源，在进行电子束检测时，照射在样品上的电子束激发出样品中的二次电子，检测装置通过对二次电子进行收集和分析来捕捉缺陷。
获取的检测结果至少包括：获取电子束检测图像。由于检测结果中既可包括漏电的第一插塞呈现的图像，又可包括不漏电的第一插塞呈现的图像，因此，上述检测结果也可包括电子束检测对比图像。
参照图3a所示，当在第二台阶区中，对应于每个栅极层均形成一个导电的第三插塞以代替上述第二插塞，且向第一插塞注入上述第一粒子，并向第三插塞注入第二粒子(例如，带负电荷的电子)时，由于每个栅极层均同时与第一插塞及第三插塞电连接，因此，相邻的两个栅极层中，上层栅极层中电子的数量和下层栅极层中电子的数量可看作近似相同。
因此，结合图3b所示，当第一个第一插塞和第二个第一插塞均未漏电时，第一个第一插塞电连接的栅极层中电子浓度，近似等于第二个第一插塞电连接的栅极层中电子浓度，故在检测结果中，第一个第一插塞和第二个第一插塞呈现的图案相同。
结合图3c所示，当第一个第一插塞漏电，且第二个第一插塞未漏电时，第一个第一插塞电连接上层栅极层和下层栅极层。因此，通过第三插塞分别向上层栅极层和下层栅极层注入的第二粒子，可通过第一个第一插塞在上层栅极层和下层栅极层中进行流动，使得上层栅极层中电子浓度和下层栅极层中电子浓度依旧近似相同。故在检测结果中，漏电的第一个第一插塞和未漏电的第二个第一插塞呈现的图案依旧相同。
也就是说，采用图3a示出的结构对三维存储器进行漏电分析时，无法检测出漏电的第一插塞。
在一些实施例中，S130包括：
在第一插塞表面喷洒第一粒子，并在第一插塞上加载第一电压；其中，第一电压的电性与第一粒子的电性一致；
在第二插塞表面喷洒第二粒子，并在第二插塞上加载第二电压；其中，第二电压的电性与第二粒子的电性一致。
示例性地，可以在电子束检测设备的基础上，引入高电流撒电子技术，先在第一插塞表面喷洒第一粒子，并在第一插塞上加载第一电压，使得第一粒子进入与第一插塞电连接的栅极层中。然后在第二插塞表面喷洒第二粒子，并在第二插塞上加载第二电压，使得第二粒子进入与第二插塞电连接的栅极层中。
第一粒子的电性可为正电性。第一粒子可包括：带正电荷的空穴或者带正电荷的第一离子团。通过施加第一电压，第一粒子可在电场力的作用下向第一插塞电连接的栅极层运动。
第二粒子的电性可为负电性。第二粒子可包括：带负电荷的电子或者带负电荷的第二离子团。通过施加第二电压，第二粒子可在电场力的作用下向第二插塞电连接的栅极层运动。
可以理解的是，当需要向第一插塞注入带正电荷的空穴时，可通过从第一插塞抽取带负电荷的电子的方式实现。此处，从第一插塞抽取带负电荷的电子数量，等于向第一插塞注入的带正电荷的空穴数量。
下文中，以第一粒子为带正电荷的空穴，第二粒子为带负电荷的电子，且通过从第一插塞抽取带负电荷的电子以向第一插塞注入带正电荷的粒子为例进行说明。参照图4所示，在向第一插塞注入第一粒子后，且在向第二插塞注入带负电荷的电子之前，上层栅极层和下层栅极层中带负电荷的电子数量相同。
在向第二插塞注入带负电荷的电子后，由于上层栅极层不与第二插塞电连接，下层栅极层与第二插塞电连接，因此，下层栅极层中电子数量，明显大于上层栅极层中电子数量，使得下层栅极层中电子密度，明显大于上层栅极层中电子密度。
需要指出的是，第一插塞呈现的图像，主要取决于第一插塞电连接的栅极层中电子的密度。当第一插塞电连接的栅极层中电子密度越大，第一插塞呈现的图像亮度越大；当第一插塞电连接的栅极层中电子密度越小，第一插塞呈现的图像亮度越小。
在一些实施例中，所述基于检测结果中第一插塞呈现的图像，进行漏电分析，包括：
检测结果中相邻两个第一插塞呈现的图像相同时，对应于相邻两个第一插塞中，与上层栅极层接触的一个第一插塞漏电。
参照图5所示，在第一个第一插塞漏电时，上层栅极层通过第一个第一插塞与下层栅极层电连接，使得未漏电的第二个第一插塞也通过第一个第一插塞与上层栅极层电连接。即漏电的第一个第一插塞电连接的栅极层中电子密度，等于未漏电的第二个第一插塞电连接的栅极层中电子密度。故检测结果中，漏电的第一个第一插塞和未漏电的第二个第一插塞呈现的图像相同，均为第一图像。
当检测结果中相邻的M个第一插塞呈现的图像相同时，该相邻的M个第一插塞中存在由于刻蚀穿通导致的漏电的第一插塞，使得与M个第一插塞电连接的M个第一栅极层电连接。
例如，与M个第一插塞对应连接的层叠设置的M个栅极层中，与上层M-1个栅极层连接的对应M-1个第一插塞均发生了刻蚀穿通，该M-1个第一插塞均漏电。
可以理解的是，对于与上述M个栅极层中最底层栅极层连接的第一插塞是否发生了刻蚀穿通，则需要结合第M+1个第一插塞呈现的图像进行分析。
需要强调的是，当堆叠结构形成在衬底上时，相邻两个栅极层中，相对远离该衬底的栅极层为上层栅极层，相对靠近该衬底的栅极层为下层栅极层，下层栅极层位于上层栅极层和衬底之间。
在一些实施例中，所述基于检测结果中第一插塞呈现的图像，进行漏电分析，还包括：
检测结果中相邻两个第一插塞呈现的图像不同，且一个第一插塞呈现的图像亮度小于或等于第一亮度阈值，另一个第一插塞呈现的图像亮度大于或等于第二亮度阈值时，对应于相邻两个第一插塞不漏电；其中，第一亮度阈值小于第二亮度阈值。
参照图6所示，在第一个第一插塞和第二个第一插塞均未漏电时，上层栅极层和下层栅极层电隔离。在向第二插塞注入带负电荷的电子后，由于上层栅极层不与第二插塞电连接，下层栅极层与第二插塞电连接，因此，下层栅极层中电子数量，明显大于上层栅极层中电子数量，使得下层栅极层中电子密度，明显大于上层栅极层中电子密度。
也就是说，第一个第一插塞电连接的上层栅极层中电子密度，明显小于第二个第一插塞电连接的下层栅极层中电子密度。对应于检测结果中第一个第一插塞对应于第三图像，第二个第一插塞对应于第二图像。其中，第三图像的亮度远小于第二图像的亮度。
在一些实施例中，栅极层包括第一类栅极层和第二类栅极层；其中，
第一类栅极层与一个不漏电的第一插塞接触，且第一类栅极层不与第二插塞电连接；与第一类栅极层电连接的不漏电的第一插塞呈现的图像亮度为第一亮度阈值；
第二类栅极层与另一个不漏电的第一插塞接触，且第二类栅极层与第二插塞电连接；与第二类栅极层电连接的不漏电的第一插塞呈现的图像亮度为第二亮度阈值。
示例性地，第一类栅极层包括图6中所示的第一个第一插塞，第一亮度阈值包括第三图像的亮度。第二类栅极层包括图6所示的第二个第一插塞，第二亮度阈值包括第二图像的亮度。
第三图像可呈暗色(例如，黑色)，第二图像可呈亮色(例如，白色)。
需要指出的是，第一图像亮度大于第三图像的亮度，且第一图像的亮度小于第二图像的亮度。第一图像可呈灰色。
在一些实施例中，所述基于检测结果中第一插塞呈现的图像，进行漏电分析，还包括：
检测结果中相邻两个第一插塞呈现的图像不同时，呈现的图像亮度小于或等于第一亮度阈值的一个第一插塞不漏电，呈现的图像亮度大于第一亮度阈值且小于第二亮度阈值的另一个第一插塞漏电；
检测结果中相邻两个第一插塞呈现的图像不同，呈现的图像亮度大于或等于第二亮度阈值的一个第一插塞不漏电，呈现的图像亮度大于第一亮度阈值且小于第二亮度阈值的另一个第一插塞漏电。
参照图7所示，对与相邻的第一个第一插塞和第二个第一插塞，由于第一个第一插塞发生了刻蚀穿通而漏电，使得第一个栅极层和第二个栅极层通过第一个第一插塞电连接。如此，检测结果中，第一个第一插塞呈现的图像第二个第一插塞呈现的图像相同，均为第一图像。
对于相邻的第二个第一插塞和第三个第一插塞，由于通过第二插塞注入第二个栅极层中的电子会均匀分布在电连接的第一个栅极层和第二个栅极层中，而第三个栅极层中没有通过第二插塞注入电子，因此，第二个第一插塞电连接的栅极层中电子密度，大于第三个第一插塞电连接的栅极层中电子密度。对应地，检测结果中第二个第一插塞呈现的第一图像的亮度，大于第三个第一插塞呈现的第三图像的亮度。第三个第一插塞呈现的第三图像的亮度，小于或等于第一亮度阈值。
需要指出的是，当第一个第一插塞发生刻蚀穿通导致漏电时，可结合第一个第一插塞、第二个第一插塞以及第三个第一插塞分别呈现的图像，确定出第二个第一插塞是否发生刻蚀穿通。
具体地，本实施例中，由于第三个第一插塞呈现的第三图像的亮度，小于或等于第一亮度阈值，可知第三个第一插塞仅与一个栅极层电连接，因此，第二个第一插塞并未穿通至与第三个第一插塞电连接，即第二个第一插塞未发生刻蚀穿通。
对于第二个第一插塞和第四个第一插塞，由于通过第二插塞注入第二个栅极层中的电子会均匀分布在电连接的第一个栅极层和第二个栅极层中，而通过另一个第二插塞注入第四个栅极层中的电子分布在第四个栅极层中，第一个栅极层和第二个栅极层的体积之和，远大于第四个栅极层的体积，因此，第二个第一插塞电连接的栅极层中电子密度，明显小于第四个第一插塞电连接的栅极层中电子密度。对应地，检测结果中第二个第一插塞呈现的第一图像的亮度，小于第四个第一插塞呈现的第二图像的亮度。第四个第一插塞呈现的第二图像的亮度，大于或等于第二亮度阈值。
需要指出的是，注入每个第一插塞中的第一粒子数量可相同，注入每个第二插塞中的第二粒子数量可相同。
本公开实施例中，通过对相邻的两个第一插塞呈现的图像进行分析，可直观地确定漏电的第一插塞，可视性分析效果好。
在一些实施例中，所述方法还包括：
当检测到三维存储器包括至少一个漏电的第一插塞时，采用透射电子显微镜对漏电的第一插塞进行检测，以确定三维存储器的漏电位置。
当发生刻蚀穿通的第一插塞同时电连接至少三个栅极层，或者相邻的两个第一插塞均发生刻蚀穿通时，与短路的多个相邻栅极层电连接的多个第一插塞呈现的图案相同。此时，可结合透射电子显微镜，对与上述短路的多个相邻栅极层电连接的多个第一插塞进行检测，以确定出发生第一插塞发生漏电的具***置，方式简单。
在一个三维存储器芯片(die)中，可包括多个虚拟存储块(dummy block)和多个存储块。虚拟存储块不用于执行存储功能，存储块用于执行存储功能。虚拟存储块的结构可与存储块的结构相同。并且，虚拟存储块可与存储块同时进行制备。通过对虚拟存储块进行监测，可检测存储块的质量。
本公开提供的上述漏电分析方法可应用于任意一个或多个虚拟存储块中。或者，本公开提供的漏电分析方法可应用于任意一个或多个存储块。
在另一些实施例中，本公开提供的漏电分析方法还可应用于：虚拟存储块和存储块。通过在虚拟存储块和存储块中均形成上述第一导电插塞和阻挡结构，增加了能够用于对该三维存储器进行漏电分析的样品数量，进而能够全面的对制备三维存储器的整片晶圆上导电插塞漏电情况进行检测与分析，有利于缩短形成不漏电的导电插塞的制成研发周期。
图8是根据一示例性实施例示出的一种三维存储器100的示意图。参照图8所示，三维存储器100包括：
堆叠结构110，包括：交替层叠设置的绝缘层111和导电的K个栅极层112；其中，K为正整数，堆叠结构110的第一端具有第一台阶区110a，堆叠结构110的第二端具有第二台阶区110b；
K个导电的第一插塞120，垂直于栅极层112，且分别与第一台阶区110a中K个栅极层112一一对应接触，用于传输控制信号；
多个导电的第二插塞130，垂直于栅极层112，且在第二台阶区110b与多个栅极层112一一对应接触；其中，分别与不同第二插塞130对应接触的相邻的栅极层之间存在一个未与第二插塞130接触的栅极层；
其中，第一插塞120和第二插塞130，用于对三维存储器100进行漏电分析。
堆叠结构110的第一端与第二端可为相对设置的两端。或者，堆叠结构110的第一端与第二端可为相邻设置的两端。
绝缘层111的组成材料包括但不限于硅氧化物、硅氮化物或者硅氮氧化物等。示例性地，绝缘层111的组成材料包括氧化硅(SiO2)。
栅极层112的组成材料包括但不限于金属、合金或者多晶硅(poly)。例如，栅极层112可包括：钨、镍或者钨镍合金等。
需要指出的是，图8中栅极层112包括：第一栅极层112a和第二栅极层112b。第一栅极层112a在第一台阶区110a中与第一插塞120电连接，在第二台阶区110b中与第二插塞130电连接。第二栅极层112b仅与第一插塞120电连接，而不与第二插塞130电连接。
利用本公开实施例提供的三维存储器100，可通过向第一插塞120注入上述第一粒子，向第二插塞130注入上述第二粒子，然后对第一插塞120进行电性检测，基于检测结果，对三维存储器100进行漏电分析，能够直观、高效地进行漏电分析，可视性分析效果好。
此外，通过本公开实施例提供的结构进行漏电分析，不会对三维存储器结构进行物理破坏，无需造成三维存储器产品浪费，可在制造车间内直接监测漏电情况，进行产线上监测，相较于通过透射电子显微镜进行漏电分析，降低了分析成本，缩短了分析时间，进而可加快工艺研发速度。
在一些实施例中，三维存储器100还包括：衬底，用于支撑栅叠层结构110。衬底可包括：硅片、锗片或者绝缘体上硅(Silicon On Insulator，SOI)等。
在一些实施例中，参照图8所示，堆叠结构110还包括核心区110c。核心区110c、第一台阶区110a以及第二台阶区110b平行于衬底所在平面分布。
在核心区110c中还可设置有垂直贯穿堆叠结构100的存储串。其中，第一插塞120传输的控制信号，用于控制存储串中电荷的读取和擦除等操作。
在一些实施例中，堆叠结构110、第一插塞120和第二插塞130，位于三维存储器100的虚拟存储块和/或存储块内；其中，存储块，用于进行电荷存储。
由于存储块中的堆叠结构110需要执行存储功能。因此，位于存储快中的第一插塞120，还用于向栅极层112传输控制信号；其中，控制信号，用于控制存储块进行电荷存储。如此，无需额外形成用于传输该控制信号的导电插塞，与现有结构的兼容性强。
进一步地，当在虚拟存储块和存储块中均设置有堆叠结构110、第一插塞120以及第二插塞130时，增加了对三维存储器进行漏电分析的样品数量，有利于缩短形成不漏电的第一插塞120的制成研发周期。
在本公开所提供的实施例中，应该理解到，所揭露的装置、***与方法，可以通过其他的方式实现。以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种三维存储器的漏电分析方法，其特征在于，所述存储器的堆叠结构包括交替层叠设置的绝缘层和导电的K个栅极层，K为正整数，所述堆叠结构的第一端具有第一台阶区，所述堆叠结构的第二端具有第二台阶区；
所述方法包括：
在所述第一台阶区，形成与所述K个栅极层一一对应接触的K个导电第一插塞；
在所述第二台阶区，形成与多个所述栅极层一一对应接触的多个导电的第二插塞；其中，与第二插塞接触的相邻的栅极层之间存在一个未与第二插塞接触的栅极层；
向所述第一插塞注入导电的第一粒子，向所述第二插塞注入导电的第二粒子；其中，所述第一粒子的电性与所述第二粒子的电性相反；
对所述第一插塞进行电性检测，基于检测结果，进行漏电分析。
2.根据权利要求1所述的方法，其特征在于，所述对所述第一插塞进行电性检测，基于检测结果，进行漏电分析，包括：
对所述第一插塞进行电子束检测，获取所述检测结果；基于所述检测结果中所述第一插塞呈现的图像，进行漏电分析。
3.根据权利要求2所述的方法，其特征在于，所述基于所述检测结果中所述第一插塞呈现的图像，进行漏电分析，包括：
所述检测结果中相邻两个第一插塞呈现的图像相同时，对应于所述相邻两个第一插塞中，与上层栅极层接触的一个第一插塞漏电；
所述检测结果中相邻两个第一插塞呈现的图像不同，且一个第一插塞呈现的图像亮度小于或等于第一亮度阈值，另一个第一插塞呈现的图像亮度大于或等于第二亮度阈值时，对应于所述相邻两个第一插塞不漏电；
所述检测结果中相邻两个第一插塞呈现的图像不同时，呈现的图像亮度小于或等于所述第一亮度阈值的一个第一插塞不漏电，呈现的图像亮度大于所述第一亮度阈值且小于所述第二亮度阈值的另一个第一插塞漏电；
所述检测结果中相邻两个第一插塞呈现的图像不同时，呈现的图像亮度大于或等于所述第二亮度阈值的一个第一插塞不漏电，呈现的图像亮度大于所述第一亮度阈值且小于所述第二亮度阈值的另一个第一插塞漏电；
其中，所述第一亮度阈值小于所述第二亮度阈值。
4.根据权利要求3所述的方法，其特征在于，所述栅极层包括第一类栅极层和第二类栅极层；其中，
所述第一类栅极层与一个不漏电的所述第一插塞接触，且所述第一类栅极层不与所述第二插塞电连接；与所述第一类栅极层电连接的不漏电的所述第一插塞呈现的图像亮度为所述第一亮度阈值；
所述第二类栅极层与另一个不漏电的所述第一插塞接触，且所述第二类栅极层与所述第二插塞电连接；与所述第二类栅极层电连接的不漏电的所述第一插塞呈现的图像亮度为所述第二亮度阈值。
5.根据权利要求1所述的方法，其特征在于，所述向所述第一插塞注入导电的第一粒子，向所述第二插塞注入导电的第二粒子，包括：
在所述第一插塞表面喷洒所述第一粒子，并在所述第一插塞上加载第一电压；其中，所述第一电压的电性与所述第一粒子的电性一致；
在所述第二插塞表面喷洒所述第二粒子，并在所述第二插塞上加载第二电压；其中，所述第二电压的电性与所述第二粒子的电性一致。
6.根据权利要求1所述的方法，其特征在于，
所述第一粒子的电性为正电性；
所述第二粒子的电性为负电性。
7.根据权利要求1所述的方法，其特征在于，所述方法还包括：
当检测到所述三维存储器包括至少一个漏电的第一插塞时，采用透射电子显微镜对所述漏电的第一插塞进行检测，以确定所述三维存储器的漏电位置。
8.根据权利要求1所述的方法，其特征在于，
所述堆叠结构位于所述三维存储器的虚拟存储块；
和/或，
所述堆叠结构位于所述三维存储器的存储块；其中，所述存储块用于执行存储功能。
9.一种三维存储器，其特征在于，包括：
堆叠结构，包括：交替层叠设置的绝缘层和导电的K个栅极层；其中，K为正整数，所述堆叠结构的第一端具有第一台阶区，所述堆叠结构的第二端具有第二台阶区；
K个导电的第一插塞，垂直于所述栅极层，且分别与所述第一台阶区中的K个所述栅极层一一对应接触，用于传输控制信号；
多个导电的第二插塞，垂直于所述栅极层，且在所述第二台阶区与多个所述栅极层一一对应接触；其中，分别与不同第二插塞对应接触的相邻的栅极层之间存在一个未与第二插塞接触的栅极层；
其中，所述第一插塞和所述第二插塞，用于对所述三维存储器进行漏电分析。
10.根据权利要求9所述的三维存储器，其特征在于，
所述堆叠结构、所述第一插塞和所述第二插塞，位于所述三维存储器的虚拟存储块和/或存储块内；其中，所述存储块，用于进行电荷存储。
CN202011128587.6A 2020-10-20 2020-10-20 三维存储器的漏电分析方法及三维存储器 Active CN112331573B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011128587.6A CN112331573B (zh) 2020-10-20 2020-10-20 三维存储器的漏电分析方法及三维存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011128587.6A CN112331573B (zh) 2020-10-20 2020-10-20 三维存储器的漏电分析方法及三维存储器

Publications (2)

Publication Number Publication Date
CN112331573A CN112331573A (zh) 2021-02-05
CN112331573B true CN112331573B (zh) 2021-08-03

Family

ID=74311151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011128587.6A Active CN112331573B (zh) 2020-10-20 2020-10-20 三维存储器的漏电分析方法及三维存储器

Country Status (1)

Country Link
CN (1) CN112331573B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113588701B (zh) * 2021-07-21 2023-11-07 长江存储科技有限责任公司 检测三维存储器结构缺陷的方法、装置、设备和存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509755A (zh) * 2017-09-14 2019-03-22 东芝存储器株式会社 存储装置及其制造方法
CN110335868A (zh) * 2019-07-10 2019-10-15 长江存储科技有限责任公司 一种三维存储器及其制备方法
CN110729212A (zh) * 2019-09-30 2020-01-24 长江存储科技有限责任公司 一种三维存储器漏电分析方法
CN111584493A (zh) * 2019-02-19 2020-08-25 东芝存储器株式会社 半导体存储装置及检查方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509755A (zh) * 2017-09-14 2019-03-22 东芝存储器株式会社 存储装置及其制造方法
CN111584493A (zh) * 2019-02-19 2020-08-25 东芝存储器株式会社 半导体存储装置及检查方法
CN110335868A (zh) * 2019-07-10 2019-10-15 长江存储科技有限责任公司 一种三维存储器及其制备方法
CN110729212A (zh) * 2019-09-30 2020-01-24 长江存储科技有限责任公司 一种三维存储器漏电分析方法

Also Published As

Publication number Publication date
CN112331573A (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
TWI433160B (zh) 積體電路製程中判定缺陷的結構與方法
CN112289795B (zh) 三维存储器的漏电分析方法及三维存储器
CN101877326B (zh) 集成电路的制造方法
EP0892275A2 (en) Method and apparatus for testing semiconductor and integrated circuit structures
US8987013B2 (en) Method of inspecting misalignment of polysilicon gate
US20090196490A1 (en) Defect inspection method and defect inspection apparatus
CN104376878B (zh) 一种半导体器件失效分析的方法
CN112331573B (zh) 三维存储器的漏电分析方法及三维存储器
JP4991099B2 (ja) Ｉｃプロセスを監視する方法およびシステム
CN102122637B (zh) 检测结构、检测方法及形成检测结构的方法
CN107991599B (zh) 一种用于叉指状栅goi结构漏电点精确定位的方法
CN110729212A (zh) 一种三维存储器漏电分析方法
US6727501B1 (en) Method for detecting over-etch defects
TWI473239B (zh) 半導體結構及故障位置偵測系統
US20120322170A1 (en) Pinhole inspection method of insulator layer
CN107346751B (zh) 测试结构及其形成方法以及测试方法
Lorusso et al. Electron beam metrology for advanced technology nodes
CN107991598B (zh) 一种用于三维存储器沟道导通性的测量方法
CN108172526B (zh) 一种检测多晶硅是否出现短路的检测方法
JP2959529B2 (ja) 荷電粒子ビームによる半導体ウエハー検査装置及び検査方法
JP3219147B2 (ja) コンタクト不良箇所特定方法
CN102420015B (zh) 用于一记忆体阵列中制造缺陷的检测的方法及测试装置
CN108831843A (zh) 漏电测试方法
CN113593627B (zh) 检测三维存储器的结构缺陷的方法及三维存储结构
Hafer et al. In-line Electron Beam Inspection of high aspect-ratio RMG FINFET gate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant