CN112310215A - 增强型高电子迁移率晶体管元件及其制造方法 - Google Patents
增强型高电子迁移率晶体管元件及其制造方法 Download PDFInfo
- Publication number
- CN112310215A CN112310215A CN201911004925.2A CN201911004925A CN112310215A CN 112310215 A CN112310215 A CN 112310215A CN 201911004925 A CN201911004925 A CN 201911004925A CN 112310215 A CN112310215 A CN 112310215A
- Authority
- CN
- China
- Prior art keywords
- layer
- nitride layer
- aluminum nitride
- low
- temperature aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 49
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 40
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000010287 polarization Effects 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 17
- 239000002019 doping agent Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 13
- 229910052738 indium Inorganic materials 0.000 claims description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 12
- 230000006911 nucleation Effects 0.000 claims description 5
- 238000010899 nucleation Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 155
- 238000004088 simulation Methods 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- -1 WSix) Chemical compound 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002999 depolarising effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供了一种增强型高电子迁移率晶体管元件及其制造方法。所述增强型高电子迁移率晶体管元件包括依序配置于一基板上的一通道层、一阻挡层、一反极化层、一低温氮化铝层与一P型氮化镓层以及一栅极、一源极与一漏极。栅极配置于P型氮化镓层上，源极与漏极则配置于栅极两侧的低温氮化铝层上。
Description
技术领域
本发明是有关于一种高电子迁移率晶体管(HEMT)技术，且特别是有关于一种增强型(E-mode)高电子迁移率晶体管元件(HEMT)及其制造方法。
背景技术
近年来，以III-V族化合物半导体为基础的HEMT元件因为其低阻值、高击穿电压以及快速开关切换频率等特性，在高功率电子元件领域被广泛地应用。一般来说，HEMT元件可分为消耗型或常开型晶体管元件，以及增强型或常关型晶体管元件。增强型晶体管元件因为其提供的附加安全性以及其更易于由简单、低成本的驱动电路来控制，因而在业界获得相当大的关注。近来，P型GaN增强型HEMT元件已成为各方研究的重点，并预期增加P型GaN内的掺杂浓度，能进一步提升元件的临界电压(Vth)。
然而，P型GaN增强型结构的制作通常要经过高温处理，导致其中的掺质(如镁)扩散到通道层中，而无法产生二维电子气(2DEG)，从而导致元件特性异常，如Vth偏移、Ron增加和可靠性失效。
发明内容
本发明提供一种增强型高电子迁移率晶体管元件，能抑制P型氮化镓层中掺质的再分布(redistribution)，并维持增强型元件特性。
本发明另提供一种增强型高电子迁移率晶体管元件的制造方法，能减少掩膜工艺，并制作出可抑制掺质再分布及维持增强型元件特性的HEMT元件。
本发明的增强型高电子迁移率晶体管元件，包括配置于一基板上的一通道层、配置于所述通道层上的一阻挡层、配置于所述阻挡层上的一反极化层、配置于所述反极化层上的一低温氮化铝层、配置于所述低温氮化铝层上的一P型氮化镓层、配置于所述P型氮化镓层上的一栅极以及，配置于栅极两侧的所述低温氮化铝层上的一源极与一漏极。
在本发明的一实施例中，上述低温氮化铝层的厚度在1nm～20nm之间。
在本发明的一实施例中，上述反极化层的材料包括InXGa1-XN，且X＝0.15～0.3。
在本发明的一实施例中，上述反极化层包括一梯度铟掺杂浓度，且所述梯度铟掺杂浓度是自邻接阻挡层处朝向低温氮化铝层而由低至高变化。
在本发明的一实施例中，上述反极化层的厚度大于10nm且小于80nm。
在本发明的一实施例中，上述P型氮化镓层的掺质例如镁。
在本发明的一实施例中，上述增强型高电子迁移率晶体管元件还可包括位于通道层与基板之间的一缓冲层以及位于所述缓冲层与基板之间的一成核层(nucleationlayer)。
本发明的增强型高电子迁移率晶体管元件的制造方法，包括利用外延工艺，于一基板上依序形成一通道层、一阻挡层、一反极化层、一低温氮化铝层以及一P型氮化镓层，而后选择性刻蚀所述P型氮化镓层直到露出部分所述低温氮化铝层，再在所述P型氮化镓层上形成一栅极，并同时在P型氮化镓层两侧露出的低温氮化铝层上形成一源极与一漏极。
在本发明的另一实施例中，形成上述低温氮化铝层的温度在700℃～800℃之间。
在本发明的另一实施例中，形成上述通道层、阻挡层、反极化层以及P型氮化镓层的温度在1000℃以上。
在本发明的另一实施例中，形成上述P型氮化镓层所用的掺质例如镁。
基于上述，本发明藉由在通道层与P型氮化镓层之间的特定结构，来抑制P型氮化镓层中掺质的再分布，并维持增强型元件特性。而且，由于这种特定结构能抑制P型氮化镓层中掺质在后续高温工艺扩散出去，因此金属电极(即栅极、源极与漏极)可在同一道(掩膜)工艺形成，所以大幅减少工艺的时间与成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是依照本发明的一实施例的一种增强型高电子迁移率晶体管元件的剖面示意图。
图2是模拟对照例1～2和模拟实验例1的主动区的能带构造图。
图3是模拟实验例1的非主动区的能带构造以及载流子浓度分布图。
图4是依照本发明的另一实施例的一种增强型高电子迁移率晶体管元件的制造流程图。
附图标记：
10：增强型HEMT元件
100：基板
102：通道层
104：阻挡层
106：反极化层
108：低温氮化铝层
110：p型氮化镓层
112a：栅极
112b：源极
112c：漏极
114：缓冲层
116：成核层
200a：主动区
200b：非主动区
400、402、404：步骤
具体实施方式
下文列举实施例并配合所附图式来进行详细地说明，但所提供的实施例并非用以限制本发明所涵盖的范围。此外，图式仅以说明为目的，并未依照原尺寸作图。为了方便理解，下述说明中相同的元件将以相同的符号标示来说明。
图1是依照本发明的一实施例的一种增强型高电子迁移率晶体管元件的剖面示意图。
请参照图1，增强型高电子迁移率晶体管元件10包括一基板100、一通道层102、一阻挡层104、一反极化层106、一低温氮化铝层108、一P型氮化镓(GaN)层110、一栅极112a、一源极112b与一漏极112c。在一实施例中，基板100的材料例如蓝宝石、硅(Si)或碳化硅(SiC)，但本发明并不限于此。在一实施例中，通道层102的材料例如III族氮化物或III-V族化合物半导体材料，如GaN。通道层102可以是经掺杂或未经掺杂的层。在一实施例中，阻挡层104的材料例如III族氮化物，例如III-V族化合物半导体材料，并可具有单层或多层结构。在一实施例中，阻挡层104包括氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铝(AlN)或氮化铝镓铟(AlGaInN)或其组合。在一实施例中，阻挡层104可以是经掺杂或未经掺杂的层。P型氮化镓层110则是用以形成二维电子气的断开区或者具有相对低的电子密度的区域，因此P型氮化镓层110的材料是掺杂有掺质(例如镁)的氮化镓。
在图1中，为了抑制P型氮化镓层110中掺质的再分布(redistribution)，于P型氮化镓层110底下设置一低温氮化铝层108，其中低温氮化铝层108的厚度例如在1nm～20nm之间，且以成膜性来看，低温氮化铝层108的厚度较佳在10nm左右。文中的「低温」氮化铝层108是指使用比通常用于HEMT元件外延工艺的温度(如一千多度C)要低的外延温度形成的氮化铝层，譬如外延温度在700℃～800℃之间形成的氮化铝层。而且在本实施例中，于低温氮化铝层108与阻挡层104之间需设置一反极化层106，用以维持增强型(E-mode)元件特性，其中反极化层106的厚度大于10nm且小于80nm，例如在30nm～60nm之间。在一实施例中，反极化层106的材料例如InXGa1-XN，且X＝0.15～0.3。在另一实施例中，反极化层106具有一梯度铟掺杂浓度，且梯度铟掺杂浓度是自邻接阻挡层104处朝向低温氮化铝层108而由高至低变化，但本发明并不限于此。若是从与低温氮化铝层108的晶格匹配度较高的观点来看，上述梯度铟掺杂浓度是自邻接阻挡层104处朝向低温氮化铝层108而由低至高变化。
此外，于通道层102与基板100之间还可设置一缓冲层114，用以减少基板100和通道层102之间的晶格常数差异和热膨胀系数差异。在一实施例中，缓冲层114的材料例如III族氮化物，如III-V族化合物半导体材料，并可具有单层或多层结构。在一实施例中，缓冲层114的材料包括氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)、氮化铝铟(AlInN)、氮化铝镓铟(AlGaInN)或其组合。另外，在缓冲层114与基板100之间设置一成核层116，还能进一步减少通道层102的缺陷密度，有利于后续膜层的成长。在一实施例中，成核层116的材料例如氮化铝(AlN)。
请继续参照图1，栅极112a配置于P型氮化镓层110上，源极112b与漏极112c则配置于栅极112a两侧的低温氮化铝层108上。栅极112a、源极112b与漏极112c的材料可各自独立地包括金属或金属氮化物(例如Ta、TaN、Ti、TiN、W、Pd、Ni、Au、Al或其组合)、金属硅化物(例如WSix)或其他可与III-V族化合物半导体形成萧特基接触(Schottky contact)的材料。在一实施例中，栅极112a、源极112b与漏极112c为相同的材料。
为了验证本发明的效果，针对不同的结构进行下列模拟实验，但本发明的范围并不局限于以下实验。
〈模拟实验例1〉
模拟结构如图1所示，其中模拟P型氮化镓层110是厚度40nm且Mg掺杂浓度为1E18cm-3、低温氮化铝层108的厚度为10埃
反极化层106是厚度60nm的In0.15Ga0.85N。
〈模拟对照例1〉
模拟结构与模拟实验例1相似，除了没有低温氮化铝层与反极化层，只有P型氮化镓层，其余条件都相同。
〈模拟对照例2〉
模拟结构与模拟实验例1相似，除了没有低温氮化铝层之外，其余条件都相同。
然后请参照图1，在Vg＝0V时对模拟对照例1～2和模拟实验例1的主动区(activeregion)200a，模拟从P型氮化镓层110到通道层102的能带构造(band diagram)，并将结果显示于图2。
从图2可得到，模拟对照例2的能带接触到0eV(即EF)，其元件将为持续导通的状态，故不能达到E-mode，而模拟实验例1的能带不会接触EF，所以证实其能维持E-mode元件特性。进一步地说，习知p-GaN的E-mode能带图为模拟对照例1，虽能带不会碰触到Ef，但为了防止扩散采用低温AlN***在P型氮化镓层110与阻挡层104间，其能带即会如模拟对照例2接触0eV(即EF)，而形成通道2DEG，无法维持E-mode元件特性，故必须加入反极化层106在低温氮化铝层108与阻挡层104之间，其能带如模拟实验例1，远离0eV(即EF)而达到E-mode元件特性。
图3则是进一步对模拟实验例1的非主动区200b，模拟从低温氮化铝层108到通道层102的能带构造以及载流子浓度分布。从图3可得到，载流子浓度(Ns)会大量聚集在量子井(图3峰值所在位置)的位置且在垂直方向上自由快速移动，代表该处即产生二维电子气，而证实本发明的结构能抑制P型氮化镓层110中掺质的再分布，但不影响二维电子气。
〈模拟实验例2〉
模拟结构与模拟实验例1相似，除了反极化层的厚度与铟的掺杂浓度如下表1变化之外，其余条件都相同。
然后，对模拟实验例2的主动区与非主动区进行模拟测试，以确认其状态，并将结果记载于表1。
表1
E-mode表示模拟的高电子迁移率晶体管元件具有E-mode元件特性。
D-mode表示模拟的高电子迁移率晶体管元件具有耗尽型(D-mode)元件特性。
因此，从表1可得到反极化层的材料InXGa1-XN中X＝0.15～0.3，且厚度大于10nm以及小于80nm的情况，能维持E-mode元件特性，而厚度在30nm～60nm之间能更稳定地维持E-mode元件特性。
图4是依照本发明的另一实施例的一种增强型高电子迁移率晶体管元件的制造流程图。
请参照图4，先进行步骤400，利用外延工艺，于一基板上依序形成一通道层、一阻挡层、一反极化层、一低温氮化铝层以及一P型氮化镓层，其中外延工艺例如金属有机化学气相沉积法(MOCVD)。所述基板、所述通道层与所述阻挡层的材料可参照上一实施例，故不再赘述。在一实施例中，反极化层的材料若是InXGa1-XN(X＝0.15～0.3)，则可在沉积期间控制铟在氮化镓中的掺杂浓度；在一实施例中，铟在氮化镓中的掺杂浓度是固定值；在另一实施例中，反极化层具有一梯度铟掺杂浓度，例如自邻接阻挡层处朝向低温氮化铝层由高至低变化，抑或自邻接阻挡层处朝向低温氮化铝层由低至高变化。至于形成低温氮化铝层的温度例如在700℃～800℃之间，其比通常用于HEMT元件外延工艺的温度要低。也就是说，形成上述通道层、阻挡层、反极化层以及P型氮化镓层的温度是高于800℃，例如在1000℃以上。此外，形成P型氮化镓层所用的掺质例如镁，且掺杂浓度例如在1E18 cm-3～1E20 cm-3。
接着，在步骤402中，选择性刻蚀P型氮化镓层直到露出部分低温氮化铝层。举例来说，在形成P型氮化镓层之后，可于P型氮化镓层上形成图案化掩膜，并露出部分P型氮化镓层；再以低温氮化铝层做为中止层，刻蚀露出的P型氮化镓层。随后可将图案化掩膜去除。
然后，在步骤404中，同时形成一栅极、一源极与一漏极。详细来说，栅极是形成在P型氮化镓层上，源极与漏极则是形成在P型氮化镓层两侧露出的低温氮化铝层上，且可利用刻蚀或举离(Lift Off)方式，形成上述栅极、源极与漏极。栅极、源极与漏极的材料为相同的材料，且材料种类可参照上一实施例，故不再赘述。
综上所述，本发明在通道层与P型氮化镓层之间除了有阻挡层，还设置了低温氮化铝层与反极化层，所以不但能抑制P型氮化镓层中掺质的再分布，来能维持增强型元件特性。而且，由于上述低温氮化铝层能抑制P型氮化镓层中掺质在后续高温工艺扩散出去，因此需要高温工艺的金属电极(即栅极、源极与漏极)可在同一道(掩膜)工艺形成，可大幅减少工艺的时间与成本。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求范围所界定者为准。
Claims (11)
1.一种增强型高电子迁移率晶体管元件，其特征在于，包括：
一通道层，配置于一基板上；
一阻挡层，配置于所述通道层上；
一反极化层，配置于所述阻挡层上；
一低温氮化铝层，配置于所述反极化层上；
一P型氮化镓层，配置于所述低温氮化铝层上；
一栅极，配置于所述P型氮化镓层上；以及
一源极与一漏极，配置于所述栅极两侧的所述低温氮化铝层上。
2.如权利要求1所述的增强型高电子迁移率晶体管元件，其特征在于，所述低温氮化铝层的厚度在1nm～20nm之间。
3.如权利要求1所述的增强型高电子迁移率晶体管元件，其特征在于，所述反极化层的材料包括InXGa1-XN，且X＝0.15～0.3。
4.如权利要求3所述的增强型高电子迁移率晶体管元件，其特征在于，所述反极化层包括一梯度铟掺杂浓度，且所述梯度铟掺杂浓度是自邻接所述阻挡层处朝向所述低温氮化铝层而由低至高变化。
5.如权利要求1所述的增强型高电子迁移率晶体管元件，其特征在于，所述反极化层的厚度大于10nm且小于80nm。
6.如权利要求1所述的增强型高电子迁移率晶体管元件，其特征在于，所述P型氮化镓层的掺质为镁。
7.如权利要求1所述的增强型高电子迁移率晶体管元件，其特征在于，更包括：
一缓冲层，位于所述通道层与所述基板之间；以及
一成核层，位于所述缓冲层与所述基板之间。
8.一种增强型高电子迁移率晶体管元件的制造方法，其特征在于，包括：
利用外延工艺，于一基板上依序形成一通道层、一阻挡层、一反极化层、一低温氮化铝层以及一P型氮化镓层；
选择性刻蚀所述P型氮化镓层直到露出部分所述低温氮化铝层；以及
在所述P型氮化镓层上形成一栅极，并同时在所述P型氮化镓层两侧露出的所述低温氮化铝层上形成一源极与一漏极。
9.如权利要求8所述的增强型高电子迁移率晶体管元件的制造方法，其特征在于，形成所述低温氮化铝层的温度在700℃～800℃之间。
10.如权利要求8所述的增强型高电子迁移率晶体管元件的制造方法，其特征在于，形成所述通道层、所述阻挡层、所述反极化层以及所述P型氮化镓层的温度在1000℃以上。
11.如权利要求8所述的增强型高电子迁移率晶体管元件的制造方法，其特征在于，形成所述P型氮化镓层所用的掺质为镁。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108126534A TWI701836B (zh) | 2019-07-26 | 2019-07-26 | 增強型高電子遷移率電晶體元件及其製造方法 |
| TW108126534 | 2019-07-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112310215A true CN112310215A (zh) | 2021-02-02 |
| CN112310215B CN112310215B (zh) | 2023-07-04 |
Family
ID=73003049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911004925.2A Active CN112310215B (zh) | 2019-07-26 | 2019-10-22 | 增强型高电子迁移率晶体管元件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112310215B (zh) |
| TW (1) | TWI701836B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI779612B (zh) * | 2021-05-17 | 2022-10-01 | 瑞礱科技股份有限公司 | 良好晶格匹配的增強型iii-v族半導體元件與其製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109830A (ja) * | 2005-10-12 | 2007-04-26 | Univ Nagoya | 電界効果トランジスタ |
| US20100258841A1 (en) * | 2009-04-08 | 2010-10-14 | Alexander Lidow | Back diffusion suppression structures |
| CN103003931A (zh) * | 2010-07-29 | 2013-03-27 | 日本碍子株式会社 | 半导体元件用外延基板、半导体元件、pn接合二极管元件以及半导体元件用外延基板的制造方法 |
| US20140264441A1 (en) * | 2013-03-15 | 2014-09-18 | Renesas Electronics Corporation | Semiconductor device |
| US8946771B2 (en) * | 2011-11-09 | 2015-02-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gallium nitride semiconductor devices and method making thereof |
| CN106158926A (zh) * | 2015-05-12 | 2016-11-23 | 台达电子工业股份有限公司 | 半导体装置及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013235873A (ja) * | 2012-05-02 | 2013-11-21 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
-
2019
- 2019-07-26 TW TW108126534A patent/TWI701836B/zh active
- 2019-10-22 CN CN201911004925.2A patent/CN112310215B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109830A (ja) * | 2005-10-12 | 2007-04-26 | Univ Nagoya | 電界効果トランジスタ |
| US20100258841A1 (en) * | 2009-04-08 | 2010-10-14 | Alexander Lidow | Back diffusion suppression structures |
| CN103003931A (zh) * | 2010-07-29 | 2013-03-27 | 日本碍子株式会社 | 半导体元件用外延基板、半导体元件、pn接合二极管元件以及半导体元件用外延基板的制造方法 |
| US8946771B2 (en) * | 2011-11-09 | 2015-02-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gallium nitride semiconductor devices and method making thereof |
| US20140264441A1 (en) * | 2013-03-15 | 2014-09-18 | Renesas Electronics Corporation | Semiconductor device |
| CN106158926A (zh) * | 2015-05-12 | 2016-11-23 | 台达电子工业股份有限公司 | 半导体装置及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI701836B (zh) | 2020-08-11 |
| TW202105730A (zh) | 2021-02-01 |
| CN112310215B (zh) | 2023-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11522066B2 (en) | Sidewall passivation for HEMT devices | |
| US11699748B2 (en) | Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof | |
| US7709859B2 (en) | Cap layers including aluminum nitride for nitride-based transistors | |
| JP6203533B2 (ja) | 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法 | |
| TWI433240B (zh) | 具有自我對準耐高溫接點之半導體元件及其製造方法 | |
| CN102365763B (zh) | GaN缓冲层中的掺杂剂扩散调制 | |
| US7456443B2 (en) | Transistors having buried n-type and p-type regions beneath the source region | |
| JP6014023B2 (ja) | 酸化ニッケルを含むゲートを有する半導体デバイス及びその作製方法 | |
| KR101108344B1 (ko) | 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들 | |
| JP2009283915A (ja) | 浅いイオン注入された領域を含む半導体デバイスとその形成方法 | |
| US20060255366A1 (en) | Nitride-based transistors with a protective layer and a low-damage recess | |
| US10700189B1 (en) | Semiconductor devices and methods for forming the same | |
| JP2009231395A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20130062616A1 (en) | GaN-BASED FIELD EFFECT TRANSISTOR | |
| KR101172857B1 (ko) | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 | |
| CN112310215B (zh) | 增强型高电子迁移率晶体管元件及其制造方法 | |
| CN110875383B (zh) | 半导体装置及其制造方法 | |
| KR20190112523A (ko) | 이종접합 전계효과 트랜지스터 및 그 제조 방법 | |
| US9640620B2 (en) | High power transistor with oxide gate barriers | |
| TW202010125A (zh) | 半導體裝置及其製造方法 | |
| TWI791364B (zh) | 常關型氮化鎵元件的製造方法 | |
| WO2024011609A1 (en) | Semiconductor device and method for manufacturing thereof | |
| WO2024011610A1 (en) | Semiconductor device and method for manufacturing thereof | |
| JP2011166005A (ja) | 窒化物半導体を用いた半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |