CN112306932B - 一种接口协议复用的方法及芯片 - Google Patents
一种接口协议复用的方法及芯片 Download PDFInfo
- Publication number
- CN112306932B CN112306932B CN202011351299.7A CN202011351299A CN112306932B CN 112306932 B CN112306932 B CN 112306932B CN 202011351299 A CN202011351299 A CN 202011351299A CN 112306932 B CN112306932 B CN 112306932B
- Authority
- CN
- China
- Prior art keywords
- protocol
- signal
- clock
- input data
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000006243 chemical reaction Methods 0.000 claims abstract description 16
- 238000012545 processing Methods 0.000 claims abstract description 12
- 238000005070 sampling Methods 0.000 claims description 16
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000003139 buffering effect Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 20
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
本发明公开了一种接口协议复用的方法及芯片，所述方法通过主时钟、计数器、I2S协议逻辑电路和TDM协议逻辑电路产生两种协议各自对应的时钟信号和标志信号，并传输至数据选择器中；随后芯片通过输入到数据选择器的配置参数输出对应协议的时钟信号和标志信号，并传输至串并转换器中对输入数据做串并转换处理得到满足对应协议的输出结果。本发明仅使用了一个音频接口、一个主时钟和一个计数器实现了芯片对I2S协议和TDM协议的兼容，降低了硬件资源的消耗和电路设计复杂度，同时又可以满足音频应用需求。
Description
技术领域
本发明涉及音频信号接口技术领域，具体涉及一种接口协议复用的方法及芯片。
背景技术
I2S(Inter-IC Sound)协议是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，主要是用于IC之间，如音频codec和DSP或者digital filter等设备之间音频数据的传输。但I2S协议只能传2个声道的数据，而另一种协议TDM(Time-divisionmultiplexing)，其采用时分复用的方式可以传多达16路数据，比如现在最流行的智能音箱的多麦克风矩阵，一般都是用TDM协议传输数据，它可以同时传输7路麦克风输入和3路以上的音频反馈信号。目前，这两种音频协议是所有支持音频的设备中必不可少的接口，但并不是所有的设备都同时支持这两种协议，而同时支持这两种协议的设备在其芯片设计上也存在着电路设计复杂和多个音频接口使用上的混乱等问题。
发明内容
为解决上述问题，本发明提供了一种接口协议复用的方法及芯片，使用最少的硬件资源去兼容I2S接口和TDM接口协议，大大降低了电路设计复杂度。本发明的具体技术方案如下：
一种接口协议复用的方法，所述方法包括如下步骤：S1，芯片获取使能信号，产生一个主时钟，同时计数器开始计数；S2，芯片将主时钟和计数器产生的信号分别传输至I2S协议逻辑电路和TDM协议逻辑电路中，以产生两种协议各自对应的时钟信号和标志信号，随后传输至数据选择器中；S3，芯片通过输入到数据选择器的配置参数输出对应协议的时钟信号和标志信号，随后传输至串并转换器；S4，芯片将音频接口接收到的输入数据传输至串并转换器，同时利用步骤S3中数据选择器输出的时钟信号和标志信号对输入数据做串并转换处理得到满足对应协议的输出结果。本发明所述的方法，仅使用一个主时钟和一个计数器即可产生满足I2S协议和TDM协议的时钟信号和标志信号，由此设计了可以通过一个音频接口兼容两种协议的芯片，避免了多个音频接口使用上的混乱，而且可以节省出来更多的引脚给其他模块使用。
进一步地，所述步骤S1中，芯片产生的是一个固定的主时钟，其频率为所述输入数据的采样率的256倍。设计一个固定的主时钟mclk=256*fs，作为音频接口电路设计的工作时钟，也作为TDM协议的位时钟，两种接口协议的其他信号均基于这个主时钟以及计数器得到，这样可以保证是同步电路设计，避免异步电路设计引起的设计复杂性和异步问题，简化了电路设计复杂度。
进一步地，所述步骤S2中，I2S协议逻辑电路产生的时钟信号包括位时钟信号和左右声道选择信号；TDM协议逻辑电路产生的时钟信号包括位时钟信号和帧时钟信号；所述时钟信号用于对接输入数据。根据输入数据的类型产生不同的时钟信号，以正确对接输入数据，否则会出现错误。
进一步地，所述I2S协议的位时钟信号是主时钟每经过4个周期，芯片在计数器上取值得到的，其频率为所述输入数据的采样率的64倍，用于对应输入数据的每一位信号；所述I2S协议的左右声道选择信号是主时钟每经过256个周期，芯片在计数器上取值得到的，其频率与所述输入数据的采样率相同，用于对应输入数据的左右声道信号。
进一步地，所述TDM协议的位时钟信号是主时钟经反相得到的，其频率与主时钟的频率相同，用于对应输入数据的每一位信号；所述TDM协议的帧时钟信号是主时钟每经256个周期，芯片在计数器上取值得到的，其频率与所述输入数据的采样率相同，用于对应输入数据的每一帧信号。
进一步地，所述步骤S2中，所述标志信号包括捕获标志信号、左移标志信号和同步标志信号；所述捕获标志信号用于同步位时钟信号和主时钟以捕获输入数据，所述左移标志信号用于同步左右声道选择信号和主时钟或同步帧时钟信号和主时钟以实现所捕获数据的左移，所述同步标志信号用于捕获左移后的数据。
进一步地，所述I2S协议的捕获标志信号是主时钟每经过4个周期，芯片在计数器上取值得到的，其频率为所述输入数据的采样率的64倍，所述I2S协议的左移标志信号和同步标志信号是主时钟每经过128个周期，芯片在计数器上取值得到的，其频率为所述输入数据的采样率的2倍；所述TDM协议的捕获标志信号是一个高电平信号，所述TDM协议的左移标志信号和同步标志信号是主时钟每经过32个周期，芯片在计数器上取值得到的，其频率为所述输入数据的采样率的8倍。严格地按照设定的时钟周期产生的标志信号，可以准确地完成输入数据的串并转换，从而得到满足I2S协议或TDM协议的输出结果。
进一步地，所述步骤S3中，芯片通过比较输入的配置参数与事先存储的预设参数，让数据选择器输出对应协议的时钟信号和标志信号。
进一步地，所述步骤S4中，对输入数据做串并转换处理包括如下步骤：S41，当使能信号和捕获标志信号为高电平时，芯片对输入数据进行捕获；S42，芯片将捕获的输入数据送至寄存器中并左移，当左移标志信号为高电平时，芯片停止对输入数据的左移；S43，当同步标志信号为高电平时，芯片将左移后的数据捕获下来作为满足相应协议的输出结果。
一种芯片，所述芯片包括音频接口、主时钟、计数器、I2S协议逻辑电路、TDM协议逻辑电路、数据选择器、串并转换器和FIFO缓存器；所述音频接口兼容I2S协议和TDM协议，所述主时钟、计数器、I2S协议逻辑电路和TDM协议逻辑电路的组合用于获取满足I2S协议或TDM协议的时钟信号和标志信号，所述数据选择器根据配置参数选择输出对应协议的时钟信号和标志信号，所述串并转换器用于对输入数据进行串并转换处理，所述FIFO缓存器用于缓存串并转换后的数据。本发明所述的芯片，仅使用一个主时钟和一个计数器即可产生满足I2S协议和TDM协议的时钟信号和标志信号，从而实现了只通过一个音频接口即可兼容两种协议的设计，避免了多个音频接口使用上的混乱，而且可以节省出来更多的引脚给其他模块使用。
本发明的有益效果在于：本发明仅使用了一个音频接口、一个主时钟和一个计数器实现了芯片对I2S协议和TDM协议的兼容，降低了硬件资源的消耗和电路设计复杂度，同时又可以满足音频应用需求。
附图说明
图1为本发明一种实施例所述实现I2S接口和TDM接口协议复用的方法流程图。
图2为本发明一种实施例所述实现I2S接口和TDM接口协议复用的芯片框架图。
实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细描述。应当理解，下面所描述的具体实施例仅用于解释本发明，并不用于限定本发明。
如图1所示，一种接口协议复用的方法，所述方法包括如下步骤：S1，芯片获取使能信号en，产生一个主时钟mclk，同时计数器divcnt开始计数；S2，芯片将主时钟mclk和计数器divcnt产生的信号分别传输至I2S协议逻辑电路和TDM协议逻辑电路中，以产生两种协议各自对应的时钟信号和标志信号，随后传输至数据选择器MUX中；S3，芯片通过输入到数据选择器MUX的配置参数输出对应协议的时钟信号和标志信号，随后传输至串并转换器；S4，芯片将音频接口接收到的输入数据传输至串并转换器，同时利用步骤S3中数据选择器MUX输出的时钟信号和标志信号对输入数据做串并转换处理得到满足对应协议的输出结果。本实施例所述的方法，仅使用一个主时钟mclk和一个计数器divcnt即可产生满足I2S协议和TDM协议的时钟信号和标志信号，由此设计了可以通过一个音频接口兼容两种协议的芯片，避免了多个音频接口使用上的混乱，而且可以节省出来更多的引脚给其他模块使用。
作为其中一种实施例，所述步骤S1中，芯片产生的是一个固定的主时钟mclk，其频率为所述输入数据的采样率的256倍。设计一个固定的主时钟mclk=256*fs（音频数据的采样率），作为音频接口电路设计的工作时钟，也作为TDM协议的位时钟tdm_scko，两种接口协议的其他信号均基于这个主时钟mclk以及计数器divcnt得到，这样可以保证是同步电路设计，避免异步电路设计引起的设计复杂性和异步问题，简化了电路设计复杂度。所述步骤S2中，I2S协议逻辑电路产生的时钟信号包括位时钟信号i2s_scko和左右声道选择信号i2s_wso。所述I2S协议的位时钟信号i2s_scko是主时钟mclk每经过4个周期，芯片在计数器divcnt上取值得到的，i2s_scko=divcnt[1]=64*fs，用于对应输入数据的每一位信号；I2S协议的左右声道选择信号i2s_wso是主时钟每经256个周期，芯片在计数器divcnt上取值得到的，i2s_wso=divcnt[7]=fs，用于对应输入数据的左右声道信号。TDM协议逻辑电路产生的时钟信号包括位时钟信号tdm_scko和帧时钟信号tdm_wso。所述TDM协议的位时钟信号tdm_scko是主时钟mclk经反相得到的，tdm_scko=256*fs，用于对应输入数据的每一位信号；TDM协议的帧时钟信号tdm_wso是主时钟mclk每经256个周期，芯片在计数器divcnt上取值得到的，tdm_wso=fs，用于对应输入数据的每一帧信号。根据输入数据的类型需要产生不同的时钟信号，以正确对接输入数据，否则会出现错误。
作为其中一种实施例，所述步骤S2中，所述标志信号包括捕获标志信号vbit、左移标志信号fbit和同步标志信号lbit。所述标志信号通过对计数器的取值得到，不同的协议需要取不同的标志信号。如果是I2S协议，那么每当主时钟mclk经过4个周期且当divcnt[1:0]=1时，芯片在计数器divcnt上取一个标志位，从而形成I2S协议的捕获标志信号i2s_vbit；每当主时钟经过128个周期且当divcnt[6:2]=1时，芯片在计数器上取一个标志位，从而形成I2S协议的左移标志信号i2s_fbit；每当主时钟经过128个周期且当divcnt[6:2]=25时，芯片在计数器上取一个标志位，从而形成I2S协议的同步标志信号i2s_lbit。如果是TDM协议，假设该TDM协议采用的是4通道传输数据，那么每当主时钟经过32个周期且当divcnt==8’d1或divcnt==8’d33或divcnt==8’d65或divcnt==8’d97时，芯片在计数器上取一个标志位，从而形成TDM协议的左移标志信号tdm_fbit；每当主时钟经过32个周期且当divcnt==8’d25或divcnt==8’d57或divcnt==8’d89或divcnt==8’d121时，芯片在计数器上取一个标志位，从而形成TDM协议的同步标志信号tdm_lbit。假设该TDM协议采用的是6通道传输数据，那么每当主时钟经过32个周期且当divcnt==8’d1或divcnt==8’d33或divcnt==8’d65或divcnt==8’d97或divcnt==8’d129或divcnt==8’d161时，芯片在计数器上取一个标志位形成TDM协议的左移标志信号tdm_fbit；每当主时钟经过32个周期且当divcnt==8’d25或divcnt==8’d57或divcnt==8’d89或divcnt==8’d121或divcnt==8’d153或divcnt==8’d185时，芯片在计数器上取一个标志位形成TDM协议的同步标志信号tdm_lbit。TDM协议还支持其他不同的通道数传输数据，满足其他通道的标志信号的获取方法不再赘述。因为TDM协议的位时钟信号tdm_scko的频率与主时钟mclk相同，直接是主时钟mclk经过反相获得的，相位相差半个周期，刚好满足TDM协议需求，因此不需要同步处理，所以将TDM协议的捕获标志信号tdm_vbit一直保持为高电平，即是一个高电平信号，这对不同通道的TDM协议来说都是一样的。本发明严格地按照设定的时钟周期和计数器的设定时刻产生标志信号，这样才可以准确地完成输入数据的串并转换，从而得到满足I2S协议或TDM协议的输出结果。
作为其中一种实施例，所述步骤S3中，芯片通过比较输入的配置参数与事先存储的预设参数，让数据选择器输出对应协议的时钟信号和标志信号。其中，预设参数是这样设置的，将数据选择器MUX的一个选择位MUX_SEL_0定义为I2S协议接口，一个选择位MUX_SEL_1定义为TDM协议接口。假设用户配置的参数信息是0，那么芯片内部将走满足I2S协议的设计路线。
作为其中一种实施例，所述步骤S4中，对输入数据做串并转换处理包括如下步骤：S41，当使能信号en和捕获标志信号vbit为高电平时，芯片对输入数据进行捕获；S42，芯片将捕获的输入数据送至触发器DFF中并在主时钟mclk的每个上升沿到来时进行左移，当左移标志信号fbit为高电平时，芯片停止对输入数据的左移；S43，当同步标志信号lbit为高电平时，芯片将左移后的数据捕获下来作为满足相应协议的输出结果。串并转换得到的输出结果即是满足I2S协议或TDM协议的数据，芯片会将输出结果传输到FIFO缓存器中，等待后续处理。需要说明的是，在I2S协议中，左右声道选择信号i2s_wso=0时传输左声道数据，i2s_wso=1时传输右声道数据。假设当前传输的是左声道数据，此时i2s_wso=0，如果左声道数据延续到了i2s_wso=1期间则出错。那么就需要设置一个“停止信号”，即当左移标志信号fbit=1时，表示此时开始接收右声道信号，需要强制停止捕获数据的左移操作以避免出错。假设当前传输的是右声道数据，此时i2s_wso=1，也同样需要强制停止捕获数据的左移操作以避免出错。如此反复，可获得并行的I2S协议的两个声道的数据。
如图2所示，一种芯片，所述芯片包括音频接口、主时钟、计数器、I2S协议逻辑电路、TDM协议逻辑电路、数据选择器、串并转换器和FIFO缓存器；所述音频接口兼容I2S协议和TDM协议，所述主时钟、计数器、I2S协议逻辑电路和TDM协议逻辑电路的组合用于获取满足I2S协议或TDM协议的时钟信号和标志信号，所述数据选择器根据配置参数选择输出对应协议的时钟信号和标志信号，所述串并转换器用于对输入数据进行串并转换处理，所述FIFO缓存器用于缓存串并转换后的数据。所述芯片用于实现所述I2S接口和TDM接口协议复用的方法，现有技术中普遍采用独立设计的方法去兼容这两种协议，但本发明所述的芯片仅使用一个主时钟和一个计数器即可产生满足I2S协议和TDM协议的时钟信号和标志信号，从而实现了只通过一个音频接口即可兼容两种协议的设计，避免了多个音频接口使用上的混乱，而且可以节省出来更多的引脚给其他模块使用，不仅降低了硬件资源的消耗和电路设计复杂度，还可以满足音频应用需求。
在本发明所提供的实施例中，应该理解到，所揭露的***、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种接口协议复用的方法，其特征在于，所述方法包括如下步骤：
S1，芯片获取使能信号，产生一个主时钟，同时计数器开始计数；
S2，芯片将主时钟和计数器产生的信号分别传输至I2S协议逻辑电路和TDM协议逻辑电路中，以产生两种协议各自对应的时钟信号和标志信号，随后传输至数据选择器中；
S3，芯片通过输入到数据选择器的配置参数输出对应协议的时钟信号和标志信号，随后传输至串并转换器；
S4，芯片将音频接口接收到的输入数据传输至串并转换器，同时利用步骤S3中数据选择器输出的时钟信号和标志信号对输入数据做串并转换处理得到满足对应协议的输出结果；
其中，所述标志信号包括捕获标志信号、左移标志信号和同步标志信号；所述捕获标志信号用于同步位时钟信号和主时钟以捕获输入数据，所述左移标志信号用于同步左右声道选择信号和主时钟或同步帧时钟信号和主时钟以实现所捕获数据的左移，所述同步标志信号用于捕获左移后的数据；
其中，所述I2S协议的捕获标志信号是主时钟每经过4个周期，芯片在计数器上取值得到的，其频率为所述输入数据的采样率的64倍，所述I2S协议的左移标志信号和同步标志信号是主时钟每经过128个周期，芯片在计数器上取值得到的，其频率为所述输入数据的采样率的2倍；所述TDM协议的捕获标志信号是一个高电平信号，所述TDM协议的左移标志信号和同步标志信号是主时钟每经过32个周期，芯片在计数器上取值得到的，其频率为所述输入数据的采样率的8倍。
2.根据权利要求1所述的一种接口协议复用的方法，其特征在于，所述步骤S1中，芯片产生的是一个固定的主时钟，其频率为所述输入数据的采样率的256倍。
3.根据权利要求1所述的一种接口协议复用的方法，其特征在于，所述步骤S2中，I2S协议逻辑电路产生的时钟信号包括位时钟信号和左右声道选择信号；TDM协议逻辑电路产生的时钟信号包括位时钟信号和帧时钟信号；所述时钟信号用于对接输入数据。
4.根据权利要求3所述的一种接口协议复用的方法，其特征在于，所述I2S协议的位时钟信号是主时钟每经过4个周期，芯片在计数器上取值得到的，其频率为所述输入数据的采样率的64倍，用于对应输入数据的每一位信号；所述I2S协议的左右声道选择信号是主时钟每经过256个周期，芯片在计数器上取值得到的，其频率与所述输入数据的采样率相同，用于对应输入数据的左右声道信号。
5.根据权利要求3所述的一种接口协议复用的方法，其特征在于，所述TDM协议的位时钟信号是主时钟经反相得到的，其频率与主时钟的频率相同，用于对应输入数据的每一位信号；所述TDM协议的帧时钟信号是主时钟每经256个周期，芯片在计数器上取值得到的，其频率与所述输入数据的采样率相同，用于对应输入数据的每一帧信号。
6.根据权利要求1所述的一种接口协议复用的方法，其特征在于，所述步骤S3中，芯片通过比较输入的配置参数与事先存储的预设参数，让数据选择器输出对应协议的时钟信号和标志信号。
7.根据权利要求1所述的一种接口协议复用的方法，其特征在于，所述步骤S4中，对输入数据做串并转换处理包括如下步骤：
S41，当使能信号和捕获标志信号为高电平时，芯片对输入数据进行捕获；
S42，芯片将捕获的输入数据送至寄存器中并左移，当左移标志信号为高电平时，芯片停止对输入数据的左移；
S43，当同步标志信号为高电平时，芯片将左移后的数据捕获下来作为满足相应协议的输出结果。
8.一种芯片，所述芯片采用权利要求1至7中任一项方法实现I2S接口和TDM接口协议复用，其特征在于，所述芯片包括音频接口、主时钟、计数器、I2S协议逻辑电路、TDM协议逻辑电路、数据选择器、串并转换器和FIFO缓存器；所述音频接口兼容I2S协议和TDM协议，所述主时钟、计数器、I2S协议逻辑电路和TDM协议逻辑电路的组合用于获取满足I2S协议或TDM协议的时钟信号和标志信号，所述数据选择器根据配置参数选择输出对应协议的时钟信号和标志信号，所述串并转换器用于对输入数据进行串并转换处理，所述FIFO缓存器用于缓存串并转换后的数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011351299.7A CN112306932B (zh) | 2020-11-27 | 2020-11-27 | 一种接口协议复用的方法及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011351299.7A CN112306932B (zh) | 2020-11-27 | 2020-11-27 | 一种接口协议复用的方法及芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112306932A CN112306932A (zh) | 2021-02-02 |
| CN112306932B true CN112306932B (zh) | 2023-12-01 |
Family
ID=74487738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011351299.7A Active CN112306932B (zh) | 2020-11-27 | 2020-11-27 | 一种接口协议复用的方法及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112306932B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114253896B (zh) * | 2021-12-07 | 2024-06-14 | 苏州上声电子股份有限公司 | 一种用于i2s音频总线的时钟生成方法及*** |
| CN115174305B (zh) * | 2022-06-28 | 2023-11-03 | 珠海一微半导体股份有限公司 | 基于iis接口的数据转换控制***及芯片 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102545896A (zh) * | 2010-12-17 | 2012-07-04 | 美信集成产品公司 | 用于串行数据接口的自适应频率合成 |
| CN102929824A (zh) * | 2012-10-15 | 2013-02-13 | 天地融科技股份有限公司 | 一种复用usb接口传输数据的*** |
| CN102946247A (zh) * | 2012-11-08 | 2013-02-27 | 东南大学 | I2s接口时钟电路的分频电路 |
| CN105607570A (zh) * | 2015-12-25 | 2016-05-25 | 清华大学 | 一种多协议兼容的多路信号采集*** |
| CN106911987A (zh) * | 2017-02-21 | 2017-06-30 | 珠海全志科技股份有限公司 | 主控端、设备端、传输多声道音频数据的方法和*** |
| CN207198837U (zh) * | 2017-09-29 | 2018-04-06 | 深圳市客所思电子科技有限公司 | Usb声卡 |
| CN110134625A (zh) * | 2019-05-28 | 2019-08-16 | 深圳星联天通科技有限公司 | 语音数据串口传输方法及装置、***、电子设备及存储介质 |
| CN111586531A (zh) * | 2019-02-15 | 2020-08-25 | 矽统科技股份有限公司 | 音讯介面侦测装置及方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060020718A1 (en) * | 2004-06-28 | 2006-01-26 | Duresky Nicholas E | Resource sharing apparatus, systems, and methods |
| US8433027B2 (en) * | 2009-10-08 | 2013-04-30 | Dialog Semiconductor Gmbh | Digital controller for automatic rate detection and tracking of audio interface clocks |
| US20140115229A1 (en) * | 2012-10-19 | 2014-04-24 | Lsi Corporation | Method and system to reduce system boot loader download time for spi based flash memories |
| US9524759B2 (en) * | 2014-12-16 | 2016-12-20 | Micron Technology, Inc. | Apparatuses and methods for capturing data using a divided clock |
-
2020
- 2020-11-27 CN CN202011351299.7A patent/CN112306932B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102545896A (zh) * | 2010-12-17 | 2012-07-04 | 美信集成产品公司 | 用于串行数据接口的自适应频率合成 |
| CN102929824A (zh) * | 2012-10-15 | 2013-02-13 | 天地融科技股份有限公司 | 一种复用usb接口传输数据的*** |
| CN102946247A (zh) * | 2012-11-08 | 2013-02-27 | 东南大学 | I2s接口时钟电路的分频电路 |
| CN105607570A (zh) * | 2015-12-25 | 2016-05-25 | 清华大学 | 一种多协议兼容的多路信号采集*** |
| CN106911987A (zh) * | 2017-02-21 | 2017-06-30 | 珠海全志科技股份有限公司 | 主控端、设备端、传输多声道音频数据的方法和*** |
| CN207198837U (zh) * | 2017-09-29 | 2018-04-06 | 深圳市客所思电子科技有限公司 | Usb声卡 |
| CN111586531A (zh) * | 2019-02-15 | 2020-08-25 | 矽统科技股份有限公司 | 音讯介面侦测装置及方法 |
| CN110134625A (zh) * | 2019-05-28 | 2019-08-16 | 深圳星联天通科技有限公司 | 语音数据串口传输方法及装置、***、电子设备及存储介质 |
Non-Patent Citations (2)
| Title |
|---|
| 刘辉.《电子技术基础》.北京理工大学出版社,2009,(第ISBN978-7-5640-2841-1版),128. * |
| 胡安•何塞•罗德里格斯•安蒂纳.《FPGA基础、高级功能与工业电子应用》.机械工业出版社,2020,(第ISBN978-7-111-66420-8版),30. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112306932A (zh) | 2021-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112306932B (zh) | 一种接口协议复用的方法及芯片 | |
| US8913196B2 (en) | Video processing device and video processing method including deserializer | |
| US10152445B2 (en) | Signal count reduction between semiconductor dies assembled in wafer-level package | |
| CN104050135B (zh) | 同步化从核心至物理接口的数据传输 | |
| US20190005974A1 (en) | Alignment of bi-directional multi-stream multi-rate i2s audio transmitted between integrated circuits | |
| JP4758311B2 (ja) | 非同期データ保持回路 | |
| CN113190291A (zh) | 一种基于片上网络数据采集的可配置协议转换***及方法 | |
| CN112597097A (zh) | 一种pxie接口的adc数据采集卡及其应用方法、介质 | |
| US20220094513A1 (en) | Communication apparatus, communications system, and communication method | |
| US8170070B2 (en) | Method and circuit for interleaving, serializing and deserializing camera and keypad data | |
| CN107290736B (zh) | 信号处理装置及超声信号处理*** | |
| CN101502036A (zh) | 半导体集成电路和具有该电路的发送装置 | |
| CN110221996B (zh) | 主控芯片中的控制器配置方法及装置 | |
| JP2009265024A (ja) | 半導体装置 | |
| CN210469595U (zh) | 用于视频内嵌的数字音频的音视频同步设备 | |
| WO2024146029A1 (zh) | 串行通信装置、串行通信***及串行通信方法 | |
| CN110601784B (zh) | Tdm接口扩展方法及装置、设备、可读存储介质 | |
| CN111338599A (zh) | 音频采集***及其设计方法 | |
| CN115766332B (zh) | 串行通信装置、串行通信***及串行通信方法 | |
| CN110519667B (zh) | 一种实现光信号线路交叉的方法 | |
| EP2816791B1 (en) | Multi-path speech signal multiplexing circuit, equipment and method | |
| JP2001230837A (ja) | 電話端末装置 | |
| JP2003152898A (ja) | 電話端末装置 | |
| JP6027739B2 (ja) | 映像処理装置、映像処理方法、映像処理システムおよびプログラム | |
| KR900007549Y1 (ko) | 디지탈 시리얼 데이타 전송시 속도 변환회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 519000 2706, No. 3000, Huandao East Road, Hengqin new area, Zhuhai, Guangdong Applicant after: Zhuhai Yiwei Semiconductor Co.,Ltd. Address before: Room 105-514, No.6 Baohua Road, Hengqin New District, Zhuhai City, Guangdong Province Applicant before: AMICRO SEMICONDUCTOR Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |