CN112291940A - 电路板结构及其制作方法 - Google Patents
电路板结构及其制作方法 Download PDFInfo
- Publication number
- CN112291940A CN112291940A CN201910672259.3A CN201910672259A CN112291940A CN 112291940 A CN112291940 A CN 112291940A CN 201910672259 A CN201910672259 A CN 201910672259A CN 112291940 A CN112291940 A CN 112291940A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- circuit
- opening
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明是一种电路板结构及其制作方法。该电路板结构的制作方法,包含形成牺牲层于基板上;形成金属层于牺牲层的侧壁及顶表面上;形成具有第二开口的图案化光阻层于牺牲层上方,第二开口连通第一开口,并暴露出金属层的一部分;形成第一线路层填充于第二开口及第一开口中,并覆盖金属层的一部分;形成第一介电层于牺牲层上方并覆盖金属层,其中第一介电层具有第三开口暴露出第一线路层;形成第二线路层填充于第三开口中并覆盖第一介电层的一部分;移除基板,从而暴露牺牲层、金属层的一部分及第一线路层的一部分;以及移除牺牲层及金属层。上述方法能提高电路板的面积利用率。
Description
技术领域
本发明是关于一种电路板结构及其制作方法,特别是关于一种不需额外形成导电凸块的步骤的制作电路板结构的方法。
背景技术
传统制造电路板的方法包含在电路板的芯片连接侧(die side)上形成导电凸块,其中包括设置具有开口的遮罩,再将导电凸块的材料形成于遮罩的开口中,接着移除遮罩以获得导电凸块。然而由上述方法所形成的导电凸块的周边容易出现孔环(annularring),从而降低电路板的芯片连接侧的面积利用率。此外,由于传统制法中是以不同的制造过程分别形成导电凸块与其下方直接接触的线路层,因此导电凸块与其下方直接接触的线路层之间将存在一断面。因此目前需要一种新的制造电路板的方法来解决上述问题。
发明内容
本发明的一态样是提供一种制作电路板结构的方法。上述方法包含下列步骤:形成牺牲层于基板上,其中牺牲层具有第一开口暴露出基板的一部份;形成金属层于牺牲层的侧壁及顶表面上;形成图案化光阻层于牺牲层上方,其中图案化光阻层具有第二开口,第二开口连通第一开口,并暴露出金属层的一部分;形成第一线路层填充于第二开口及第一开口中,并覆盖金属层的一部分;形成第一介电层于牺牲层上方并覆盖金属层,其中第一介电层具有第三开口暴露出第一线路层;形成第二线路层填充于第三开口中并覆盖第一介电层的一部分;移除基板,从而暴露牺牲层、金属层的一部分及第一线路层的一部分;以及移除牺牲层及金属层。
在本发明的一实施方式中,其中第一线路层具有第一部分及第二部分。第一部分位于第一开口中,第二部分位于第二开口中。第一部分及第二部分为一体成形。
在本发明的一实施方式中,其中形成金属层于牺牲层上的步骤包含保形地形成金属层于牺牲层上。
在本发明的一实施方式中,其中形成图案化光阻层于牺牲层上方的步骤包含:形成光阻层于牺牲层上方;使用第一曝光源对光阻层进行曝光,其中第一曝光源与牺牲层位在基板的相对两侧;使用第二曝光源对光阻层进行曝光,其中第二曝光源设置在基板上的牺牲层的一侧;以及进行显影步骤,以形成图案化光阻层。
在本发明的一实施方式中,其中光阻层包含正型光阻材料。
在本发明的一实施方式中,其中基板为光可穿透的材料所制成。
在本发明的一实施方式中,其中在形成第二线路层的步骤后及移除基板的步骤前,方法更包含:形成第二介电层于第一介电层上方并覆盖第一介电层及第二线路层,其中第二介电层中具有第四开口暴露出第二线路层;以及形成第三线路层填充于第四开口中并覆盖第二介电层的一部分。
在本发明的一实施方式中,其中在形成第二线路层的步骤后及移除基板的步骤前,方法更包含形成阻焊层于第一介电层上。
本发明的另一态样是提供一种电路板结构。电路板结构包含至少一个介电层、第一线路层及第二线路层。第一线路层具有第一部分及第二部分。第一部分突出于介电层的一顶表面。第二部分嵌设于介电层中,并外露于顶表面。第一部分及第二部分为一体成形。第一部分及第二部分之间不存在一断面。第二线路层设置于介电层上方并电性连接于第一线路层。
在本发明的一实施方式中,上述至少一个介电层为多个介电层。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,所附图式的说明如下:
图1是绘示本发明一实施方式的电路板结构的制造方法的流程图。
图2~图17绘示本发明一实施方式的制造方法中各制造过程阶段的剖面示意图。
图18绘示图17中区域R1的仰视图。
图19绘示图18中位于区域R1内的第一线路层150的立体图。
【主要元件符号说明】
100:电路板结构 110:基板
120:牺牲材料层 122a:第一开口
122b:侧壁 122c:顶表面
122:牺牲层 130:金属层
130a:暴露部分 140:光阻层
140a:第一曝光区域 140b:第一未曝光区域
142a:第二曝光区域 144:图案化光阻层
144a:第二开口 LS1:第一曝光源
LS2:第二曝光源 D1:第一方向
D2:第二方向 MS:第二遮罩
150:第一线路层 160(150a):导电凸块(第一部分)
150b:第二部分 220:第二前驱介电层
222:第一介电层 222a:第三开口
222b:顶表面 250:第二线路层
322:第二介电层 322a:第四开口
350:第三线路层 400:阻焊层
R1:区域
具体实施方式
为了使本揭示内容的叙述更加详尽与完备,下文针对了本发明的实施态样与具体实施例提出了说明性的描述;但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例,在有益的情形下可相互组合或取代,也可在一实施例中附加其他的实施例,而无须进一步的记载或说明。
在以下描述中,将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而,可在无此等特定细节的情况下实践本发明的实施例。在其他情况下,为简化图式,熟知的结构与装置仅示意性地绘示于图中。
另外,本发明在各实施例中可重复元件符号及/或字母。此重复是为了简化及清楚的目的,且本身不指示所论述各实施方式及/或配置之间的关系。此外,在后续的本发明中,一个特征形成于另一特征上、连接至及/或耦合至另一特征,可包括这些特征直接接触的实施方式,亦可包括有另一特征可形成并中介于这些特征之间,使得这些特征可不直接接触的实施方式。
此外,本文中使用空间性相对用词,例如「上」、「下」、「上方」、「下方」及其类似用语,是利于叙述图式中一个元件或特征与另一个元件或特征的关系。这些空间性相对用词本意上涵盖除了图中所绘示的位向之外,也涵盖使用或操作中的装置的不同位向。装置也可被转换成其他位向(旋转90度或其他位向),因此本文中使用的空间性相对描述以应做类似的解释。
本发明之一态样是提供一种制作电路板结构的方法。此方法能够避免电路板结构的芯片连接侧(die side)上的导电凸块周边出现孔环(annular ring),从而提高电路板的芯片连接侧的面积利用率。此外,由上述方法所得到的导电凸块与其直接接触的线路层为一体成形的,两者之间并不存在一断面。图1是绘示本发明一实施方式的电路板结构的制造方法的流程图。图2~图17绘示本发明一实施方式的制造方法中各制造过程阶段的剖面示意图。如图1所示,方法10包含步骤S10至步骤S80。
在步骤S10中,形成牺牲层于基板上。图2至图3是根据本发明一实施方式的实现步骤S10的细部流程。首先,参照图2,形成牺牲材料层120于基板110上。在一实施方式中,基板为光可穿透的材料所制成,例如玻璃或其他适合的材料。在一实施方式中,牺牲材料层120的材料包括但不限于酚醛树脂、环氧树脂、聚亚酰胺树脂或聚四氟乙烯。在一实施方式中,形成牺牲材料层120的方法例如可为层压(lamination)、涂布或其他合适的制造过程。接着,参照图3,形成多个第一开口122a于牺牲材料层120中,从而获得牺牲层122。在一些实施方式中,形成第一开口122a的方法包括但不限于使用雷射烧蚀(laser ablation)或传统的黄光蚀刻制造过程。第一开口122a暴露出基板110的一部份。牺牲层122具有侧壁122b及顶表面122c。
在步骤S20中,形成金属层于牺牲层的侧壁及顶表面上。参照图4,在一些实施方式中,保形地形成金属层130于牺牲层122的侧壁122b及顶表面122c上。在一些实施方式中,金属层130的材料包括但不限于铜,而形成金属层130的方式包括但不限于无电镀铜(electroless deposition)制造过程。
在步骤S30中,形成图案化光阻层于牺牲层上方。图5至图8是根据本发明一实施方式的实现步骤S30的细部流程。首先参照图5,形成光阻层140于牺牲层122上方。光阻层140填入牺牲层122的第一开口122a中,并完全覆盖金属层130。在一实施方式中,光阻层140包含正型光阻材料。
接着,参照图6,使用第一曝光源LS1对光阻层140进行曝光,并以牺牲层122(或金属层130)作为第一遮罩,从而在光阻层140中形成第一曝光区域140a及第一未曝光区域140b。值得注意的是,第一曝光源LS1设置在基板110另一侧,且第一曝光源LS1所发出的光线沿着第一方向D1前进。换言之,第一曝光源LS1所发出的光线将沿着第一方向D1穿透基板110并通过第一开口122a。因此,没有被牺牲层122(或金属层130)所遮蔽的光阻层140的部分将会接收到来自第一曝光源LS1所发出的光线,从而形成第一曝光区域140a。此外,受到牺牲层122(或金属层130)所遮蔽的光阻层140的部分将不会接收到来自第一曝光源LS1所发出的光线,从而形成第一未曝光区域140b。
接着,参照图7,设置第二遮罩MS于基板110上的牺牲层122的一侧,并使用第二曝光源LS2对第一未曝光区域140b的一部份进行曝光,从而在第一未曝光区域140b中形成第二曝光区域142a。值得注意的是,第二曝光源LS2设置在基板110上的牺牲层122的一侧,且第二曝光源LS2所发出的光线沿着第二方向D2前进,其中第二方向D2与第一方向D1相反。换言之,第一曝光源LS1及第二曝光源LS2是设置在基板110的相反侧,且第二曝光源LS2所发出的光线并没有穿透基板110。
接着,参照图8,进行显影步骤,以移除第一曝光区域140a及第二曝光区域142a,从而形成图案化光阻层144。换言之,在进行显影步骤后,第一曝光区域140a及第二曝光区域142a同时被移除,而残留的光阻层即为图案化光阻层144。值得注意的是,图案化光阻层144具有第二开口144a,其中第二开口144a连通第一开口122a,并暴露出基板110的一部分及金属层130的一部分130a。
执行步骤S40,形成第一线路层填充于第二开口中,并覆盖金属层的暴露部分。参照图9,形成第一线路层150填充于第二开口144a中。第一线路层150覆盖基板的暴露部分及金属层130的外露于图案化光阻层144的部分130a。第一线路层150包括任何导电材料,例如铜、镍或银等金属。第一线路层150的形成方式包括电镀制造过程,但不限于此。如图9所示,第一线路层150嵌置于金属层130中,且第一线路层150的上表面突出于金属层130的上表面。
执行步骤S50,形成第一介电层于牺牲层上方并覆盖金属层。图10至图11绘示本发明一实施方式的实现步骤S50的细部流程。首先参照第10图,形成第二前驱介电层220于牺牲层122上方并覆盖金属层130及第一线路层150。第二前驱介电层220的形成方式及材料类似于牺牲材料层120,在此不再赘述。接着参照图11,在第二前驱介电层220中形成具有多个第三开口222a,以形成第一介电层222。第三开口222a暴露出第一线路层150。第三开口222a的形成方式类似于第一开口122a,在此不再赘述。
执行步骤S60,形成第二线路层填充于第二开口中并覆盖第一介电层的一部分。参照图12,形成第二线路层250填充于第三开口222a中并覆盖第一介电层222的一部分。第二线路层250的形成方式及材料类似于第一线路层150,在此不再赘述。
应理解的是,图12中所绘示的介电层数目及线路层数目仅为示意性的,本领域中具有通常知识者可根据实际需要适当选择所欲的介电层数目及线路层数目。举例而言,参照图13,在本发明的另一些实施方式中,在形成第二线路层250后,方法10更包含形成第二介电层322于第一介电层222上方。第二介电层322位于第一介电层222及第二线路层250上,并具有多个第四开口322a。继续参照图13,在本发明的另一些实施方式中,在形成第二介电层322后,方法10更包含形成第三线路层350填充于第四开口322a中,且第三线路层350覆盖第二介电层322的一部分。第二介电层322及第三线路层350的形成方式及材料分别类似于第一介电层222及第二线路层250,在此不再赘述。
参照图14,在本发明的一实施方式中,在达到所欲的介电层数目及线路层数目后,方法10更包含形成阻焊层400于最外层介电层上。举例而言,可形成阻焊层400于第二介电层322上,如图14所示。阻焊层400的形成方法可例如为贴合、网板印刷或涂布等方式。
接着执行步骤S70,移除基板,从而暴露出牺牲层、金属层的一部分及第一线路层的一部分。如图15所示,移除基板110,从而暴露牺牲层122、金属层130的一部分及第一线路层150的一部分。接下来,执行步骤S80,依序移除牺牲层及金属层,从而暴露出全部的第一线路层。如图16所示,在本发明的一实施方式中,首先移除牺牲层122,从而露出全部的金属层130。接下来,如图17所示,移除金属层130,从而暴露出第一线路层150被金属层130覆盖的部分。
值得注意的是,相较于传统制法以不同的制造过程分别形成导电凸块与其下方直接接触的线路层的方式,本发明所提供的电路板结构的制作方法能够在形成第一线路层150的同时形成导电凸块160。详细而言,第一线路层150具有第一部分150a及第二部分150b。第一部分150a突出于第一介电层222外而作为导电凸块160。因此由上述方法所获得的电路板结构中,导电凸块160的周边不会出现孔环,从而提高电路板的芯片连接侧的面积利用率。此外,相较于传统制法,本发明的方法不需要额外形成导电凸块的步骤,从而减少制造过程时间及成本。再者,依本发明的方法所形成的导电凸块160与其直接接触的第二部分150b为一体成形的,意即导电凸块160与第二部分150b之间并不存在一断面。
本发明的另一态样是提供一种电路板结构。参照图17,在本发明的一实施方式中,电路板结构100包含第一介电层222、第二介电层322、第一线路层150、第二线路层250、第三线路层350及阻焊层400。值得注意的是,第一线路层150具有第一部分150a及第二部分150b。第一部分150a突出于第一介电层222的顶表面222b外,而第二部分150b嵌设于第一介电层222中,并外露于顶表面222b。第一部分150a及第二部分150b为一体成形。第一部分150a及第二部分150b之间不存在断面。第二线路层250位于第一介电层222上,并嵌设于第二介电层322中。第三线路层350位于第二介电层322上,并覆盖第二介电层322的一部分。阻焊层400覆盖局部的第三线路层350,阻焊层400具有开口暴露出第三线路层350的一部分。第一线路层150、第二线路层250及第三线路层350互为电性连接。应理解的是,图17中所绘示的介电层数目及线路层数目仅为示意性的,并非用于限制本发明。
值得注意的是,图17中所示的第一线路层150的第一部分150a及第二部分150b为一体成形的。请同时参照图18及图19。图18绘示图17中区域R1的仰视图。图19绘示图18中位于区域R1内的第一线路层150的立体图。具体而言,在图18及图19中,第一线路层150包含第一部分150a及第二部分150b。第一部分150a突出于第一介电层222之上。第二部分150b嵌设于第一介电层222中。第一部分150a及第二部分150b为一体成形。换言之,本发明的电路板结构不同于传统电路板,第一部分150a及第二部分150b之间并不存在任何断面或粗糙接触面。
综合以上,本发明提供了一种电路板结构及其制造方法。相较于传统的电路板结构制造方法,本发明的制造方法不需要额外形成导电凸块的步骤,从而减少制造过程时间及成本。此外由本发明的方法所获得的电路板结构中,导电凸块的周边不会出现孔环,从而提高电路板的芯片连接侧的面积利用率。再者,依本发明的方法所形成的电路板结构中,导电凸块与其直接接触的线路层为一体成形的,意即导电凸块与其直接接触的线路层之间并不存在一断面。
虽然本发明已以实施方式揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视申请专利范围所界定者为准。
Claims (10)
1.一种制作电路板结构的方法,其特征在于,包含下列步骤:
形成牺牲层于基板上,其中该牺牲层具有第一开口暴露出该基板的一部份;
形成金属层于该牺牲层的侧壁及顶表面上;
形成图案化光阻层于该牺牲层上方,其中该图案化光阻层具有第二开口,该第二开口连通该第一开口,并暴露出该金属层的一部分;
形成第一线路层填充于该第二开口及该第一开口中,并覆盖该金属层的该部分;
形成第一介电层于该牺牲层上方并覆盖该金属层,其中该第一介电层具有第三开口暴露出该第一线路层;
形成第二线路层填充于该第三开口中并覆盖该第一介电层的一部分;
移除该基板,从而暴露该牺牲层、该金属层的一部分及该第一线路层的一部分;以及
移除该牺牲层及该金属层。
2.根据权利要求1所述的方法,其特征在于:其中该第一线路层具有第一部分及第二部分,该第一部分位于该第一开口中,该第二部分位于该第二开口中,且该第一部分及该第二部分为一体成形。
3.根据权利要求1所述的方法,其特征在于:其中形成该金属层于该牺牲层上的步骤包含保形地形成该金属层于该牺牲层上。
4.根据权利要求1所述的方法,其特征在于,其中形成该图案化光阻层于该牺牲层上方的步骤包含:
形成光阻层于该牺牲层上方;
使用第一曝光源对该光阻层进行曝光,其中该第一曝光源与该牺牲层位在该基板的相对两侧;
使用第二曝光源对该光阻层进行曝光,其中该第二曝光源设置在该基板上的该牺牲层的一侧;以及
进行显影步骤,以形成该图案化光阻层。
5.根据权利要求4所述的方法,其特征在于:其中该光阻层包含正型光阻材料。
6.根据权利要求1所述的方法,其特征在于:其中该基板为光可穿透的材料所制成。
7.根据权利要求1所述的方法,其特征在于,其中在形成第二线路层的步骤后及移除该基板的步骤前,更包含:
形成第二介电层于该第一介电层上方并覆盖该第一介电层及该第二线路层,其中该第二介电层中具有第四开口暴露出该第二线路层;以及
形成第三线路层填充于该第四开口中并覆盖该第二介电层的一部分。
8.根据权利要求1所述的方法,其特征在于,其中在形成该第二线路层的步骤后及移除该基板的步骤前,更包含:
形成阻焊层于该第一介电层上。
9.一种电路板结构,其特征在于,包含:
至少一个介电层;
第一线路层,具有第一部分及第二部分,其中该第一部分突出于该介电层的顶表面,而该第二部分嵌设于该介电层中,并外露于该顶表面,且该第一部分及该第二部分为一体成形,该第一部分及该第二部分之间不存在断面;以及
第二线路层,设置于该介电层上方并电性连接于该第一线路层。
10.根据权利要求9所述的电路板结构,其特征在于:其中该至少一个介电层为多个介电层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910672259.3A CN112291940A (zh) | 2019-07-24 | 2019-07-24 | 电路板结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910672259.3A CN112291940A (zh) | 2019-07-24 | 2019-07-24 | 电路板结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112291940A true CN112291940A (zh) | 2021-01-29 |
Family
ID=74419062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910672259.3A Pending CN112291940A (zh) | 2019-07-24 | 2019-07-24 | 电路板结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112291940A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114126240A (zh) * | 2021-10-19 | 2022-03-01 | 宏华胜精密电子(烟台)有限公司 | MiniLED线路板的制作方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5246817A (en) * | 1985-08-02 | 1993-09-21 | Shipley Company, Inc. | Method for manufacture of multilayer circuit board |
TW502392B (en) * | 2001-09-28 | 2002-09-11 | Taiwan Semiconductor Mfg | Manufacturing method of solder bumps |
CN101902884A (zh) * | 2009-05-26 | 2010-12-01 | 欣兴电子股份有限公司 | 形成复合材料电路板结构的方法 |
CN107872929A (zh) * | 2016-09-27 | 2018-04-03 | 欣兴电子股份有限公司 | 线路板与其制作方法 |
CN108738231A (zh) * | 2017-04-21 | 2018-11-02 | 南亚电路板股份有限公司 | 电路板结构及其形成方法 |
JP2019062113A (ja) * | 2017-09-27 | 2019-04-18 | 日立化成株式会社 | 配線層の製造方法 |
CN109725500A (zh) * | 2017-10-31 | 2019-05-07 | 株式会社阿迪泰克工程 | 两面曝光装置及两面曝光方法 |
-
2019
- 2019-07-24 CN CN201910672259.3A patent/CN112291940A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5246817A (en) * | 1985-08-02 | 1993-09-21 | Shipley Company, Inc. | Method for manufacture of multilayer circuit board |
TW502392B (en) * | 2001-09-28 | 2002-09-11 | Taiwan Semiconductor Mfg | Manufacturing method of solder bumps |
CN101902884A (zh) * | 2009-05-26 | 2010-12-01 | 欣兴电子股份有限公司 | 形成复合材料电路板结构的方法 |
CN107872929A (zh) * | 2016-09-27 | 2018-04-03 | 欣兴电子股份有限公司 | 线路板与其制作方法 |
CN108738231A (zh) * | 2017-04-21 | 2018-11-02 | 南亚电路板股份有限公司 | 电路板结构及其形成方法 |
JP2019062113A (ja) * | 2017-09-27 | 2019-04-18 | 日立化成株式会社 | 配線層の製造方法 |
CN109725500A (zh) * | 2017-10-31 | 2019-05-07 | 株式会社阿迪泰克工程 | 两面曝光装置及两面曝光方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114126240A (zh) * | 2021-10-19 | 2022-03-01 | 宏华胜精密电子(烟台)有限公司 | MiniLED线路板的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6015969B2 (ja) | 回路基板の形成方法 | |
CN110890320A (zh) | 半导体封装件及其制造方法 | |
US9324580B2 (en) | Process for fabricating a circuit substrate | |
US7651886B2 (en) | Semiconductor device and manufacturing process thereof | |
JP4566866B2 (ja) | 半導体パッケージ、半導体パッケージの実装構造、半導体パッケージの製造方法 | |
US20070218591A1 (en) | Method for fabricating a metal protection layer on electrically connecting pad of circuit board | |
JP2018082130A (ja) | 配線基板及びその製造方法 | |
TWI451548B (zh) | 佈線基板及其製造方法,暨半導體裝置 | |
CN112291940A (zh) | 电路板结构及其制作方法 | |
TWI728410B (zh) | 電路板結構及其製作方法 | |
JP2005077955A (ja) | エッチング方法およびそれを用いた回路装置の製造方法 | |
TWI669034B (zh) | 印刷電路板結構及其形成方法 | |
US8258009B2 (en) | Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof | |
JP2001244366A (ja) | 半導体集積回路装置及びその製造方法 | |
JP5137320B2 (ja) | 半導体装置およびその製造方法 | |
TWI577248B (zh) | 線路載板及其製作方法 | |
TWI645760B (zh) | 電路板及其製造方法 | |
JP2009076666A (ja) | 半導体装置の製造方法 | |
CN111293099B (zh) | 半导体线路结构及其制作方法 | |
JP6606333B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5226640B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100375248B1 (ko) | 기판에 반도체 칩을 실장하기 위한 방법, 및 기판에실장하기에 적합한 반도체 장치 | |
KR20140059074A (ko) | 회로 기판의 제조 방법 | |
JP2005223091A (ja) | エッチング方法およびそれを用いた回路装置の製造方法 | |
KR20130017547A (ko) | 임베디드 패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210129 |
|
RJ01 | Rejection of invention patent application after publication |