CN112289792A - 用于电池保护的半导体器件 - Google Patents

用于电池保护的半导体器件 Download PDF

Info

Publication number
CN112289792A
CN112289792A CN202010962647.8A CN202010962647A CN112289792A CN 112289792 A CN112289792 A CN 112289792A CN 202010962647 A CN202010962647 A CN 202010962647A CN 112289792 A CN112289792 A CN 112289792A
Authority
CN
China
Prior art keywords
region
type
cell
dielectric layer
type well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010962647.8A
Other languages
English (en)
Inventor
周号
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Maiju Microelectronics Co Ltd
Original Assignee
Zhuhai Maiju Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Maiju Microelectronics Co Ltd filed Critical Zhuhai Maiju Microelectronics Co Ltd
Priority to CN202010962647.8A priority Critical patent/CN112289792A/zh
Publication of CN112289792A publication Critical patent/CN112289792A/zh
Priority to CN202111055288.9A priority patent/CN113782530B/zh
Priority to CN202122177195.5U priority patent/CN216054707U/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306—Overdischarge protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开提供一种用于电池保护的半导体器件，包括：第一元胞区，第一元胞区形成有第一场效应晶体管；第二元胞区，第二元胞区形成有第二场效应晶体管，第二场效应晶体管作为第一开关，第一开关用于控制第一场效应晶体管的源极与衬底之间的连通与断开；以及第三元胞区，第三元胞区形成有第二开关，第二开关用于控制第一场效应晶体管的栅极与漏极之间的连通与断开；其中，第二元胞区以及第三元胞区形成在所述第一元胞区上，且第二元胞区与第三元胞区相邻地形成。

Description

用于电池保护的半导体器件
技术领域
本公开属于半导体技术领域，本公开尤其涉及一种用于电池保护的半导体器件。
背景技术
在电池***中，电池的过度充电和过度放电不仅会降低电池的使用寿命，严重时还会引发***和火灾的安全事故。该电池例如为锂电池组等。
现有技术中的电池***中的用于电池保护的器件，在电池过度充电或者过度放电的情形下，往往不能彻底地关断充电电流或者放电电路，存在安全隐患。
发明内容
为了解决上述技术问题之一，本公开提供一种用于电池保护的半导体器件。
本公开的用于电池保护的半导体器件通过以下技术方案实现。
本公开提供一种半导体器件，包括：第一元胞区，第一元胞区形成有第一场效应晶体管；第二元胞区，第二元胞区形成有第二场效应晶体管，第二场效应晶体管作为第一开关，第一开关用于控制第一场效应晶体管的源极与衬底之间的连通与断开；以及第三元胞区，第三元胞区形成有第二开关，第二开关用于控制第一场效应晶体管的栅极与漏极之间的连通与断开；其中，第二元胞区以及第三元胞区形成在第一元胞区上，且第二元胞区与第三元胞区相邻地形成。
根据本公开的至少一个实施方式的半导体器件，所述第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，所述第一元胞区中形成第一寄生二极管和第二寄生二极管，所述第一寄生二极管和所述第二寄生二极管构成反向串联结构，所述第一寄生二极管及所述第二寄生二极管形成在源极区与漏极区之间，第一元胞区中形成的所述第一寄生二极管以及第二寄生二极管的衔接区域至少形成在衬底电极区上。
根据本公开的至少一个实施方式的半导体器件，所述第二元胞区包括源极区、衬底电极区、栅极区以及漏极区，所述第二元胞区形成的所述第二场效应晶体管具有第四寄生二极管，所述第四寄生二极管形成在所述第二场效应晶体管的源极区与衬底电极区之间。
根据本公开的至少一个实施方式的半导体器件，第二元胞区的栅极区与第一元胞区的栅极区对应设置，第二元胞区的源极区与第一元胞区的源极区对应设置，第二元胞区的衬底电极区与第一元胞区的衬底电极区对应设置，第二元胞区的漏极区与第一元胞区的漏极区对应设置。
根据本公开的至少一个实施方式的半导体器件，所述第三元胞区包括栅极区以及漏极区，在所述第三元胞区的漏极区与栅极区之间形成第三寄生二极管和电阻，所述第三寄生二极管和所述电阻构成串联结构。
根据本公开的至少一个实施方式的半导体器件，第三元胞区的栅极区与第一元胞区的栅极区对应设置，第三元胞区的漏极区与第一元胞区的漏极区对应设置。
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为NMOS晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，漏极区上形成有第一N型高掺杂区，第一N型高掺杂区上形成有N型漂移区，N型漂移区中形成有P型阱区、N型阱区以及第二N型高掺杂区，P型阱区中形成有P型高掺杂区，N型阱区形成在P型阱区与第二N型高掺杂区之间，N型漂移区上形成有介质层，衬底电极区形成在介质层中，且衬底电极区设置在P型高掺杂区上，栅极区形成在介质层中，源极区形成在介质层上，且源极区的至少一部分穿过介质层与第二N型高掺杂区接触。
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为NMOS晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，漏极区上形成有第一N型高掺杂区，第一N型高掺杂区上形成有N型漂移区，N型漂移区中形成有P型阱区、N型阱区以及第二N型高掺杂区，P型阱区中形成有P型高掺杂区，N型阱区形成在P型阱区与第二N型高掺杂区之间，N型漂移区上形成有介质层，衬底电极区形成在介质层中，且衬底电极区设置在P型高掺杂区上，栅极区形成在介质层中，源极区形成在介质层上，且源极区的至少一部分穿过介质层与第二N型高掺杂区接触，且栅极区的至少一部分与第二N型高掺杂区的至少一部分之间形成有第一隔离介质。
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为NMOS晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，漏极区上形成有第一N型高掺杂区，第一N型高掺杂区上形成有N型漂移区，N型漂移区中形成有P型阱区、N型阱区以及第二N型高掺杂区，P型阱区中形成有P型高掺杂区，N型阱区形成在P型阱区与第二N型高掺杂区之间，N型漂移区上形成有介质层，衬底电极区形成在介质层中，且衬底电极区设置在P型高掺杂区上，栅极区形成在介质层中，源极区形成在介质层上，且源极区的至少一部分穿过介质层与第二N型高掺杂区接触，且P型高掺杂区与第二N型高掺杂区之间形成有第二隔离介质。
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为NMOS晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，漏极区上形成有第一N型高掺杂区，第一N型高掺杂区上形成有N型漂移区，N型漂移区中形成有P型阱区、N型阱区以及第二N型高掺杂区，P型阱区中形成有P型高掺杂区，N型阱区形成在P型阱区与第二N型高掺杂区之间，N型漂移区上形成有介质层，衬底电极区形成在介质层中，且衬底电极区设置在P型高掺杂区上，栅极区形成在介质层中，源极区形成在介质层上，且源极区的至少一部分穿过介质层与第二N型高掺杂区接触，且P型高掺杂区与第二N型高掺杂区之间形成有第二隔离介质，且栅极区的至少一部分与第二N型高掺杂区的至少一部分之间形成有第一隔离介质。
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为NMOS晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，漏极区上形成有第一N型高掺杂区，第一N型高掺杂区上形成有N型漂移区，N型漂移区中形成有P型阱区、N型阱区、第三介质区以及第二N型高掺杂区，P型阱区中形成有P型高掺杂区，N型阱区形成在P型阱区与第二N型高掺杂区之间，N型漂移区上形成有介质层，衬底电极区形成在介质层中，且衬底电极区设置在P型高掺杂区上，栅极区形成在第三介质区中，至少通过第三介质区，栅极区与第二N型高掺杂区、N型阱区、P型阱区以及N型漂移区隔离，源极区形成在介质层上，且源极区的至少一部分穿过介质层与第二N型高掺杂区接触。
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为NMOS晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，漏极区上形成有第一N型高掺杂区，第一N型高掺杂区上形成有N型漂移区，N型漂移区中形成有P型阱区、N型阱区、第三介质区以及第二N型高掺杂区，P型阱区中形成有P型高掺杂区，N型阱区形成在P型阱区与第二N型高掺杂区之间，N型漂移区上形成有介质层，衬底电极区形成在介质层中，且衬底电极区设置在P型高掺杂区上，栅极区形成在第三介质区中，至少通过第三介质区，栅极区与第二N型高掺杂区、N型阱区、P型阱区以及N型漂移区隔离，源极区形成在介质层上，且源极区的至少一部分穿过介质层与第二N型高掺杂区接触，且P型高掺杂区与第二N型高掺杂区之间形成有第二隔离介质。
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为NMOS晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，漏极区上形成有第一N型高掺杂区，第一N型高掺杂区上形成有N型漂移区，N型漂移区中形成有P型阱区、N型阱区、第三介质区以及第二N型高掺杂区，P型阱区中形成有P型高掺杂区，N型阱区形成在P型阱区与第二N型高掺杂区之间，N型漂移区上形成有介质层，衬底电极区形成在介质层中，且衬底电极区设置在P型高掺杂区上，栅极区的一部分形成在介质层中，栅极区的另一部分形成在第三介质区中，至少通过第三介质区，栅极区的另一部分与第二N型高掺杂区、N型阱区、P型阱区以及N型漂移区隔离，源极区形成在介质层上，且源极区的至少一部分穿过介质层与第二N型高掺杂区接触。
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为NMOS晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，漏极区上形成有第一N型高掺杂区，第一N型高掺杂区上形成有N型漂移区，N型漂移区中形成有P型阱区、N型阱区、第三介质区以及第二N型高掺杂区，P型阱区中形成有P型高掺杂区，N型阱区形成在P型阱区与第二N型高掺杂区之间，N型漂移区上形成有介质层，衬底电极区形成在介质层中，且衬底电极区设置在P型高掺杂区上，栅极区的一部分形成在介质层中，栅极区的另一部分形成在第三介质区中，至少通过第三介质区，栅极区的另一部分与第二N型高掺杂区、N型阱区、P型阱区以及N型漂移区隔离，源极区形成在介质层上，且源极区的至少一部分穿过介质层与第二N型高掺杂区接触，且P型高掺杂区与第二N型高掺杂区之间形成有第二隔离介质。
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为NMOS晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，漏极区上形成有第一N型高掺杂区，第一N型高掺杂区上形成有N型漂移区，N型漂移区中形成有P型阱区、N型阱区、第三介质区以及第二N型高掺杂区，P型阱区中形成有P型高掺杂区，N型阱区形成在P型阱区与第二N型高掺杂区之间，N型漂移区上形成有介质层，衬底电极区形成在介质层中，且衬底电极区设置在P型高掺杂区上，栅极区为分离结构，栅极区形成在第三介质区中，至少通过第三介质区，栅极区与第二N型高掺杂区、N型阱区、P型阱区以及N型漂移区隔离，源极区形成在介质层上，且源极区的至少一部分穿过介质层与第二N型高掺杂区接触。
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为NMOS晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，漏极区上形成有第一N型高掺杂区，第一N型高掺杂区上形成有N型漂移区，N型漂移区中形成有P型阱区、N型阱区、第三介质区以及第二N型高掺杂区，P型阱区中形成有P型高掺杂区，N型阱区形成在P型阱区与第二N型高掺杂区之间，N型漂移区上形成有介质层，衬底电极区形成在介质层中，且衬底电极区设置在P型高掺杂区上，栅极区为分离结构，栅极区形成在第三介质区中，至少通过第三介质区，栅极区与第二N型高掺杂区、N型阱区、P型阱区以及N型漂移区隔离，源极区形成在介质层上，且源极区的至少一部分穿过介质层与第二N型高掺杂区接触，且P型高掺杂区与第二N型高掺杂区之间形成有第二隔离介质。
根据本公开的至少一个实施方式的半导体器件，第二场效应晶体管为NMOS晶体管；第二元胞区包括源极区、衬底电极区、栅极区以及漏极区，漏极区上形成有第一N型高掺杂区，第一N型高掺杂区上形成有N型漂移区，N型漂移区中形成有第一P型阱区、第二P型阱区、N型阱区、P型高掺杂区、第二N型高掺杂区以及第三N型高掺杂区，N型阱区形成在第一P型阱区与第二P型阱区之间，第二N型高掺杂区形成在N型阱区中，第三N型高掺杂区以及P型高掺杂区形成在第二P型阱区中且两者相邻地形成，使得第二N型高掺杂区与第三N型高掺杂区之间通过PN结隔离；第二元胞区还包括介质层，衬底电极区形成在介质层中，且衬底电极区与第三N型高掺杂区以及P型高掺杂区接触；栅极区形成在介质层中，源极区形成在介质层上，且源极区的至少一部分穿过介质层与第二N型高掺杂区接触。
根据本公开的至少一个实施方式的半导体器件，第二场效应晶体管为NMOS晶体管；第二元胞区包括源极区、衬底电极区、栅极区以及漏极区，漏极区上形成有第一N型高掺杂区，第一N型高掺杂区上形成有N型漂移区，N型漂移区中形成有第一P型阱区、第二P型阱区、N型阱区、P型高掺杂区、第二N型高掺杂区以及第三N型高掺杂区，N型阱区形成在第一P型阱区与第二P型阱区之间，第二N型高掺杂区形成在N型阱区中，第三N型高掺杂区以及P型高掺杂区形成在第二P型阱区中且两者相邻地形成，使得第二N型高掺杂区与第三N型高掺杂区之间通过PN结隔离；第二元胞区还包括介质层，衬底电极区形成在介质层中，且衬底电极区与第三N型高掺杂区以及P型高掺杂区接触；栅极区形成在介质层中，源极区形成在介质层上，且源极区的至少一部分穿过介质层与第二N型高掺杂区接触；第二元胞区还包括隔离介质，隔离介质形成在介质层与第一P型阱区之间。
根据本公开的至少一个实施方式的半导体器件，第二场效应晶体管为NMOS晶体管；第二元胞区包括源极区、衬底电极区、栅极区以及漏极区，漏极区上形成有第一N型高掺杂区，第一N型高掺杂区上形成有N型漂移区，N型漂移区中形成有第一P型阱区、第二P型阱区、N型阱区、第一P型高掺杂区、第二P型高掺杂区、第二N型高掺杂区、第三N型高掺杂区以及第四N型高掺杂区，N型阱区形成在第一P型阱区与第二P型阱区之间，第二N型高掺杂区形成在N型阱区中，第三N型高掺杂区、第四N型高掺杂区、第一P型高掺杂区以及第二P型高掺杂区形成在第二P型阱区中，第一P型高掺杂区与第三N型高掺杂区相邻地设置，第二P型高掺杂区与第四N型高掺杂区相邻地设置，第三N型高掺杂区与第四N型高掺杂区之间形成介质区，该介质区中形成栅极区，第二N型高掺杂区与第一P型高掺杂区之间形成介质区，该介质区中形成金属浮空区，第二P型高掺杂区的与第四N型高掺杂区相对的一侧形成有介质区，该介质区中形成金属浮空区；第二元胞区还包括介质层，衬底电极区形成在介质层中，且衬底电极区的一个端部区域与第三N型高掺杂区以及第一P型高掺杂区接触，衬底电极区的另一个端部区域与第四N型高掺杂区以及第二P型高掺杂区接触；源极区形成在介质层上，且源极区的至少一部分穿过介质层与第二N型高掺杂区接触。
根据本公开的至少一个实施方式的半导体器件，第三元胞区包括栅极区以及漏极区，漏极区上形成有N型高掺杂区，N型高掺杂区上形成有N型漂移区，N型漂移区中形成有P型阱区，P型阱区中形成有P型高掺杂区，N型漂移区上形成有介质层，栅极区形成在介质层中，且栅极区形成在P型高掺杂区上。
根据本公开的至少一个实施方式的半导体器件，第三元胞区包括栅极区以及漏极区，漏极区上形成有N型高掺杂区，N型高掺杂区上形成有N型漂移区，N型漂移区中形成有P型阱区，P型阱区中形成有P型高掺杂区，N型漂移区上形成有介质层，栅极区形成在介质层中，且栅极区形成在P型高掺杂区上，第三元胞区还包括隔离介质，隔离介质形成在N型漂移区中且形成在P型阱区的两侧。
根据本公开的至少一个实施方式的半导体器件，第三元胞区包括栅极区以及漏极区，漏极区上形成有N型高掺杂区，N型高掺杂区上形成有N型漂移区，N型漂移区中形成有第一P型阱区以及第二P型阱区，第一P型阱区与第二P型阱区之间形成N型阱区，第二P型阱区中形成有P型高掺杂区，N型阱区以及第二P型阱区上形成有介质层，栅极区形成在介质层中，且栅极区形成在P型高掺杂区上，第二P型阱区位于第一P型阱区与介质层之间，第一P型阱区的横向延伸尺寸小于N型漂移区的横向延伸尺寸。
根据本公开的至少一个实施方式的半导体器件，第三元胞区包括栅极区以及漏极区，漏极区上形成有N型高掺杂区，N型高掺杂区上形成有N型漂移区，N型漂移区中形成有第一P型阱区以及第二P型阱区，第一P型阱区与第二P型阱区之间形成N型阱区，第二P型阱区中形成有P型高掺杂区，至少N型阱区以及第二P型阱区上形成有介质层，栅极区形成在介质层中，且栅极区形成在P型高掺杂区上，第二P型阱区位于第一P型阱区与介质层之间，第一P型阱区的横向延伸尺寸小于N型漂移区的横向延伸尺寸，第三元胞区还包括隔离介质，隔离介质设置在第一P型阱区、N型阱区以及第二P型阱区的共同的一侧。
附图说明
附图示出了本公开的示例性实施方式，并与其说明一起用于解释本公开的原理，其中包括了这些附图以提供对本公开的进一步理解，并且附图包括在本说明书中并构成本说明书的一部分。
图1是本公开的一个实施方式的用于电池保护的半导体器件对应的电路结构示意图。
图2是本公开的一个实施方式的用于电池保护的半导体器件的整体布局结构示意图。
图3是本公开的一个实施方式的用于电池保护的半导体器件的第一元胞区(MN1)对应的电路结构示意图。
图4是本公开的一个实施方式的用于电池保护的半导体器件的第二元胞区(MNB)对应的电路结构示意图。
图5是本公开的一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
图6是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
图7是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
图8是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
图9的左图和右图为图5示出的结构(被设计成三维结构)的两个不同位置的截面示意图。
图10的左图和右图为图6示出的结构(被设计成三维结构)的两个不同位置的截面示意图。
图11是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
图12是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
图13是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
图14是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
图15的左图和右图为图11示出的结构(被设计成三维结构)的两个不同位置的截面示意图。
图16的左图和右图为图12示出的结构(被设计成三维结构)的两个不同位置的截面示意图。
图17是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
图18是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
图19的左图和右图为图17示出的结构(被设计成T型三维沟槽栅结构)的两个不同位置的截面示意图。
图20是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
图21是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
图22的左图和右图为图20示出的结构(被设计成三维体内厚氧化层沟道栅结构)的两个不同位置的截面示意图。
图23是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
图24是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
图25的左图和右图为图23示出的结构(被设计成三维分离沟槽栅结构)的两个不同位置的截面示意图。
图26是本公开的一个实施方式的用于电池保护的半导体器件的第二元胞区的结构示意图。
图27是本公开的又一个实施方式的用于电池保护的半导体器件的第二元胞区的结构示意图。
图28的左图和右图为图27示出的结构(被设计成三维结构)的两个不同位置的截面示意图。
图29是本公开的又一个实施方式的用于电池保护的半导体器件的第二元胞区的结构示意图。
图30是本公开的一个实施方式的用于电池保护的半导体器件的第三元胞区的结构示意图。
图31是本公开的又一个实施方式的用于电池保护的半导体器件的第三元胞区的结构示意图。
图32是本公开的又一个实施方式的用于电池保护的半导体器件的第三元胞区的结构示意图。
图33是本公开的又一个实施方式的用于电池保护的半导体器件的第三元胞区的结构示意图。
具体实施方式
下面结合附图和实施方式对本公开作进一步的详细说明。可以理解的是，此处所描述的具体实施方式仅用于解释相关内容，而非对本公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本公开相关的部分。
需要说明的是，在不冲突的情况下，本公开中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本公开的技术方案。
除非另有说明，否则示出的示例性实施方式/实施例将被理解为提供可以在实践中实施本公开的技术构思的一些方式的各种细节的示例性特征。因此，除非另有说明，否则在不脱离本公开的技术构思的情况下，各种实施方式/实施例的特征可以另外地组合、分离、互换和/或重新布置。
在附图中使用交叉影线和/或阴影通常用于使相邻部件之间的边界变得清晰。如此，除非说明，否则交叉影线或阴影的存在与否均不传达或表示对部件的具体材料、材料性质、尺寸、比例、示出的部件之间的共性和/或部件的任何其它特性、属性、性质等的任何偏好或者要求。此外，在附图中，为了清楚和/或描述性的目的，可以夸大部件的尺寸和相对尺寸。当可以不同地实施示例性实施例时，可以以不同于所描述的顺序来执行具体的工艺顺序。例如，可以基本同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外，同样的附图标记表示同样的部件。
当一个部件被称作“在”另一部件“上”或“之上”、“连接到”或“结合到”另一部件时，该部件可以直接在所述另一部件上、直接连接到或直接结合到所述另一部件，或者可以存在中间部件。然而，当部件被称作“直接在”另一部件“上”、“直接连接到”或“直接结合到”另一部件时，不存在中间部件。为此，术语“连接”可以指物理连接、电气连接等，并且具有或不具有中间部件。
为了描述性目的，本公开可使用诸如“在……之下”、“在……下方”、“在……下”、“下”、“在……上方”、“上”、“在……之上”、“较高的”和“侧(例如，如在“侧壁”中)”等的空间相对术语，从而来描述如附图中示出的一个部件与另一(其它)部件的关系。除了附图中描绘的方位之外，空间相对术语还意图包含设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它部件或特征“下方”或“之下”的部件将随后被定位为“在”所述其它部件或特征“上方”。因此，示例性术语“在……下方”可以包含“上方”和“下方”两种方位。此外，设备可被另外定位(例如，旋转90度或者在其它方位处)，如此，相应地解释这里使用的空间相对描述语。
这里使用的术语是为了描述具体实施例的目的，而不意图是限制性的。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一个(种、者)”和“所述(该)”也意图包括复数形式。此外，当在本说明书中使用术语“包含”和/或“包括”以及它们的变型时，说明存在所陈述的特征、整体、步骤、操作、部件、组件和/或它们的组，但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、部件、组件和/或它们的组。还要注意的是，如这里使用的，术语“基本上”、“大约”和其它类似的术语被用作近似术语而不用作程度术语，如此，它们被用来解释本领域普通技术人员将认识到的测量值、计算值和/或提供的值的固有偏差。
如图1和图2所示，本公开的半导体器件，包括：第一元胞区100，第一元胞区100形成有第一场效应晶体管；第二元胞区200，第二元胞区200形成有第二场效应晶体管，第二场效应晶体管作为第一开关，第一开关用于控制第一场效应晶体管的源极与衬底之间的连通与断开；以及第三元胞区300，第三元胞区300形成有第二开关，第二开关用于控制第一场效应晶体管的栅极与漏极之间的连通与断开；其中，第二元胞区200以及第三元胞区300形成在第一元胞区100上，且第二元胞区200与第三元胞区300相邻地形成。
图5是本公开的一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。
如图1和图5所示，半导体器件的第一场效应晶体管(MN1)为NMOS晶体管；第一元胞区100包括源极区101(S)、衬底电极区102(B)、栅极区104(G)以及漏极区111(D)，漏极区111(D)上形成有第一N型高掺杂区110(N+)，第一N型高掺杂区110(N+)上形成有N型漂移区109(ND)，N型漂移区109(ND)中形成有P型阱区106(PW)、N型阱区108(N)以及第二N型高掺杂区107(N+)，P型阱区106(PW)中形成有P型高掺杂区105(P+)，N型阱区108(N)形成在P型阱区106(PW)与第二N型高掺杂区107(N+)之间，N型漂移区109(ND)上形成有介质层103，衬底电极区102(B)形成在介质层103中，且衬底电极区102(B)设置在P型高掺杂区105(P+)上，栅极区104(G)形成在介质层103中，源极区101(S)形成在介质层103上，且源极区103(S)的至少一部分穿过介质层103与第二N型高掺杂区107(N+)接触。
图5示出的第一元胞区100在横向上为对称结构。
其中，N+区的掺杂浓度大于N区的掺杂浓度，P+区的掺杂浓度大于PW区的掺杂浓度。
其中，源极区101可以为金属材料，介质层103为氧化层，衬底电极区102为金属材料，栅极区104可以为多晶硅，P型高掺杂区105为进行了P型掺杂的硅，P型阱区106为进行了P型掺杂的硅，第二N型高掺杂区107、第一N型高掺杂区110为进行了N型掺杂的硅，N型阱区108为进行了N型掺杂的硅，N型漂移区109为进行了N型掺杂的硅，漏极区111可以为金属材料。
如图5所示，N区与PW区构成寄生二极管D2(图1中也示出了D2)，PW区与ND区构成寄生二极管D1(图1中也示出了D1)，P+区与N+区之间通过PN结隔离。
图6是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。第一场效应晶体管为NMOS晶体管；第一元胞区100包括源极区101(S)、衬底电极区102(B)、栅极区104(G)以及漏极区111(D)，漏极区111(D)上形成有第一N型高掺杂区110(N+)，第一N型高掺杂区110(N+)上形成有N型漂移区109(ND)，N型漂移区109(ND)中形成有P型阱区106(PW)、N型阱区108(N)以及第二N型高掺杂区107(P+)，P型阱区106(PW)中形成有P型高掺杂区105(P+)，N型阱区108(N)形成在P型阱区106(PW)与第二N型高掺杂区107(P+)之间，N型漂移区109(ND)上形成有介质层103，衬底电极区102(B)形成在介质层103中，且衬底电极区102(B)设置在P型高掺杂区105(P+)上，栅极区104(G)形成在介质层103中，源极区101(S)形成在介质层103上，且源极区103(S)的至少一部分穿过介质层103与第二N型高掺杂区107(N+)接触，且栅极区104(G)的至少一部分与第二N型高掺杂区107(N+)的至少一部分之间形成有第一隔离介质112。
与图5中示出的结构类似，图6示出的第一元胞区100在横向上为对称结构。
第一隔离介质112可以为氧化层。通过第一隔离介质112，提高G-N耐压性。
图7是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。第一场效应晶体管为NMOS晶体管；第一元胞区100包括源极区101、衬底电极区102、栅极区104以及漏极区111，漏极区111上形成有第一N型高掺杂区110，第一N型高掺杂区110上形成有N型漂移区109，N型漂移区109中形成有P型阱区106、N型阱区108以及第二N型高掺杂区107，P型阱区106中形成有P型高掺杂区105，N型阱区108形成在P型阱区106与第二N型高掺杂区107之间，N型漂移区109上形成有介质层103，衬底电极区102形成在介质层103中，且衬底电极区102设置在P型高掺杂区105上，栅极区104形成在介质层103中，源极区101形成在介质层103上，且源极区103的至少一部分穿过介质层103与第二N型高掺杂区107接触，且P型高掺杂区105与第二N型高掺杂区107之间形成有第二隔离介质113。
与图5中示出的结构类似，图7示出的第一元胞区100在横向上为对称结构。
第二隔离介质113可以为氧化层，即P+区与N+区通过第二隔离介质(沟槽介质)隔离。
图8是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。第一场效应晶体管为NMOS晶体管；第一元胞区100包括源极区101、衬底电极区102、栅极区104以及漏极区111，漏极区111上形成有第一N型高掺杂区110，第一N型高掺杂区110上形成有N型漂移区109，N型漂移区109中形成有P型阱区106、N型阱区108以及第二N型高掺杂区107，P型阱区106中形成有P型高掺杂区105，N型阱区108形成在P型阱区106与第二N型高掺杂区107之间，N型漂移区109上形成有介质层103，衬底电极区102形成在介质层103中，且衬底电极区102设置在P型高掺杂区105上，栅极区104形成在介质层103中，源极区101形成在介质层103上，且源极区103的至少一部分穿过介质层103与第二N型高掺杂区107接触，且P型高掺杂区105与第二N型高掺杂区107之间形成有第二隔离介质113，且栅极区104的至少一部分与第二N型高掺杂区107的至少一部分之间形成有第一隔离介质112。
与图7中示出的结构类似，图8示出的第一元胞区100在横向上为对称结构。通过第一隔离介质112，提高G-N耐压性。
图9的左图和右图为图5示出的结构(被设计成三维结构)的两个不同位置的截面示意图。
图10的左图和右图为图6示出的结构(被设计成三维结构)的两个不同位置的截面示意图。
图11是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。
图12是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。
如图11和图12所示，第一场效应晶体管为NMOS晶体管；第一元胞区100包括源极区101(S)、衬底电极区102(B)、栅极区104(G)以及漏极区111(D)，漏极区111(D)上形成有第一N型高掺杂区110(N+)，第一N型高掺杂区110(N+)上形成有N型漂移区109(ND)，N型漂移区109(ND)中形成有P型阱区106(PW)、N型阱区108(N)、第三介质区114以及第二N型高掺杂区107(N+)，P型阱区106(PW)中形成有P型高掺杂区105(P+)，N型阱区108(N)形成在P型阱区106(PW)与第二N型高掺杂区107(N+)之间，N型漂移区109(ND)上形成有介质层103，衬底电极区102(B)形成在介质层103中，且衬底电极区102(B)设置在P型高掺杂区105(P+)上，栅极区104(G)形成在第三介质区114中，至少通过第三介质区114，栅极区104(G)与第二N型高掺杂区107(N+)、N型阱区108(N)、P型阱区106(PW)以及N型漂移区109(ND)隔离，源极区101(S)形成在介质层103上，且源极区103(S)的至少一部分穿过介质层103与第二N型高掺杂区107接触(N+)。
图11中N+区与第三介质区114之间存在N区，图12中N+区与第三介质区114之间不存在N区。
图11以及图12中示出的第一元胞区中的栅极区为沟槽栅。
图11以及图12中示出的第一元胞区100在横向上为对称结构。
如图11以及图12所示，N区与PW区构成寄生二极管D2(图1中也示出了D2)，PW区与ND区构成寄生二极管D1(图1中也示出了D1)，P+区与N+区之间通过PN结隔离。
图13是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。
图14是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。
如图13和图14所示，第一场效应晶体管为NMOS晶体管；第一元胞区100包括源极区101、衬底电极区102、栅极区104以及漏极区111，漏极区111上形成有第一N型高掺杂区110，第一N型高掺杂区110上形成有N型漂移区109，N型漂移区109中形成有P型阱区106、N型阱区108、第三介质区114以及第二N型高掺杂区107，P型阱区106中形成有P型高掺杂区105，N型阱区108形成在P型阱区106与第二N型高掺杂区107之间，N型漂移区109上形成有介质层103，衬底电极区102形成在介质层103中，且衬底电极区102设置在P型高掺杂区105上，栅极区104形成在第三介质区114中，至少通过第三介质区114，栅极区104与第二N型高掺杂区107、N型阱区108、P型阱区106以及N型漂移区109隔离，源极区101形成在介质层103上，且源极区103的至少一部分穿过介质层103与第二N型高掺杂区107接触，且P型高掺杂区105与第二N型高掺杂区107之间形成有第二隔离介质113。
图13中N+区与第三介质区114之间存在N区，图14中N+区与第三介质区114之间不存在N区。
图13以及图14中示出的第一元胞区100中的栅极区为沟槽栅。
图13以及图14中示出的第一元胞区100在横向上为对称结构。
图13以及图14中，P+区与N+区通过第二隔离介质113(沟槽介质)隔离。
图15的左图和右图为图11示出的结构(被设计成三维结构)的两个不同位置的截面示意图。
图16的左图和右图为图12示出的结构(被设计成三维结构)的两个不同位置的截面示意图。
图17是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。
如图17所示，第一场效应晶体管为NMOS晶体管；第一元胞区100包括源极区101(S)、衬底电极区102(B)、栅极区104(G)以及漏极区111(D)，漏极区111(D)上形成有第一N型高掺杂区110(N+)，第一N型高掺杂区110(N+)上形成有N型漂移区109(ND)，N型漂移区109(ND)中形成有P型阱区106(PW)、N型阱区108(N)、第三介质区114以及第二N型高掺杂区107(N+)，P型阱区106(PW)中形成有P型高掺杂区105(P+)，N型阱区108(N)形成在P型阱区106(PW)与第二N型高掺杂区107(N+)之间，N型漂移区109(ND)上形成有介质层103，衬底电极区102(B)形成在介质层103中，且衬底电极区102(B)设置在P型高掺杂区105(P+)上，栅极区104(G)的一部分形成在介质层103中，栅极区104(G)的另一部分形成在第三介质区114中，至少通过第三介质区114，栅极区104(G)的另一部分与第二N型高掺杂区107(N+)、N型阱区108(N)、P型阱区106(PW)以及N型漂移区109(NW)隔离，源极区101(S)形成在介质层103上，且源极区103(S)的至少一部分穿过介质层103与第二N型高掺杂区107(N+)接触。
其中，栅极区104为T型沟槽栅。
图17示出的第一元胞区100在横向上为对称结构。
图17中，N区与PW区构成寄生二极管D2(图1中示出了D2)，PW区与ND区构成寄生二极管D1(图1中示出了D1)，P+区与N+区之间通过PN结隔离。
图18是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。
如图18所示，第一场效应晶体管为NMOS晶体管；第一元胞区100包括源极区101、衬底电极区102、栅极区104以及漏极区111，漏极区111上形成有第一N型高掺杂区110，第一N型高掺杂区110上形成有N型漂移区109，N型漂移区109中形成有P型阱区106、N型阱区108、第三介质区114以及第二N型高掺杂区107，P型阱区106中形成有P型高掺杂区105，N型阱区108形成在P型阱区106与第二N型高掺杂区107之间，N型漂移区109上形成有介质层103，衬底电极区102形成在介质层103中，且衬底电极区102设置在P型高掺杂区105上，栅极区104的一部分形成在介质层103中，栅极区104的另一部分形成在第三介质区114中，至少通过第三介质区114，栅极区104的另一部分与第二N型高掺杂区107、N型阱区108、P型阱区106以及N型漂移区109隔离，源极区101形成在介质层103上，且源极区103的至少一部分穿过介质层103与第二N型高掺杂区107接触，且P型高掺杂区105与第二N型高掺杂区107之间形成有第二隔离介质113。
与图17中示出的结构类似，图18示出的第一元胞区100在横向上为对称结构。
图18中，P+区与N+区通过第二隔离介质113(沟槽介质)隔离。
其中，栅极区104为T型沟槽栅。
图19的左图和右图为图17示出的结构(被设计成T型三维沟槽栅结构)的两个不同位置的截面示意图。
图20是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。
如图20所示，第一场效应晶体管为NMOS晶体管；第一元胞区100包括源极区101(S)、衬底电极区102(B)、栅极区104(G)以及漏极区111(D)，漏极区111(D)上形成有第一N型高掺杂区110(N+)，第一N型高掺杂区110(N+)上形成有N型漂移区109(ND)，N型漂移区109(ND)中形成有P型阱区106(PW)、N型阱区108(N)、第三介质区114以及第二N型高掺杂区107(N+)，P型阱区106(PW)中形成有P型高掺杂区105(P+)，N型阱区108(N)形成在P型阱区106(PW)与第二N型高掺杂区107(N+)之间，N型漂移区109(ND)上形成有介质层103，衬底电极区102(B)形成在介质层103中，且衬底电极区102(B)设置在P型高掺杂区105(P+)上，栅极区104(G)形成在第三介质区114中，至少通过第三介质区114，栅极区104(G)与第二N型高掺杂区107(N+)、N型阱区108(N)、P型阱区106(PW)以及N型漂移区109(ND)隔离，源极区101(S)形成在介质层103上，且源极区103(S)的至少一部分穿过介质层103与第二N型高掺杂区107接触(N+)。
与图12中示出的结构不同的是，图20中的器件结构采用了体内厚氧化层沟道栅，即第三介质区114的厚度(图20中的竖直方向)大于栅极区104的厚度，例如两倍以上。
图20示出的第一元胞区100在横向上为对称结构。
图21是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。
如图21所示，第一场效应晶体管为NMOS晶体管；第一元胞区100包括源极区101、衬底电极区102、栅极区104以及漏极区111，漏极区111上形成有第一N型高掺杂区110，第一N型高掺杂区110上形成有N型漂移区109，N型漂移区109中形成有P型阱区106、N型阱区108、第三介质区114以及第二N型高掺杂区107，P型阱区106中形成有P型高掺杂区105，N型阱区108形成在P型阱区106与第二N型高掺杂区107之间，N型漂移区109上形成有介质层103，衬底电极区102形成在介质层103中，且衬底电极区102设置在P型高掺杂区105上，栅极区104形成在第三介质区114中，至少通过第三介质区114，栅极区104与第二N型高掺杂区107、N型阱区108、P型阱区106以及N型漂移区109隔离，源极区101形成在介质层103上，且源极区103的至少一部分穿过介质层103与第二N型高掺杂区107接触，且P型高掺杂区105与第二N型高掺杂区107之间形成有第二隔离介质113。
图21中N+区与第三介质区114之间不存在N区。
与图14中示出的结构不同的是，图21中的器件结构采用了体内厚氧化层沟道栅，即第三介质区114的厚度(图21中的竖直方向)大于栅极区104的厚度，例如两倍以上。
图21中示出的第一元胞区100在横向上为对称结构。
图21中，P+区与N+区通过第二隔离介质113(沟槽介质)隔离。
图22的左图和右图为图20示出的结构(被设计成三维体内厚氧化层沟道栅结构)的两个不同位置的截面示意图。
图23是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。第一场效应晶体管为NMOS晶体管；第一元胞区100包括源极区101、衬底电极区102、栅极区104以及漏极区111，漏极区111上形成有第一N型高掺杂区110，第一N型高掺杂区110上形成有N型漂移区109，N型漂移区109中形成有P型阱区106、N型阱区108、第三介质区114以及第二N型高掺杂区107，P型阱区106中形成有P型高掺杂区105，N型阱区108形成在P型阱区106与第二N型高掺杂区107之间，N型漂移区109上形成有介质层103，衬底电极区102形成在介质层103中，且衬底电极区102设置在P型高掺杂区105上，栅极区104为分离结构，栅极区104形成在第三介质区114中，至少通过第三介质区114，栅极区104与第二N型高掺杂区107、N型阱区108、P型阱区106以及N型漂移区109隔离，源极区101形成在介质层103上，且源极区103的至少一部分穿过介质层103与第二N型高掺杂区107接触。
与图12中示出的结构不同的是，图23中的器件结构采用了分离沟槽栅结构。
图23示出的第一元胞区100在横向上为对称结构。
图24是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。第一场效应晶体管为NMOS晶体管；第一元胞区100包括源极区101、衬底电极区102、栅极区104以及漏极区111，漏极区111上形成有第一N型高掺杂区110，第一N型高掺杂区110上形成有N型漂移区109，N型漂移区109中形成有P型阱区106、N型阱区108、第三介质区114以及第二N型高掺杂区107，P型阱区106中形成有P型高掺杂区105，N型阱区108形成在P型阱区106与第二N型高掺杂区107之间，N型漂移区109上形成有介质层103，衬底电极区102形成在介质层103中，且衬底电极区102设置在P型高掺杂区105上，栅极区104为分离结构，栅极区104形成在第三介质区114中，至少通过第三介质区114，栅极区104与第二N型高掺杂区107、N型阱区108、P型阱区106以及N型漂移区109隔离，源极区101形成在介质层103上，且源极区103的至少一部分穿过介质层103与第二N型高掺杂区107接触，且P型高掺杂区105与第二N型高掺杂区107之间形成有第二隔离介质113。
图24中N+区与第三介质区114之间不存在N区。
与图14中示出的结构不同的是，图24中的器件结构采用了分离沟槽栅结构。
图24中示出的第一元胞区100在横向上为对称结构。
图24中，P+区与N+区通过第二隔离介质113(沟槽介质)隔离。
图25的左图和右图为图23示出的结构(被设计成三维分离沟槽栅结构)的两个不同位置的截面示意图。
上述各个实施方式中，半导体器件的第一场效应晶体管均为NMOS晶体管，本领域技术人员应当理解，第一场效应晶体管也可以设计成PMOS晶体管，如果将第一场效应晶体管设计成PMOS晶体管，上述各个实施方式的第一元胞区100中的“P型”与“N型”互换，即可形成多个实施方式的形成PMOS晶体管的第一元胞区。
图1及图3中的MN1电路结构可以采用上述各个实施方式的第一元胞区来实现。
图26是本公开的一个实施方式的用于电池保护的半导体器件的第二元胞区200的结构示意图。
如图26所示，半导体器件的第二场效应晶体管为NMOS晶体管；第二元胞区200包括源极区(S)、衬底电极区(B)、栅极区(G)以及漏极区(D)，漏极区(D)上形成有第一N型高掺杂区(N+)，第一N型高掺杂区(N+)上形成有N型漂移区(ND)，N型漂移区(ND)中形成有第一P型阱区(PW)、第二P型阱区、N型阱区(N)、P型高掺杂区(P+)、第二N型高掺杂区(N+)以及第三N型高掺杂区(N+)，N型阱区(N)形成在第一P型阱区(PW)与第二P型阱区之间，第二N型高掺杂区(N+)形成在N型阱区(N)中，第三N型高掺杂区(N+)以及P型高掺杂区(P+)形成在第二P型阱区中且两者相邻地形成，使得第二N型高掺杂区(N+)与第三N型高掺杂区(N+)之间通过PN结隔离；第二元胞区200还包括介质层，衬底电极区(B)形成在介质层中，且衬底电极区(B)与第三N型高掺杂区(N+)以及P型高掺杂区接触(P+)；栅极区(G)形成在介质层中，源极区(S)形成在介质层上，且源极区(S)的至少一部分穿过介质层与第二N型高掺杂区(N+)接触。
图26中，栅极区(G)为平面栅结构，第二N型高掺杂区(N+)与第三N型高掺杂区(N+)之间的PN结构成寄生二极管D4(图1及图4中均示出了D4)。
第二元胞区200的栅极区(G)与上述实施方式中的第一元胞区100的栅极区(G)对应设置，第二元胞区200的源极区(S)与第一元胞区100的源极区(S)对应设置，第二元胞区200的衬底电极区(B)与第一元胞区100的衬底电极区(B)对应设置，第二元胞区200的介质层与第一元胞区100的介质层对应设置，第二元胞区200的N型漂移区与第一元胞区100的N型漂移区对应设置，第二元胞区200的漏极区(D)与第一元胞区100的漏极区(D)对应设置，第二元胞区200的漏极区上形成的第一N型高掺杂区(N+)与第一元胞区100的漏极区上形成的第一N型高掺杂区(N+)对应设置。
如图2所示，第二元胞区200形成在第一元胞区100上。
图26中，第二元胞区200通过PN结隔离相邻的第二元胞区。
图27是本公开的又一个实施方式的用于电池保护的半导体器件的第二元胞区200的结构示意图。第二场效应晶体管为NMOS晶体管；第二元胞区200包括源极区、衬底电极区、栅极区以及漏极区，漏极区上形成有第一N型高掺杂区，第一N型高掺杂区上形成有N型漂移区，N型漂移区中形成有第一P型阱区、第二P型阱区、N型阱区、P型高掺杂区、第二N型高掺杂区以及第三N型高掺杂区，N型阱区形成在第一P型阱区与第二P型阱区之间，第二N型高掺杂区形成在N型阱区中，第三N型高掺杂区以及P型高掺杂区形成在第二P型阱区中且两者相邻地形成，使得第二N型高掺杂区与第三N型高掺杂区之间通过PN结隔离；第二元胞区200还包括介质层，衬底电极区形成在介质层中，且衬底电极区与第三N型高掺杂区以及P型高掺杂区接触；栅极区形成在介质层中，源极区形成在介质层上，且源极区的至少一部分穿过介质层与第二N型高掺杂区接触；第二元胞区200还包括隔离介质，隔离介质形成在介质层与第一P型阱区之间。
图27中，栅极区(G)为平面栅结构，第二N型高掺杂区(N+)与第三N型高掺杂区(N+)之间的PN结构成寄生二极管D4(图1及图4中均示出了D4)。
图27中，第二元胞区200通过隔离介质隔离相邻的第二元胞区。
图28的左图和右图为图27示出的结构(被设计成三维结构)的两个不同位置的截面示意图。
图29是本公开的又一个实施方式的用于电池保护的半导体器件的第二元胞区200的结构示意图。第二场效应晶体管为NMOS晶体管；第二元胞区200包括源极区(S)、衬底电极区(B1)、栅极区(G)以及漏极区(D)，漏极区(D)上形成有第一N型高掺杂区(N+)，第一N型高掺杂区(N+)上形成有N型漂移区(ND)，N型漂移区(ND)中形成有第一P型阱区(PW)、第二P型阱区、N型阱区(N)、第一P型高掺杂区(P+)、第二P型高掺杂区(P+)、第二N型高掺杂区(N+)、第三N型高掺杂区(N+)以及第四N型高掺杂区(N+)，N型阱区(N)形成在第一P型阱区(PW)与第二P型阱区之间，第二N型高掺杂区(N+)形成在N型阱区(N)中，第三N型高掺杂区(N+)、第四N型高掺杂区(N+)、第一P型高掺杂区(P+)以及第二P型高掺杂区(P+)形成在第二P型阱区中，第一P型高掺杂区(P+)与第三N型高掺杂区(N+)相邻地设置，第二P型高掺杂区(P+)与第四N型高掺杂区(N+)相邻地设置，第三N型高掺杂区(N+)与第四N型高掺杂区(N+)之间形成介质区，该介质区中形成栅极区(G)，第二N型高掺杂区(N+)与第一P型高掺杂区(P+)之间形成介质区，该介质区中形成金属浮空区，第二P型高掺杂区(P+)的与第四N型高掺杂区(N+)相对的一侧形成有介质区，该介质区中形成金属浮空区；第二元胞区200还包括介质层，衬底电极区(B1)形成在介质层中，且衬底电极区(B1)的一个端部区域与第三N型高掺杂区(N+)以及第一P型高掺杂区(P+)接触，衬底电极区(B+)的另一个端部区域与第四N型高掺杂区(N+)以及第二P型高掺杂区(P+)接触；源极区(S)形成在介质层上，且源极区(S)的至少一部分穿过介质层与第二N型高掺杂区(N+)接触。
如图29所示，N型阱区与第二P型阱区构成寄生二极管D4(图1及图4中示出了D4)。
上述各个实施方式中，半导体器件的第二场效应晶体管均为NMOS晶体管，本领域技术人员应当理解，第二场效应晶体管也可以设计成PMOS晶体管，如果将第二场效应晶体管设计成PMOS晶体管，上述各个实施方式的第二元胞区200中的“P型”与“N型”互换，即可形成多个实施方式的形成PMOS晶体管的第二元胞区。
图1及图4中的MNB电路结构可以采用上述各个实施方式的第二元胞区来实现。
图30是本公开的一个实施方式的用于电池保护的半导体器件的第三元胞区300的结构示意图。
如图30所示，第三元胞区300包括栅极区(G)以及漏极区(D)，漏极区(D)上形成有N型高掺杂区(N+)，N型高掺杂区(N+)上形成有N型漂移区(ND)，N型漂移区(ND)中形成有P型阱区(PW)，P型阱区(PW)中形成有P型高掺杂区(P+)，N型漂移区(ND)上形成有介质层，栅极区(G)形成在介质层中，且栅极区(G)形成在P型高掺杂区(P+)上。
其中，P型阱区(PW)与N型漂移区(ND)构成第二开关即第三寄生二极管D3，也即耐压二极管D3(图1中示出了耐压二极管D3)，N型漂移区(ND)作为图1中的电阻R1。本领域技术人员可以通过对N型漂移区的厚度和/或掺杂浓度等的调整来调整R1的阻值。
图31是本公开的又一个实施方式的用于电池保护的半导体器件的第三元胞区300的结构示意图。
如图31所示，第三元胞区300包括栅极区以及漏极区，漏极区上形成有N型高掺杂区，N型高掺杂区上形成有N型漂移区，N型漂移区中形成有P型阱区，P型阱区中形成有P型高掺杂区，N型漂移区上形成有介质层，栅极区形成在介质层中，且栅极区形成在P型高掺杂区上，第三元胞区300还包括隔离介质，隔离介质形成在N型漂移区中且形成在P型阱区的两侧。
图32是本公开的又一个实施方式的用于电池保护的半导体器件的第三元胞区300的结构示意图。
如图32所示，第三元胞区300包括栅极区(G)以及漏极区(D)，漏极区(D)上形成有N型高掺杂区(N+)，N型高掺杂区(N+)上形成有N型漂移区(ND)，N型漂移区(ND)中形成有第一P型阱区(PW)以及第二P型阱区，第一P型阱区(PW)与第二P型阱区之间形成N型阱区(N)，第二P型阱区中形成有P型高掺杂区(P+)，N型阱区(N)以及第二P型阱区上形成有介质层，栅极区(G)形成在介质层中，且栅极区(G)形成在P型高掺杂区(P+)上，第二P型阱区位于第一P型阱区(PW)与介质层之间，第一P型阱区(PW)的横向延伸尺寸小于N型漂移区(ND)的横向延伸尺寸。
本领域技术人员可以通过对N型漂移区的厚度和/或掺杂浓度等的调整来调整R1的阻值，也可以通过对PW区的横向延伸尺寸相对于ND区的横向延伸尺寸的大小进行调整来调整R1的阻值。
图33是本公开的又一个实施方式的用于电池保护的半导体器件的第三元胞区300的结构示意图。
如图33所示，第三元胞区300包括栅极区以及漏极区，漏极区上形成有N型高掺杂区，N型高掺杂区上形成有N型漂移区，N型漂移区中形成有第一P型阱区以及第二P型阱区，第一P型阱区与第二P型阱区之间形成N型阱区，第二P型阱区中形成有P型高掺杂区，至少N型阱区以及第二P型阱区上形成有介质层，栅极区形成在介质层中，且栅极区形成在P型高掺杂区上，第二P型阱区位于第一P型阱区与介质层之间，第一P型阱区的横向延伸尺寸小于N型漂移区的横向延伸尺寸，第三元胞区300还包括隔离介质，隔离介质设置在第一P型阱区、N型阱区以及第二P型阱区的共同的一侧。
第三元胞区300的栅极区(G)与上述实施方式中的第一元胞区100的栅极区(G)对应设置，第三元胞区300的介质层与第一元胞区100的介质层对应设置，第三元胞区300的N型漂移区与第一元胞区100的N型漂移区对应设置，第三元胞区300的漏极区(D)与第一元胞区100的漏极区(D)对应设置，第三元胞区300的漏极区上形成的N型高掺杂区(N+)与第一元胞区100的漏极区上形成的第一N型高掺杂区(N+)对应设置。
如图2所示，第三元胞区300形成在第一元胞区100上。
图1中的D3&R1电路结构可以采用上述各个实施方式的第三元胞区来实现。
本领域技术人员应当理解，上述各个实施方式中，D区、N+区、ND区、PW区、G区、S区、B区、N区、N+区、P+区、介质层、隔离介质等的大小、形状均是示例性的，本领域技术人员对大小、形状的适当调整，均落入本公开的保护范围。
本领域的技术人员应当理解，上述实施方式仅仅是为了清楚地说明本公开，而并非是对本公开的范围进行限定。对于所属领域的技术人员而言，在上述公开的基础上还可以做出其它变化或变型，并且这些变化或变型仍处于本公开的范围内。

Claims (10)

1.一种半导体器件，其特征在于，包括：
第一元胞区，所述第一元胞区形成有第一场效应晶体管；
第二元胞区，所述第二元胞区形成有第二场效应晶体管，所述第二场效应晶体管作为第一开关，所述第一开关用于控制所述第一场效应晶体管的源极与衬底之间的连通与断开；以及
第三元胞区，所述第三元胞区形成有第二开关，所述第二开关用于控制所述第一场效应晶体管的栅极与漏极之间的连通与断开；
其中，第二元胞区以及第三元胞区形成在所述第一元胞区上，且所述第二元胞区与所述第三元胞区相邻地形成。
2.根据权利要求1所述的半导体器件，其特征在于，所述第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，所述第一元胞区中形成第一寄生二极管和第二寄生二极管，所述第一寄生二极管和所述第二寄生二极管构成反向串联结构，所述第一寄生二极管及所述第二寄生二极管形成在源极区与漏极区之间，第一元胞区中形成的所述第一寄生二极管以及第二寄生二极管的衔接区域至少形成在衬底电极区上。
3.根据权利要求2所述的半导体器件，其特征在于，所述第二元胞区包括源极区、衬底电极区、栅极区以及漏极区，所述第二元胞区形成的所述第二场效应晶体管具有第四寄生二极管，所述第四寄生二极管形成在所述第二场效应晶体管的源极区与衬底电极区之间。
4.根据权利要求3所述的半导体器件，其特征在于，第二元胞区的栅极区与第一元胞区的栅极区对应设置，第二元胞区的源极区与第一元胞区的源极区对应设置，第二元胞区的衬底电极区与第一元胞区的衬底电极区对应设置，第二元胞区的漏极区与第一元胞区的漏极区对应设置。
5.根据权利要求2所述的半导体器件，其特征在于，所述第三元胞区包括栅极区以及漏极区，在所述第三元胞区的漏极区与栅极区之间形成第三寄生二极管和电阻，所述第三寄生二极管和所述电阻构成串联结构。
6.根据权利要求5所述的半导体器件，其特征在于，第三元胞区的栅极区与第一元胞区的栅极区对应设置，第三元胞区的漏极区与第一元胞区的漏极区对应设置。
7.根据权利要求1或2所述的半导体器件，其特征在于，所述第一场效应晶体管为NMOS晶体管；
所述第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，所述漏极区上形成有第一N型高掺杂区，所述第一N型高掺杂区上形成有N型漂移区，所述N型漂移区中形成有P型阱区、N型阱区以及第二N型高掺杂区，所述P型阱区中形成有P型高掺杂区，所述N型阱区形成在所述P型阱区与所述第二N型高掺杂区之间，所述N型漂移区上形成有介质层，所述衬底电极区形成在所述介质层中，且所述衬底电极区设置在所述P型高掺杂区上，所述栅极区形成在所述介质层中，所述源极区形成在所述介质层上，且所述源极区的至少一部分穿过所述介质层与所述第二N型高掺杂区接触。
8.根据权利要求1或2所述的半导体器件，其特征在于，所述第一场效应晶体管为NMOS晶体管；
所述第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，所述漏极区上形成有第一N型高掺杂区，所述第一N型高掺杂区上形成有N型漂移区，所述N型漂移区中形成有P型阱区、N型阱区以及第二N型高掺杂区，所述P型阱区中形成有P型高掺杂区，所述N型阱区形成在所述P型阱区与所述第二N型高掺杂区之间，所述N型漂移区上形成有介质层，所述衬底电极区形成在所述介质层中，且所述衬底电极区设置在所述P型高掺杂区上，所述栅极区形成在所述介质层中，所述源极区形成在所述介质层上，且所述源极区的至少一部分穿过所述介质层与所述第二N型高掺杂区接触，且所述栅极区的至少一部分与所述第二N型高掺杂区的至少一部分之间形成有第一隔离介质。
9.根据权利要求1或2所述的半导体器件，其特征在于，所述第一场效应晶体管为NMOS晶体管；
所述第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，所述漏极区上形成有第一N型高掺杂区，所述第一N型高掺杂区上形成有N型漂移区，所述N型漂移区中形成有P型阱区、N型阱区以及第二N型高掺杂区，所述P型阱区中形成有P型高掺杂区，所述N型阱区形成在所述P型阱区与所述第二N型高掺杂区之间，所述N型漂移区上形成有介质层，所述衬底电极区形成在所述介质层中，且所述衬底电极区设置在所述P型高掺杂区上，所述栅极区形成在所述介质层中，所述源极区形成在所述介质层上，且所述源极区的至少一部分穿过所述介质层与所述第二N型高掺杂区接触，且所述P型高掺杂区与所述第二N型高掺杂区之间形成有第二隔离介质。
10.根据权利要求1或2所述的半导体器件，其特征在于，所述第一场效应晶体管为NMOS晶体管；
所述第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，所述漏极区上形成有第一N型高掺杂区，所述第一N型高掺杂区上形成有N型漂移区，所述N型漂移区中形成有P型阱区、N型阱区以及第二N型高掺杂区，所述P型阱区中形成有P型高掺杂区，所述N型阱区形成在所述P型阱区与所述第二N型高掺杂区之间，所述N型漂移区上形成有介质层，所述衬底电极区形成在所述介质层中，且所述衬底电极区设置在所述P型高掺杂区上，所述栅极区形成在所述介质层中，所述源极区形成在所述介质层上，且所述源极区的至少一部分穿过所述介质层与所述第二N型高掺杂区接触，且所述P型高掺杂区与所述第二N型高掺杂区之间形成有第二隔离介质，且所述栅极区的至少一部分与所述第二N型高掺杂区的至少一部分之间形成有第一隔离介质。
CN202010962647.8A 2020-09-14 2020-09-14 用于电池保护的半导体器件 Withdrawn CN112289792A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010962647.8A CN112289792A (zh) 2020-09-14 2020-09-14 用于电池保护的半导体器件
CN202111055288.9A CN113782530B (zh) 2020-09-14 2021-09-09 用于电池保护的半导体器件
CN202122177195.5U CN216054707U (zh) 2020-09-14 2021-09-09 用于电池保护的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010962647.8A CN112289792A (zh) 2020-09-14 2020-09-14 用于电池保护的半导体器件

Publications (1)

Publication Number Publication Date
CN112289792A true CN112289792A (zh) 2021-01-29

Family

ID=74419950

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202010962647.8A Withdrawn CN112289792A (zh) 2020-09-14 2020-09-14 用于电池保护的半导体器件
CN202122177195.5U Active CN216054707U (zh) 2020-09-14 2021-09-09 用于电池保护的半导体器件
CN202111055288.9A Active CN113782530B (zh) 2020-09-14 2021-09-09 用于电池保护的半导体器件

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202122177195.5U Active CN216054707U (zh) 2020-09-14 2021-09-09 用于电池保护的半导体器件
CN202111055288.9A Active CN113782530B (zh) 2020-09-14 2021-09-09 用于电池保护的半导体器件

Country Status (1)

Country Link
CN (3) CN112289792A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289792A (zh) * 2020-09-14 2021-01-29 珠海迈巨微电子有限责任公司 用于电池保护的半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5438470B2 (ja) * 2009-11-05 2014-03-12 ルネサスエレクトロニクス株式会社 電力供給制御回路
KR102177257B1 (ko) * 2014-04-15 2020-11-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
US11227925B2 (en) * 2017-04-14 2022-01-18 Ptek Technology Co., Ltd. Semiconductor device and charging system using the same
CN112289792A (zh) * 2020-09-14 2021-01-29 珠海迈巨微电子有限责任公司 用于电池保护的半导体器件

Also Published As

Publication number Publication date
CN113782530B (zh) 2024-06-21
CN113782530A (zh) 2021-12-10
CN216054707U (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
US7655975B2 (en) Power trench transistor
US7282386B2 (en) Schottky device and method of forming
US6576955B2 (en) Insulated gate field effect semiconductor device
US8222115B2 (en) Method of forming a high capacitance diode
EP1041634A1 (en) Power MOSFET having voltage-clamped gate
CN101083285A (zh) 半导体器件
CN216054707U (zh) 用于电池保护的半导体器件
CN110098124A (zh) 功率半导体器件和用于制造功率半导体器件的方法
CN111816651B (zh) 静电放电防护元件
CN106960841B (zh) 高压晶体管
US11437569B2 (en) Hall sensor structure
US20230178649A1 (en) Semiconductor on insulator on wide band-gap semiconductor
US9646964B2 (en) Semiconductor device
CN104538395B (zh) 一种功率vdmos器件二极管并联式esd防护机构
CN216054706U (zh) 用于电池保护的半导体器件
TWI689102B (zh) 半導體裝置及其充電系統
CN113725217B (zh) 用于电池保护的半导体器件
CN212033028U (zh) 高可靠性高密度元胞功率半导体器件结构
KR20190087052A (ko) Soi 기판 상에 형성된 반도체 소자
US9704985B2 (en) Semiconductor device including a channel region and method for manufacturing the semiconductor device
CN109599441B (zh) Soi二极管
CN218633895U (zh) 用于电池保护开关的半导体器件
WO2023281969A1 (ja) 半導体装置
CN106158847B (zh) 半导体装置
CN113497025B (zh) 用于静电防护的soi栅极接地mos器件结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210129