CN112261773A - 印制电路板及测试治具 - Google Patents
印制电路板及测试治具 Download PDFInfo
- Publication number
- CN112261773A CN112261773A CN201910661811.9A CN201910661811A CN112261773A CN 112261773 A CN112261773 A CN 112261773A CN 201910661811 A CN201910661811 A CN 201910661811A CN 112261773 A CN112261773 A CN 112261773A
- Authority
- CN
- China
- Prior art keywords
- wire
- thimble
- thimble hole
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
本申请涉及一种印制电路板及测试治具。上述的印制电路板包括板体、连接器、第一走线以及第二走线,板体上开设有第一顶针孔和第二顶针孔,第一顶针孔和第二顶针孔均用于插接顶针;连接器设于板体上;第一走线布设于板体上,且第一走线的一端延伸到第一顶针孔,第一走线的另一端与连接器电连接;第二走线与第一走线并排设于板体上,且第二走线的一端延伸到第二顶针孔,第二走线的另一端与连接器电连接;第一走线与第二走线组成差分线对。上述的印制电路板可通过对关键信号进行归类,使各类信号错开避免相互间产生干扰,如差分数据等信号实行差分走线,即分别通过第一走线和第二走线进行传输,提高了印制电路板的抗干扰能力。
Description
技术领域
本申请涉及电子产品的技术领域,特别是涉及一种印制电路板及测试治具。
背景技术
顶针是治具结构中的重要部件,用于在电子测试中与被测品连接来实现电压、电流或信号电平等相关参数的测量,其中被测品为PCBA(Printed Circuit Board Assembly,PCB空板经过SMT上件的制程)或电子产品的电气部分。在传统测试方式中,由于顶针为细长结构,每一根顶针***电木孔内,且每一根顶针通过焊线连接,焊接后连线较多,导致治具的制作周期较长,并且每根顶针涉及到信号、电压和电流等问题,容易产生干扰影响到被测品的测试参数。
发明内容
基于此,有必要针对治具的制作周期较长和容易产生干扰影响到被测品的测试参数的问题,提供一种印制电路板及测试治具。
一种印制电路板,包括:
板体,所述板体上开设有第一顶针孔和第二顶针孔,所述第一顶针孔和所述第二顶针孔均用于插接顶针;
连接器,所述连接器设于所述板体上;
第一走线,所述第一走线布设于所述板体上,且所述第一走线的一端延伸到所述第一顶针孔,所述第一走线的另一端与所述连接器电连接;
第二走线,所述第二走线与所述第一走线并排设于所述板体上,且所述第二走线的一端延伸到所述第二顶针孔,所述第二走线的另一端与所述连接器电连接;所述第一走线与所述第二走线组成差分线对。
在其中一个实施例中,所述第一顶针孔的内壁涂覆有第一金属层,使第一顶针孔内壁具有较好的耐磨性和导电性能。
在其中一个实施例中,所述第二顶针孔的内壁涂覆有第二金属层,使第二顶针孔内壁具有较好的耐磨性和导电性能。
在其中一个实施例中,所述第一金属层和所述第二金属层均为铜层,使第一金属层和第二金属层均具有较好的导电性。
在其中一个实施例中,所述板体设有接地部,使印制电路板通过接地部进行接地。
在其中一个实施例中,所述板体上设有禁铺铜区域,所述第一走线和所述第二走线均设于所述禁铺铜区域内,所述连接器位于所述禁铺铜区域内,所述第一顶针孔和所述第二顶针孔均开设于所述禁铺铜区域内,所述接地部位于所述禁铺铜区域之外,以免在制作过程中将接地部铺设到禁铺铜区域,使接地部分别与第一走线和第二走线隔开设置。
在其中一个实施例中,所述接地部为接地区域,使接地部具有较好的接地性能。
在其中一个实施例中,所述第一顶针孔和所述第二顶针孔的数目均为两个,每一所述第一顶针孔与相应的所述第二顶针孔并排设置;所述第一走线和所述第二走线的数目均为两个,每一第一走线与相应的第二走线共同组成一差分线对,使印制电路板形成两个差分线对,以更好地对电源和信号进行传输,降低了电源和信号线的干扰。
在其中一个实施例中,每一所述第一走线的长度和每一所述第二走线的长度相等,使每一差分线对的第一走线和第二走线的长度相等,从而使差分线对具有较好的干扰性能。
在其中一个实施例中,两个所述第一走线的长度相等,两个所述第二走线的长度相等。
一种测试治具,包括顶针和上述任一实施例所述的印制电路板,所述顶针的数目至少为两个,所述第一顶针孔和所述第二顶针孔均插接有一所述顶针。
上述的印制电路板及测试治具,由于板体上开设有第一顶针孔和第二顶针孔,且第一走线的一端延伸到第一顶针孔,第一走线的另一端与连接器电连接,使第一顶针孔通过第一走线连接至连接器;同理第二顶针孔通过第二走线连接至连接器;在测试PCBA或电子产品的电压、电流或信号电平等参数时,分别将不同顶针***第一顶针孔和第二顶针孔内,且顶针相应的顶针孔可上下移动调节顶针的高低,实现顶针的高低自由调节,无需再使用夹具定位固定顶针,改变了传统的顶针插接于被测品的电木孔内进行测试并依赖夹具定位固定存在松紧及高低调节方便性均较差的问题,同时将顶针顶在被测品的测试点上,如顶在PCBA的测试点上,并将连接器连接于外界集成有测试软件的测试设备,如计算机,使被测品依次通过顶针、相应走线和连接器电连接至测试设备上,从而使被测品的电流、电压和信号数据传输到测试设备,以判定被测品是否合格;上述的测试治具包括印制电路板和顶针,改变了传统的被测品完全依靠顶针焊线连接的方式进行测试,即改变了传统的被测品完全依靠治具顶针对被测品进行测试,而是将顶针插接固定到测试治具的印制电路板上,再将顶针顶在被测品的测试点上,实现了治具与被测品的供电和信号传输,顶针通过板体的顶针孔和走线电连接至连接器,再由连接器连接至测试设备,以完成对被测品的信号、电压和电流的测量,第一走线与第二走线并排设置组成差分线对,使被测品的不同参数分别通过不同的走线连接至连接器,再由连接器传输到测试设备,避免信号与电源间的干扰而影响被测品的测试结果。
附图说明
图1为一实施例的印制电路板的示意图;
图2为图1所示印制电路板的另一视角的示意图;
图3为图1所示印制电路板的又一视角的示意图。
具体实施方式
为了便于理解本申请,下面将参照相关附图对印制电路板及测试治具进行更全面的描述。附图中给出了印制电路板及测试治具的首选实施例。但是,印制电路板及测试治具可以采用许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对印制电路板及测试治具的公开内容更加透彻全面。
需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在印制电路板及测试治具的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
一实施例是,一种印制电路板包括板体、连接器、第一走线以及第二走线,所述板体上开设有第一顶针孔和第二顶针孔,所述第一顶针孔和所述第二顶针孔均用于插接顶针;所述连接器设于所述板体上;所述第一走线布设于所述板体上,且所述第一走线的一端延伸到所述第一顶针孔,所述第一走线的另一端与所述连接器电连接;所述第二走线与所述第一走线并排设于所述板体上,且所述第二走线的一端延伸到所述第二顶针孔,所述第二走线的另一端与所述连接器电连接;所述第一走线与所述第二走线组成差分线对。
如图1所示,一实施例的测试治具包括顶针和印制电路板。顶针插接于印制电路板,顶针是顶在被测品的测试点上。由于顶针插接固定在印制电路板上,这样使顶针与被测品电连接,从而使被测品通过顶针和印制电路板电连接至外界集成有测试软件的测试设备,即使被测品的参数数据(电压、电流或信号电平等)通过顶针输送至测试设备进行测试。在本实施例中,测试设备为计算机。
在其中一个实施例中,印制电路板10包括板体100、连接器200、第一走线300以及第二走线400。所述板体上开设有第一顶针孔110和第二顶针孔120,所述第一顶针孔和所述第二顶针孔均用于插接顶针,这样在对印制电路板进行测试时,分别将顶针***第一顶针孔和第二顶针孔内,使顶针固定在相应的顶针孔内,从而使顶针插接固定于板体上。在本实施例中,第一顶针孔和第二顶针孔均为通孔结构。顶针的数目至少为两个,所述第一顶针孔和所述第二顶针孔均插接有一所述顶针。每一顶针的一端***相应的顶针孔内,另一端顶在被测品的测试点上,以与被测品的测试点连接。这样被测品的不同参数分别通过不同的顶针接入第一顶针孔和第二顶针孔内。
在其中一个实施例中,所述连接器设于所述板体上。所述第一走线布设于所述板体上。且所述第一走线的一端延伸到所述第一顶针孔,所述第一走线的另一端与所述连接器电连接,使第一顶针孔通过第一走线电连接于连接器。所述第二走线与所述第一走线并排设于所述板体上。且所述第二走线的一端延伸到所述第二顶针孔,所述第二走线的另一端与所述连接器电连接,使第二顶针孔通过第二走线电连接于连接器。所述第一走线与所述第二走线组成差分线对,使第一走线和第二走线分别对被测品的不同参数进行传输。连接器设于板体,且连接器分别与第一走线和第二走线电连接。
在测试被测品时,连接器与测试设备的连接器连接。设定测试治具的印制电路板的连接器为第一连接器,测试设备的连接器为第二连接器,第一连接器与第二连接器连接,使印制电路板通过第一连接器电连接于第二连接器,从而使印制电路板与测试设备电连接,这样被测品的信号、电压和电流的数据传输到测试设备上进行分析并显示被测品的测试结果,以判断被测品是否合格,避免了采用传统的治具顶针连线较多需对每个顶针进行焊接导致治具顶针的焊线耗时较长且对后期维护造成困难的问题。由于第一走线和第二走线分别对关键信号进行分类传输,使各类信号错开避免相互间产生干扰,如差分数据等信号实行差分走线,提高抗干扰能力,解决了线路间产生的干扰影响。
上述的印制电路板及测试治具,由于板体上开设有第一顶针孔和第二顶针孔,且第一走线的一端延伸到第一顶针孔,第一走线的另一端延伸到第一顶针孔,使第一顶针孔通过第一走线连接至连接器,同理第二顶针孔通过第二走线连接至连接器。在测试PCBA或电子产品的电压、电流或信号电平等参数时,分别将不同顶针***第一顶针孔和第二顶针孔内,且顶针相应的顶针孔可上下移动调节顶针的高低,实现顶针的高低自由调节,无需再使用夹具定位固定顶针,改变了传统的顶针插接于电木孔内进行测试并依赖夹具定位固定存在松紧及高低调节方便性均较差的问题,同时将顶针顶在被测品的测试点上,如顶在PCBA内,并将连接器连接于外界集成有测试软件的测试设备,如计算机,使被测品依次通过顶针、相应走线和连接器电连接至测试设备上,从而使被测品的的电流、电压和信号数据传输到测试设备,以判定被测品是否合格。
上述的测试治具包括印制电路板和顶针,改变了传统的被测品完全依靠顶针焊线连接的方式进行测试,而是将顶针插接固定到测试治具的印制电路板上,再将顶针顶在被测品的测试点上,实现了治具与被测品的供电和信号传输,顶针通过板体的顶针孔和走线电连接至连接器,再由连接器连接至测试设备,以完成对被测品的信号、电压和电流的测量,且第一走线与第二走线并排设置组成差分线对,使被测品的不同参数分别通过不同的走线连接至连接器,再由连接器分别传输到测试设备,避免信号与电源间的干扰而影响被测品的测试结果。印制电路板完全规避了顶针焊线的连接方式,解决了治具顶针的制作周期较长和容易干扰影响被测品的测试结果的问题。
在本实施例中,第一连接器为贴片式连接器。在其他实施例中,第一连接器还可以为插接式连接器。在其中一个实施例中,第一连接器包括连接器本体和引脚,连接器本体设有贴片部,贴片部与引脚电连接。贴片部分别与第一走线和第二走线电连接,使第一走线和第二走线均电连接于连接器。
同时参见图2,在其中一个实施例中,所述第一顶针孔的内壁涂覆有第一金属层111,使第一顶针孔内壁具有较好的耐磨性和导电性能。在其中一个实施例中,第一顶针孔为锥形状的孔结构,相应的第一金属层为与第一顶针孔相适配的锥台套筒结构层,使顶针***第一顶针孔内更加牢固,且顶针***第一顶针孔的高低和松紧可以适当调整。为使顶针***第一顶针孔具有一定的弹性,在其中一个实施例中,第一金属层环绕第一顶针孔的中心线的周向开设有多个间隔分布的第一开口槽。在本实施例中,相邻两个第一开口槽的间距相等,使顶针***第一金属层具有较好的弹性,从而使顶针更牢固的插接于第一顶针孔内。
考虑到第一顶针孔的尺寸较小不易加工出第一开口槽,及第一金属层的强度问题,在其他实施例中,印刷电路板还包括第一插接套,第一插接套具有导电性和弹性,第一插接套位于第一顶针孔内,使顶针***第一插接套内并与第一金属层内壁电连接,从而使顶针可靠地固定于第一顶针孔内并与第一顶针孔内壁电连接。在本实施例中,第一插接套卡入第一顶针孔内,使第一插接套与板体牢固连接。
如图2所示,在其中一个实施例中,所述第二顶针孔的内壁涂覆有第二金属层121,使第二顶针孔内壁具有较好的耐磨性和导电性能。在其中一个实施例中,第二顶针孔为锥形状的孔结构,相应的第二金属层为与第二顶针孔相适配的锥台套筒结构层,使顶针***第二顶针孔内更加牢固,且顶针***第二顶针孔的高低和松紧可以适当调整。为使顶针***第二顶针孔具有一定的弹性,在其中一个实施例中,第二金属层环绕第二顶针孔的中心线的周向开设有多个间隔分布的第二开口槽。在本实施例中,相邻两个第二开口槽的间距相等,使顶针***第二金属层具有较好的弹性,从而使顶针更牢固的插接于第二顶针孔内。
考虑到第二顶针孔的尺寸较小不易加工出第二开口槽,及第二金属层的强度问题,在其他实施例中,印刷电路板还包括第二插接套,第二插接套具有导电性和弹性,第二插接套位于第二顶针孔内,使顶针***第二插接套内并与第二金属层内壁电连接,从而使顶针可靠地固定于第二顶针孔内并与第二顶针孔内壁电连接。在本实施例中,第二插接套卡入第二顶针孔内,使第二插接套与板体牢固连接。
为使顶针牢固连接于第一顶针孔内,在其中一个实施例中,每一顶针孔与相应的顶针之间通过焊锡焊接于一起,使每一顶针孔与相应的顶针焊接。在其中一个实施例中,第一顶针孔内壁和第二顶针孔的内壁均与相应的顶针焊接,使顶针与印制电路板牢固连接。
为使第一金属层和第二金属层均具有较好的导电性,在其中一个实施例中,所述第一金属层和所述第二金属层均为铜层,使第一金属层和第二金属层均具有较好的导电性。可以理解,在其他实施例中,所述第一金属层和所述第二金属层不仅限于铜层,还可以是银层或其他金属层。
在其中一个实施例中,第一顶针孔的内壁涂覆有第一金属层,第二顶针孔的内壁涂覆有第二金属层,第一走线延伸至第一金属层并与第一金属层焊接,使第一走线与第一金属层电连接,由于第一走线焊接于第一金属层,使第一走线与第一金属层的电连接较为可靠,同时提高第一走线与第一金属层的电连接性能。第二走线延伸至第二金属层并与第二金属层焊接,使第二走线与第二金属层电连接,由于第二走线焊接于第二金属层,使第二走线与第二金属层的电连接较为可靠。
如图1所示,在其中一个实施例中,所述板体上设有禁铺铜区域100a,以禁止地铺设到禁铺铜区域。所述第一走线和所述第二走线均设于所述禁铺铜区域内。所述连接器位于所述禁铺铜区域内并与板体连接。所述第一顶针孔和所述第二顶针孔均开设于所述禁铺铜区域内。所述接地部位于所述禁铺铜区域之外,以免在制作过程中将接地部铺设到禁铺铜区域,使接地部分别与第一走线和第二走线隔开设置。在本实施例中,禁铺铜区域包括第一分区域101、中间区域103和第二分区域105,第一分区域通过中间区域与第二分区域连通,第一分区域与第二分区域错开设置,使禁铺铜区域的轮廓呈弯折状。第一顶针孔和第二顶针孔均位于第一分区域,连接器位于第二分区域。在本实施例中,板体的禁铺铜区域内的厚度小于禁铺铜区域***的厚度,这样在布线制程中更好地避免将接地部铺设到禁铺铜区域内。
在其中一个实施例中,所述接地部为接地区域,使接地部具有较好的接地性能。在本实施例中,接地部设于在板体的禁铺铜区域之外的表面,即接地部为接地面区域。
在其中一个实施例中,所述第一顶针孔和所述第二顶针孔的数目均为两个。每一所述第一顶针孔与相应的所述第二顶针孔并排设置。所述第一走线和所述第二走线的数目均为两个,每一第一走线与相应的第二走线共同组成一差分线对,使印制电路板形成两个差分线对,以更好地对电源和信号进行传输,降低了电源和信号线的干扰,同时增加了印制电路板对被测品的参数进行输送的路径。在本实施例中,两个第一顶针孔分别与相应的第二顶针孔并排设置,形成两排顶针孔组合,其中一排顶针孔组合邻近连接器设置,另外一排顶针孔组合远离连接器设置。每排顶针孔组合均包括第一顶针孔和第二顶针孔。在测试时,四个顶针分别***两个第一顶针孔和两个第二顶针孔内。
为使差分线对具有较好的干扰性能,在其中一个实施例中,每一所述第一走线的长度和每一所述第二走线的长度相等,使每一差分线对的第一走线和第二走线的长度相等,从而使差分线对具有较好的干扰性能。
为提高印刷电路板的抗干扰能力,在其中一个实施例中,两个所述第一走线的长度相等,两个所述第二走线的长度相等,即两个分别位于不同排顶针孔组合的第一顶针孔对应连接的第一走线的长度相等,两个分别位于不同排顶针孔组合的第二顶针孔对应连接的第二走线的长度相等。在本实施例中,两个所述第一走线的长度相等,两个所述第一走线的长度相等,且每一第一走线的长度和每一第二走线的长度相等,即两对差分线对的长度相等,提高了印刷电路板的抗干扰能力。
在其中一个实施例中,两个第一走线和两个第二走线均位于禁铺铜区域内,每一第一走线与每一第二走线的长度相等。每一第一走线与相应的第二走线并排设置,组成一对差分线对,这样两个第一走线和两个第二走线共同组成两对差分线对。两对差分线对的长度相等,且两对差分线对均位于禁铺铜区域内,使印制电路板能够对信号或电源进行差分传输,同时更好地提高了印制电路板的抗干扰能力。此外,由于接地部位于禁铺铜区域的***,避免接地部对禁铺铜区域的布线造成干扰。
如图1所示,在其中一个实施例中,连接于邻近连接器的第一顶针孔的第一走线存在第一蛇形弯折区310,即连接于邻近连接器的第一顶针孔的第一走线存在波浪弯折结构,使连接于邻近连接器的第一顶针孔的第一走线和连接于远离连接器的第一顶针孔的第一走线的长度相等,同时节省连接于邻近连接器的第一顶针孔的第一走线所需的布设空间,同时提高该第一走线的抗干扰性能。
如图1所示,在其中一个实施例中,连接于邻近连接器的第二顶针孔的第二走线存在第二蛇形弯折区410,即连接于邻近连接器的第二顶针孔的第二走线存在波浪弯折结构,使连接于邻近连接器的第二顶针孔的第二走线和连接于远离连接器的第二顶针孔的第二走线的长度相等,同时节省连接于邻近连接器的第二顶针孔的第二走线所需的布设空间,同时提高该第二走线的抗干扰性能。在本实施例中,连接于邻近连接器的第一顶针孔的第一走线和连接于邻近连接器的第二顶针孔的第二走线的长度相等,且均存在蛇形弯折区,使该对差分线对存在曲线部分,同时使该对差分线对和另一对差分线对的长度相等,即走曲线的差分线对10a和走直线的差分线对10b的长度相等,保证了两对差分线对的长度一样,提高了印刷电路板的抗干扰能力。
在其中一个实施例中,两个第一走线和两个第二走线均位于禁铺铜区域内,每一第一走线与每一第二走线的长度相等。每一第一走线与相应的第二走线并排设置,组成一对差分线对,这样两个第一走线和两个第二走线共同组成两对差分线对。两对差分线对均电连接于连接器。连接于邻近连接器的第一顶针孔的第一走线存在第一蛇形弯折区,且连接于邻近连接器的第二顶针孔的第二走线存在第二蛇形弯折区,具有第一蛇形弯折区的第一走线与具有第二蛇形弯折区的第二走线组成其中一对差分线对,使该对差分线对具有蛇形弯折区,且该对差分线对的长度与另外一对差分线对的长度相等,这样大大减小了禁铺铜区域内所需的布线空间,节省了板体的面积,使印制电路板的结构更加紧凑。两对差分线对的长度相等,且两对差分线对均位于禁铺铜区域内,使印制电路板能够对信号或电源进行差分传输,同时更好地提高了印制电路板的抗干扰能力。此外,由于接地部位于禁铺铜区域的***,避免接地部对禁铺铜区域的布线造成干扰。
如图2所示,在其中一个实施例中,印刷电路板还包括电源走线500,电源走线设于板体。电源走线用于与外部电源电连接,使印刷电路板与外部电源电连接,以使板体在测试过程中正常工作,从而使印刷电路板可靠地完成测试。进一步地,电源走线位于禁铺铜区域之外,以免电源走线干扰禁铺铜区域内的走线。为提高印刷电路板的测试的方便性,在本实施例中,电源走线邻近于禁铺铜区域设置,使印制电路板的结构布局更加紧凑。进一步地,板体开设有第三顶针孔140和第四顶针孔150,其中第三顶针孔为接地顶针孔,第四顶针孔为电源顶针孔。第三顶针孔位于禁铺铜区域之外。电源走线的一端设有电源输入位置152,电源走线的另一端延伸至第四顶针孔150,使外界电源通过电源输入位置152输入到电源走线,再由电源走线电连接于第四顶针孔150。在本实施例中,电源输入位置为通孔,在其他实施例中,电源输入位置为顶针孔。在其中一个实施例中,板体设有电源的地输入处142,电源的地输入处邻近电源输入位置设置。在本实施例中,电源的地输入处为通孔,在其他实施例中,电源的地输入处为顶针孔。在测试过程中,外部电源对通过电源输入位置152电源和电源的地输入处142把电源分别加到第四顶针孔150、第三顶针孔140顶针上,再通过第四顶针孔150和第三顶针孔140内的顶针顶到被测品上完成了电源的输送。在本实施例中,第三顶针孔为5V供电电源的接地顶针孔,第四顶针孔为5V供电电源的顶针孔。
在其中一个实施例中,两个第一走线和两个第二走线均位于禁铺铜区域内,每一第一走线与每一第二走线的长度相等。电源走线布设于禁铺铜区域的***,使电源走线与禁铺铜区域内的走线隔开设置,避免电源走线对禁铺铜区域的走线造成干扰。每一第一走线与相应的第二走线并排设置,组成一对差分线对,这样两个第一走线和两个第二走线共同组成两对差分线对。两对差分线对均电连接于连接器。连接于邻近连接器的第一顶针孔的第一走线存在第一蛇形弯折区,且连接于邻近连接器的第二顶针孔的第二走线存在第二蛇形弯折区,具有第一蛇形弯折区的第一走线与具有第二蛇形弯折区的第二走线组成其中一对差分线对,使该对差分线对具有蛇形弯折区,且该对差分线对的长度与另外一对差分线对的长度相等,这样大大减小了禁铺铜区域内所需的布线空间,节省了板体的面积,使印制电路板的结构更加紧凑。两对差分线对的长度相等,且两对差分线对均位于禁铺铜区域内,使印制电路板能够对信号或电源进行差分传输,同时更好地提高了印制电路板的抗干扰能力。此外,由于接地部位于禁铺铜区域的***,避免接地部对禁铺铜区域的布线造成干扰。在本实施例中,电源走线紧挨着禁铺铜区域的边界设置,使板体的空间得到充分利用,同时使第三顶针孔和第四顶针孔均可以邻近禁铺铜区域的边界设置,从而使印制电路板的结构更加紧凑。
如图2所示,在其中一个实施例中,第三顶针孔的内壁涂覆有第三金属层141,使第三顶针孔内壁具有较好的耐磨性和导电性能。在其中一个实施例中,第四顶针孔的内壁涂覆有第四金属层151,使第四顶针孔内壁具有较好的耐磨性和导电性能。在本实施例中,第三金属层和第四金属层均为铜层,使第三金属层和第四金属层均具有较好的导电性能。具体地,第三顶针孔和第四顶针孔的结构均可以与第一顶针孔的结构相同。
如图1至图3所示,在其中一个实施例中,板体包括第一板层160和与第一板层连接的第二板层170,第一板层与第二板层层叠设置。第一走线和第二走线均设于第一板层背离第二板层的一侧。连接器设于第一板层背离第二板层的一侧。电源走线设于第二板层背离第一板层的一侧。这样使第一走线、第二走线和连接器均位于板体的一侧面,电源走线位于板体的另一侧面,更好地避免电源走线干扰禁铺铜区域内的走线的信号或电源的传输,同时充分利用印制电路板的布设空间。在本实施例中,板体为两层板结构。在其他实施例中,板体不仅限于两层板结构,即在第一板层与第二板层之间设有中间层结构。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请的保护范围应以所附权利要求为准。
Claims (10)
1.一种印制电路板,其特征在于,包括:
板体,所述板体上开设有第一顶针孔和第二顶针孔,所述第一顶针孔和所述第二顶针孔均用于插接顶针;
连接器,所述连接器设于所述板体上;
第一走线,所述第一走线布设于所述板体上,且所述第一走线的一端延伸到所述第一顶针孔,所述第一走线的另一端与所述连接器电连接;
第二走线,所述第二走线与所述第一走线并排设于所述板体上,且所述第二走线的一端延伸到所述第二顶针孔,所述第二走线的另一端与所述连接器电连接;所述第一走线与所述第二走线组成差分线对。
2.根据权利要求1所述的印制电路板,其特征在于,所述第一顶针孔的内壁涂覆有第一金属层。
3.根据权利要求2所述的印制电路板,其特征在于,所述第二顶针孔的内壁涂覆有第二金属层。
4.根据权利要求3所述的印制电路板,其特征在于,所述第一金属层和所述第二金属层均为铜层。
5.根据权利要求1所述的印制电路板,其特征在于,所述板体设有接地部。
6.根据权利要求5所述的印制电路板,其特征在于,所述板体上设有禁铺铜区域,所述第一走线和所述第二走线均设于所述禁铺铜区域内,所述连接器位于所述禁铺铜区域内,所述第一顶针孔和所述第二顶针孔均开设于所述禁铺铜区域内,所述接地部位于所述禁铺铜区域之外。
7.根据权利要求5或6所述的印制电路板,其特征在于,所述接地部为接地区域。
8.根据权利要求1至6中任一项所述的印制电路板,其特征在于,所述第一顶针孔和所述第二顶针孔的数目均为两个,每一所述第一顶针孔与相应的所述第二顶针孔并排设置;所述第一走线和所述第二走线的数目均为两个,每一第一走线与相应的第二走线共同组成一差分线对。
9.根据权利要求8所述的印制电路板,其特征在于,每一所述第一走线的长度和每一所述第二走线的长度相等;两个所述第一走线的长度相等,两个所述第二走线的长度相等。
10.一种测试治具,其特征在于,包括顶针和权利要求1至9中任一项所述的印制电路板,所述顶针的数目至少为两个,所述第一顶针孔和所述第二顶针孔均插接有一所述顶针。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910661811.9A CN112261773A (zh) | 2019-07-22 | 2019-07-22 | 印制电路板及测试治具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910661811.9A CN112261773A (zh) | 2019-07-22 | 2019-07-22 | 印制电路板及测试治具 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112261773A true CN112261773A (zh) | 2021-01-22 |
Family
ID=74224071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910661811.9A Pending CN112261773A (zh) | 2019-07-22 | 2019-07-22 | 印制电路板及测试治具 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112261773A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113133186A (zh) * | 2021-04-15 | 2021-07-16 | 山东英信计算机技术有限公司 | 一种基于PCIe 5.0协议的高密连接器PCB结构 |
-
2019
- 2019-07-22 CN CN201910661811.9A patent/CN112261773A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113133186A (zh) * | 2021-04-15 | 2021-07-16 | 山东英信计算机技术有限公司 | 一种基于PCIe 5.0协议的高密连接器PCB结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101176389B (zh) | 阻抗受控过孔结构 | |
JP5013877B2 (ja) | 誘導性及び容量性カップリングのバランスを取る電気コネクター | |
CN104345186B (zh) | 光电元件检测用的高频探针卡 | |
CN103633460B (zh) | 软性电路排线插接结构 | |
CN102027380B (zh) | 具有高频内插器的测试*** | |
CA2352820A1 (en) | Printed circuit board and method for fabricating such board | |
CN105428921A (zh) | 与电信插口配合的电信插头 | |
CN104425923B (zh) | 包括翅片的电连接器 | |
CN105789930A (zh) | 线缆连接器组件及其制造方法 | |
DE112009005186B4 (de) | Signalerfassungsvorrichtungen und schaltungsplatinen | |
CN104011947B (zh) | 阻抗可调式连接器 | |
CN210518994U (zh) | 印制电路板及测试治具 | |
CN112261773A (zh) | 印制电路板及测试治具 | |
CN104576614A (zh) | 半导体器件、半导体器件的测试结构和测试方法 | |
CN108811316A (zh) | 具有双排式焊接部且兼具smt与dip结构的电路板 | |
CN109240873A (zh) | 一种内存信号测试板 | |
TW200413740A (en) | Adapter for testing one or more conductor assemblies | |
TWI604665B (zh) | Electrical connection | |
CN113109741A (zh) | 排线测试设备 | |
CN106546781B (zh) | 具有旁道线路的探针卡 | |
US10320131B2 (en) | Recessed switched test connector | |
CN205790557U (zh) | 电连接器 | |
US20040180583A1 (en) | Mold pin for cable terminal | |
CN105098418B (zh) | 电气连接装置 | |
CN201311992Y (zh) | 电连接器与电连接装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |