CN112242942B

CN112242942B - 多通道辐射计成像***双层拓扑架构的信息传输方法

Info

Publication number: CN112242942B
Application number: CN202010794926.8A
Authority: CN
Inventors: 宫新保; 张正; 王彧; 宋罡
Original assignee: Shanghai Jiaotong University
Current assignee: Shanghai Jiaotong University
Priority date: 2020-08-10
Filing date: 2020-08-10
Publication date: 2021-07-06
Anticipated expiration: 2040-08-10
Also published as: CN112242942A

Abstract

一种多通道辐射计成像***双层拓扑架构的信息传输方法，由分布式模块以底层全互连连接、顶层环型连接的方式实现，其中：每个分布式模块根据采集的若干通道的数字信号信息进行信号预处理、数据传输和发送以及复相关运算处理并输出复相关运算结果信息，双层拓扑架构中的一个核心分布式模块收集其他所有分布式模块的相关运算结果并输出给后续模块进行图像反演，同时该核心分布式模块接收外部的控制信号并转发至其他分布式模块。本发明满足多通道辐射计***所需的低复杂度、实时性和低功耗同时兼备可扩展性，并设计与该拓扑架构相对应的内部结构来满足辐射计成像***实时性处理的要求。

Description

多通道辐射计成像***双层拓扑架构的信息传输方法

技术领域

本发明涉及的是一种辐射计成像领域的技术，具体是一种用于星载设备的多通道辐射计成像***的双层拓扑架构的信息传输方法。

背景技术

干涉式被动微波成像技术通过对目标的空间频率域进行采样，得到可见度函数，再进行傅里叶逆变换等反演成像算法得到最终的目标亮温图像。目标的空间频率域的采样由不同基线长度的二元干涉仪完成。二元干涉仪本质上进行两个天线接收到的信号的复相关运算。不同基线长度的二元干涉仪可以采样得到可见度函数的不同点，基线长度的种类越多，可见度函数的采样越多，对目标空间频率域的覆盖越完整。

近年来，各类气象遥感的应用对辐射计成像技术的空间分辨率提出了越来越高的要求。间隔最远的两个天线的距离，即最长基线，决定了空间分辨率；间隔最近的两个天线的距离，即最短基线，决定了无混叠区域。从理论上来说，最长基线越长，空间分辨率越高；最短基线越短，无混叠区域的范围越大。由此需要多天线单元，即多通道的辐射计成像***来满足越来越高的空间分辨率。

辐射计成像的需要计算各个通道之间的互相关和自相关，其成像性能主要取决于两个因素：第一是通道数越多，图像的分辨率越高，成像质量越好；第二是相关运算的累计次数越多，图像的质量越好，而这两个因素都和相关运算的计算量构成了矛盾：随着通道数增加，相关运算的计算量呈平方增加。例如通道数增加2倍，相关运算的计算量就要增加4倍。这就直接卡住了通道数量的增加。现有技术将数字信号处理的通道数小于前端的射频通道数，例如只有射频通道数的几分之一，并以轮询的方式对前端的数据进行处理。这样做其实是在单位时间内抛掉了大量的有效数据，需要更长的时间才能获得相同的相关运算的累计次数，***的实时性也变差了。

发明内容

本发明针对现有目前星载的辐射计成像的通道数不超过100、实时性较低且能耗较高的问题，提出一种多通道辐射计成像***双层拓扑架构的信息传输方法，能够支持辐射计成像的通道数达到500～1500通道的同时满足多通道辐射计***所需的低复杂度、实时性和低功耗同时兼备可扩展性，并设计与该拓扑架构相对应的内部结构来满足辐射计成像***实时性处理的要求。

本发明是通过以下技术方案实现的：

本发明涉及一种多通道辐射计成像***双层拓扑架构的信息传输方法，由分布式模块以底层全互连连接、顶层环型连接的方式实现，其中：每个分布式模块根据采集的若干通道的数字信号信息进行信号预处理、数据传输和发送以及复相关运算处理并输出复相关运算结果信息，双层拓扑架构中的一个核心分布式模块收集其他所有分布式模块的相关运算结果并输出给后续模块进行图像反演，同时该核心分布式模块接收外部的控制信号并转发至其他分布式模块。

所述的分布式模块的数量为L1×L2，其中：L1∈N^*表示底层全互连层的分布式模块数量，L2∈N^*表示顶层环型结构的分布式模块数量，N^*表示非零自然数集合。

所述的双层拓扑架构为：分布式模块即顶点的集合和顶点间的链路集合一一对应，具体为：H_L1_L2＝G＝{V,E}，顶点集合为V＝{DU_i,i|t∈N1,i∈N2}，其中：N1＝{n|n∈N且n<L1}，N2＝{n|n∈N且n<L2}，t表示该分布式模块在顶层环型结构中的编号，i表示该分布式模块在底层全互连层的编号；链路集合为E＝{E_f,E_c}，其中：E_f＝{<DU_t1,i,DU_t2,i>|t1,t2∈N1,i∈N2,t1≠t2}为底层全互连层的链路集合，

为顶层环型结构的链路集合。

所述的双层拓扑架构的链路数量为

其中：L1减小为1时拓扑架构退化为一个环，L2减小为1时拓扑架构退化成经典的全互联结构，一般实际***中建议L2>2以体现环型结构的特性。

所述的底层全互连连接是指：底层中的各个分布式模块之间均有链路连接，链路集合为E_f；底层中的各个分布式模块之间通过小圈数据传输的方式传输分布式模块采集并分时隙的数据。

所述的顶层环型连接是指：顶层中的各个分布式模块之间通过环型链路的方式首尾连接，链路集合为E_c；顶层中的各个分布式模块之间通过大圈数据传输的方式传输各个分布式模块经过小圈数据传输接收到的数据，从而保证各个分布式模块的数据可以两两相遇。

所述的信号预处理是指：对分布式模块的若干个通道的输入的中频模拟信号进行采样得到数字信号，再对采样后的数字信号进行同步处理去除不同通道间可能存在的硬件延时，最后对同步后的数字信号进行正交下变频得到位于基频的同相信号和正交信号。

所述的图像反演是指：将分布式模块经过相关运算得到的结果进行逆傅里叶变换可以得到目标的辐射强度，通过显示就得到了目标的亮温图像。

所述的控制信号是指：外部利用控制信号获取每个分布式模块的工作状态，从而完成一个可控制可监测各个模块工作状态的多通道辐射计成像***。

所述的小圈数据传输是指：

S1:拓扑架构的所有顶点DU_t,i经过时间T均采集到了对应的一帧原始数据帧P_t,i；

S2:将P_t,i按采集时的先后顺序等分为L1份数据帧，分别记作p_t,i ⁰,p_t,i ¹,p_t,i ²,...p_t,i ^L1-1，上角标记为时隙号可以与底层全互连层的顶点编号一一对应，即P_t,i＝{p_t,i ^t′|t′∈N1}；

S3:DU_t,i将这L₁份分时隙的数据帧中的L₁-1份发往对应底层全互连层编号的其他模块，唯独留下p_t,i ^t，传输过程记为

同时DU_t,i接收从L₁-1个其他模块发送来的时隙号为t的数据帧，即：

经过小圈数据传输后，所有顶点DU_t,i得到来自自身以及相同顶层环型结构编号i的DU_t′,_i采集到的时隙号为t的数据帧的集合，即P_i ^t，P_i ^t＝{p_0,i ^t,p_1,i ^t,p_2,i ^t,...p_L1-1,i ^t}。

所述的大圈数据传输是指：

S4：小圈传输得到的数据帧{P_i ^t,i∈N2}与相同底层全互连层编号t的环型结构相邻顶点之间进行共计

次环内的顺时针逆时针交替数据迁移，DU_t,i的相邻顶点为DU_t,in和DU_t,ip，其中：下标in＝(i+1)mod L2,ip＝(i+L2-1)mod L2,i∈N2，为了表述简洁，可用DU_t,i+1和DU_t,i-1代替DU_t,in和DU_t,ip来表示DU_t,i在环内的后一个节点和前一个节点，定义顺时针数据方向为DU_t,i从DU_t,i-1接收数据并向DU_t,i+1发送数据，逆时针方向为DU_t,i从DU_t,i+1接收数据并向DU_t,i-1发送数据，不妨设第一次传输方向为顺时针，则大圈数据传输为：

更进一步地，步骤S4中的迁移次数N_trans为奇数时，进行下一帧数据的大圈数据传输时，第一次数据迁移的方向变为逆时针，此时只需将数据传输表达式中的正负号统统颠倒即可，这样充分利用了环型结构链路的全双工双向带宽；迁移次数N_trans为偶数时，则无需考虑数据迁移方向进行下一帧数据大圈传输的改变方向问题。

优选地，所述的小圈数据传输和大圈数据传输同时进行，两种数据传输方式通过设置于分布式模块内部的数据缓存单元进行耦合。

优选地，为保证传输的实时性，当信号预处理的采样率为f_s(Hz)，采样位宽为W_adc(bit)，每个分布式模块集成的采样通道数均为m个时，所需的全互连层每个链路的双向带宽为

所需的环型结构每个链路的双向带宽为

由此对应所需的***总传输带宽为

由于两种链路的带宽需求是相互解耦的，因此当一个实时性***需要通过增加L2的数量扩展规模时，只需要考虑环形链路的带宽需求即可，不需要再考虑全互联链路的带宽要求，体现了本发明拓扑结构的规模可扩展性。

优选地，通过调整L1和L2的取值优化小圈数据传输和大圈数据传输的传输功耗与传输带宽和链路数量，具体为：底层全互连层每个传输接口的功耗为P_{trans_L1}＝P_{0_L1}+P_{d_L1}·BW_L1，顶层环型结构每个传输接口的功耗为P_{trans_L2}＝P_{0_L2}+P_{d_L2}·BW_L2，总传输功耗为

其中：传输接口的功耗由静态功耗和动态功耗组成，P_trans＝P₀+P_d·BW，P₀为静态功耗，对应P_{0_L1}为底层全互连层每个传输接口的静态功耗，P_{0_L2}为顶层环型结构每个传输接口的静态功耗，静态功耗在传输中保持不变，P_d为每比特动态功耗，对应P_{d_L1}为底层全互连层每个传输接口的每比特动态功耗，P_{d_L2}为顶层环型结构每个传输接口的每比特动态功耗，动态功耗和接口的传输的带宽BW成正比，对应BW_L1为底层全互连层的每个传输接口的传输带宽，BW_L2为顶层环型结构的每个传输接口的传输带宽，总传输功耗中存在系数2是因为每根链路对应了两个传输接口。

技术效果

本发明整体解决在辐射计成像***输入通道数固定不变的情况下，如何在降低***复杂度的同时，完成对输入数据的实时处理问题。

与现有技术相比，本发明通过双层拓扑架构，可以在输入通道数不变的情况下降低***的复杂度；通过小圈数据传输和大圈数据传输，可以根据实时传输所需调整传输带宽及传输功耗，通过请求帧的发送机制，不同于分布式模块自发的数据回传，有效防止出现由于每条链路的传输延迟不同而造成的传输堵塞或超前的情况。

附图说明

图1为拓扑架构示意图；

图2为小圈数据传输示意图；

图3为大圈数据第一次顺时针传输和逆时针传输示意图；

图4为分布式模块的结构示意图；

图5为分布式模块DU_0,0的相关结果的回传流程逻辑图；

图6为分布式模块非DU_0,0的相关结果的回传流程逻辑图；

图7为分布式模块内部的数据缓存单元结构示意图；

图8为分布式模块内部的相关处理模块的互相关器内部复相关单元阵列和二级累加器结构示意图；

图9为分布式模块内部的相关处理模块的互相关器的二级累加器的实现结构示意图；

图10为分布式模块内部的相关处理模块的互相关器整体结构示意图。

具体实施方式

如图1所示，本实施例以H_4_5的拓扑架构为例，20个分布式模块通过双层拓扑架构连接，每个分布式模块集成的采样通道数均为32个，则该拓扑架构下可进行共640个采集通道的辐射计成像。

所述的双层拓扑架构中的底层全互连层以4个分布式模块为一组进行全互连式的连接，处在全互连层相同位置的分布式模块采用顶层环型连接方式构成顶层环形结构，该H_4_5的拓扑架构只需要共50个链路，大大降低了***的复杂度。

如图2所示，以H_4_5的拓扑架构下的{DU_t,0|t∈[0,3]}的全互连层为例，给出DU_0,0所需进行的小圈传输，步骤为：

A1.分布式模块DU_0,0采集原始数据帧P_0,0

B1.DU_0,0根据时隙号t∈[0,3]将采集到的数据P_0,0分为4个时隙p_0,0 ⁰,p_0,0 ¹,p_0,0 ²,p_0,0 ³

C1.DU_0,0将与自己的时隙号t＝0相同的数据p_0,0 ⁰留下，其余的3个时隙的数据p_0,0 ¹,p₀,₀ ²,p_0,0 ³分别传输到另3个对应时隙号的分布式模块DU_1,0,DU_2,0,DU_3,0中。

D1.同时DU_0,0接收到与自己时隙号t＝0相同的来自同一全互连层的另3个分布式模块的数据p_1,0 ⁰,p_2,0 ⁰,p_3,0 ⁰，最终组成小圈传输后的数据P₀ ⁰＝{p_0,0 ⁰,p_1,0 ⁰,p_2,0 ⁰,p_3,0 ⁰}。

如图3所示，以H_4_5的拓扑架构下的{DU_0,i|i∈[0,4]}的环型结构为例，给出DU_0,0所需进行的大圈传输，步骤为：

A2.将DU_0,0通过小圈接收到的数据P₀ ⁰顺时针传输给DU_0,4，并逆时针传输给DU_0,1。

B2.同时DU_0,0接收到来自DU_0,4逆时针传输来的小圈传输后的数据P₄ ⁰和来自DU_0,1顺时针传输来的小圈传输后的数据P₁ ⁰。

对于H_4_5的拓扑架构，需要进行的大圈数据传输次数，即环内的顺时针逆时针交替数据迁移次数共为

次。上述DU_0,0完成了1次顺时针数据迁移和1次逆时针数据迁移，通过共2次数据迁移，保证了被不同分布式模块采集到的数据可以完成两两碰面，以便完成所需的相关运算。

显然，图2和图3所示的小圈数据传输和大圈数据传输是可以同时进行的，即在小圈传输采集到的第i帧数据的同时，大圈可以传输之前小圈传输完毕的第i-1帧数据，由此完成流水传输。

在进行了如图2和图3所示的小圈数据传输和大圈数据传输后，分布式模块DU_0,0可以依次获得P₀ ⁰,P₄ ⁰,P₁ ⁰，可以对应得到

的相关运算结果。

为保证双层拓扑架构下传输的实时性，当***ADC采样率为f_sHz，采样位宽为W_adcbit，每个分布式模块集成的采样通道数均为32个时，H_4_5的拓扑架构下，所需的全互连层每个链路的双向带宽为BW_L1＝16f_sW_adc，所需的环型结构每个链路的双向带宽为BW_L2＝64f_sW_adc，由此对应所需的***总传输带宽为BW_total＝1760f_sW_adc。

对应实时性传输带宽可以计算得到***所需的传输功耗，不妨设传输接口的功耗由静态功耗和动态功耗组成，P_trans＝P₀+P_d·BW，其中：P₀为接口的静态功耗，在传输中保持不变，不同类型的传输接口静态功耗不同，P_d为每比特动态功耗，和传输的带宽成正比，不同类型的传输结构动态功耗也不同。由此***所需的总的传输功耗与全互连层的带宽和链路数量以及环型结构的带宽和链路数量均有关，以H_4_5的拓扑架构为例，可以得到P_trans-total＝

由于全互连层的链路所需传输带宽远小于环型结构的链路所需的带宽，可规定全互连层的链路均使用铜缆，环型结构的链路均使用光纤，有典型值P_0L1＝0.5W,P_dL1＝10pJ/bit,P_0L2＝2W,P_dL1＝40pJ/bit。再假设f_s＝1GHz,W_adc＝1bit，可算得总传输功耗P_trans-total|H_4_5＝222瓦。

改变拓扑架构为H_2_10后，重新计算得到总传输功耗P_trans-total|H_2_10＝352.4瓦，相比较H_4_5总的传输功耗增加了。但H_2_10的链路数量只需30个，小于H_4_5所需的链路数量50个。同样可以改变拓扑架构为典型的全互连结构，重新计算得到总传输功耗P_trans-total|全互连＝202.16瓦，略小于H_4_5的总传输功耗，但此时全互联结构下的链路数量为190个，远大于H_4_5的链路数量。作为对比，改变拓扑架构为环型结构H_1_20，重新计算得到总传输功耗P_trans-total|H_1_20＝592瓦，远大于H_4_5的总传输功耗，且此时H_1_20的链路数量为20个，略小于H_4_5的链路数量。

可以发现当确定了分布式模块的数量后，传输功耗与***复杂度之间是制衡关系。可以通过调整***结构中的L1和L2来调整传输功率和***复杂度，进而找到最符合设计物理要求的***。同时双层结构的传输功耗优于直接使用环型结构。

如图4所示，所述的分布式模块包括：AD采样单元、板间同步单元、正交下变频单元、数据传输单元、数据缓存单元和相关运算单元，其中：AD采样单元将外部输入的中频模拟信号通过ADC芯片采样为数字信号传输至板间同步单元；板间同步单元对数字信号进行同步处理并将同步后的数据传输至正交下变频单元；正交下变频单元将数字信号进行正交滤波得到同相信号和正交信号传输至数据传输单元；底层全互连层和顶层环型结构中相邻的分布式模块的数据传输单元分别互相连接以实现小圈数据传输和大圈数据传输，数据缓存单元与数据传输单元相连并传输正交下变频单元得到的同相正交信号数据和小圈数据传输得到的数据，相关运算单元与数据传输单元相连并传输复相关运算结果和控制信号，数据传输单元通过请求帧的发送机制以保证数据能够有序回传。

所述的分布式模块中进一步设有与数据传输单元相连的交互单元，作为整个双层拓扑架构与数据后处理模块的连接点，接收所有其他分布式模块的相关运算结果并发往数据后处理模块，同时还接收外部发来的控制指令并向其他DU模块进行转发。

所述的数据传输单元根据接收数据来源的不同传输至不同的模块，具体包括：

①当接收到来自底层全互连层的相同时隙号的数据{p_t′,_i ^t|t′∈N1,t′≠t}，则直接将数据发送至数据缓存单元进行合并；

②当接收到来自正交下变频单元处理并分割为L₁个时隙的数据帧{p_t,i ^t′|t′∈N1,t′≠t}，则将数据发送至对应时隙号t′的分布式模块，由此完成小圈数据传输；

③当接收到来自数据缓存单元传输来的小圈数据传输得到的数据P_i ^t，则将数据分别传输至DU_t,i+1和DU_t,i-₁；

④当接收到来自顶层环型结构中相邻的分布式模块的数据传输单元发送来的小圈数据传输后的数据为P_j ^t,j≠i，且发送方为DU_t,i+1，则将该数据传输至DU_t,i-₁，当发送方为DU_t,i-₁，则将该数据传输至DU_t,i+1，从而满足分布式模块的传输接口全双工工作，完成大圈数据传输；

⑤当接收到来自数据后处理模块发送的或相邻的分布式模块的数据传输单元转发的请求帧(Request)，则读取相关处理模块的运算结果，并将运算结果回传至与数据后处理模块相连接的分布式模块DU_0,0，完成相关运算结果回传；

⑥当接收到来自数据后处理模块发出的控制指令，则依据指令执行或进行转发至其他分布式模块，完成控制信息指令转发。

如图5和图6所示，所述的请求帧使用特定的发送机制，以保证核心分布式模块按顺序读取到所有分布式模块的相关运算结果后，输出至数据后处理模块以完成相关运算结果的回传，具体为：目的地分布式模块周期性地发送请求帧索要相关运算结果直到接收到数据为止，当接收到请求帧的模块尚未准备好需要传输的相关运算结果时，则直接丢弃发送来的请求帧，否则：i)与核心分布式模块相邻的分布式模块直接传输相关处理运算结果或ii)与核心分布式模块不相邻的分布式模块通过连接中间节点进行相关运算结果的转存和请求帧的转发。

仍以H_4_5的拓扑架构为例，分布式模块DU_0,0通过Request帧顺序接收来自DU_1,0,DU_2,0,DU_3,0,DU_0,1发送来的数据，而DU_1,0,DU_2,0,DU_3,0,DU_0,1作为非DU_0,0的分布式模块，则只通过Request帧分别接收来自DU_1,1,DU_2,1,DU_3,1,DU_0,2的数据，即对应的环型结构的后一编号的数据，待DU_0,0读取完毕DU_1,0,DU_2,0,DU_3,0,DU_0,1发送来的结果时，DU_1,0,DU_2,0,DU_3,0,DU_0,1也同时接收了DU_1,1,DU_2,1,DU_3,1,DU_0,2发送来的结果，因此DU_0,0可以继续通过读取DU_1,0,DU_2,0,DU_3,0,DU_0,1来接收来自DU_1,1,DU_2,1,DU_3,1,DU_0,2的结果，以此类推，完成DU_0,0利用请求帧发送机制顺序读取回传的相关运算结果的工作。

如图7所示，所述的数据缓存单元中进一步包括：数据缓冲器(data buffer)和两级FIFO，其中：数据缓冲器(data buffer)接收由数据传输单元发送来的小圈传输后的同一全互连层相同时隙号的数据帧并进行合并为P_i ^t，再将合并后的数据P_i ^t发送至数据传输单元进行后续的大圈数据传输，同时将合并后的数据P_i ^t发送至相关处理模块进行后续的相关运算；两级FIFO顺序存储数据传输单元发送来的大圈传输的相邻分布式模块的数据帧

每接收到一帧数据就存储在FIFO1中，前一帧接收到的数据则按顺序存储到FIFO1之上的FIFO2中，注意当FIFO2在数据缓冲器刚刚接收到P_i ^t时需要存储来自数据缓冲器的数据帧P_i ^t，以便之后将FIFO1和FIFO2存储的数据按时序输入相关处理模块。

如图8、图9和图10所示，所述的相关运算单元中进一步包括自相关器和互相关器，其中：自相关器计算由数据缓存单元的数据缓冲器发送来的小圈传输后的同一全互连层相同时隙号的数据帧的相关运算，互相关器计算由数据缓存单元的两级FIFO发送来的大圈传输的相邻分布式模块的数据帧的相关运算。

所述的自相关器将输入自相关器的数据分组输入相关运算矩阵的两个输入端口，相关运算矩阵由多个复数乘累加器组成，由此可以并行输出多个相关运算的结果。

所述的互相关器中进一步包括：输入数据缓冲区、复相关单元阵列、二级累加器单元，其中：输入数据缓冲区位于输入数据之后，复相关单元阵列之前，利用输入数据缓冲区来保证位于阵列中不同位置的复相关单元接收到的输入数据对应的时间点是相同的；复相关单元阵列为整个互相关器的整体结构，将复相关单元根据矩阵形式进行排布来并行完成多个通道之间的相关运算；二级累加器单元通过时分复用读取一定范围内的复相关单元的输出结果，进行进一步累加并存储在相应大小的RAM中，从而延长相关运算的累加时长，最终将相关运算结果传输至数据传输单元进行数据回传。

所述的复相关单元中进一步包括：寄存器和乘累加器(MAC)，其中：寄存器起到传递输入的数据至其他复相关单元的作用，寄存器的引入导致的输入数据的延迟由输入数据缓冲区进行补偿从而保证每个复相关单元接收到的数据的同步性；乘累加器(MAC)完成FIFO1输出的一个通道的数据和FIFO2输出的一个通道的数据之间的相乘和相加，其中相加的次数较小，较佳的，由于输入位数较低，相乘可以使用查找表(LUT表)来实现。

经过具体实际实验，在使用XCVU095型号的FPGA实现分布式模块内部单元，使用铜缆作为底层全互连层链路，使用光缆作为顶层环型结构的链路的具体环境设置下，以共20个分布式模块，每个分布式模块采样32个通道的信号、每个通道采样率为1GHz，采样位宽为1bit的参数启动上述方法，能够得到的实验数据是：每个分布式模块的实时处理能力，即每秒可计算的相关运算次数可达到4.096Tops，整个辐射计成像***双层拓扑结构的实时处理能力可以达到81.92Tops，且因设计了流水的信号处理方式，因此吞吐率能够达到100％。

与现有技术相比，本发明显著改进点包括：

第一，不堵塞，不冗余：因为相关运算本质是实现分布式节点之间数据传输的“两两相遇”，既不能出现堵塞(即无法实现“两两相遇”)，又不能出现冗余(例如同样的数据在不同的节点相遇两次，或者传输线在某一段时间内出现不传数据的空闲时间)。所以本发明通过传输闭环保证数据传输的“两两相遇”，又不出现传输冗余。从而降低传输功耗。

第二，均衡传输负载：本发明双层拓扑架构和传输模式中，外层数据线的数据传输量是均衡的，而内层数据线的数据传输量也是均衡的。即把数据传输总量均衡到每根数据线上来实现。从而达到降低单根线上的传输负载的目标。

第三，可调实现方式：由于数据传输带宽是和功耗成正比，外层数据线的数据传输量大，可以采用光纤等高功耗的模式实现；而内层数据线的数据传输量小，则可以采用同轴电缆等低功耗的模式实现。

第四，分布式模块的内部处理方式：分布式模块内部各个通道之间的自相关和互相关运算实际上是计算三角阵和方阵，而双层架构的整体计算需求是一个大的三角阵，通过脉动阵列的设计，尽量均衡每个分布式模块的计算量，将***的计算力冗余降到最低。

上述具体实施可由本领域技术人员在不背离本发明原理和宗旨的前提下以不同的方式对其进行局部调整，本发明的保护范围以权利要求书为准且不由上述具体实施所限，在其范围内的各个实现方案均受本发明之约束。

Claims

1.一种多通道辐射计成像***双层拓扑架构的信息传输方法,其特征在于,由分布式模块以底层全互连连接、顶层环型连接的方式实现,其中：每个分布式模块根据采集的若干通道的数字信号信息进行信号预处理、数据传输和发送以及复相关运算处理并输出复相关运算结果信息,双层拓扑架构中的一个核心分布式模块收集其他所有分布式模块的相关运算结果并输出给后续模块进行图像反演,同时该核心分布式模块接收外部的控制信号并转发至其他分布式模块；

所述的底层全互连连接是指：底层中的各个分布式模块之间均有链路连接,链路集合为E_f；底层中的各个分布式模块之间通过小圈数据传输的方式传输分布式模块采集并分时隙的数据；

所述的顶层环型连接是指：顶层中的各个分布式模块之间通过环型链路的方式首尾连接,链路集合为E_c；顶层中的各个分布式模块之间通过大圈数据传输的方式传输各个分布式模块经过小圈数据传输接收到的数据,从而保证各个分布式模块的数据可以两两相遇；

所述的分布式模块包括：AD采样单元、板间同步单元、正交下变频单元、数据传输单元、数据缓存单元和相关运算单元,其中：AD采样单元将外部输入的中频模拟信号通过ADC芯片采样为数字信号传输至板间同步单元；板间同步单元对数字信号进行同步处理并将同步后的数据传输至正交下变频单元；正交下变频单元将数字信号进行正交滤波得到同相信号和正交信号传输至数据传输单元；底层全互连层和顶层环型结构中相邻的分布式模块的数据传输单元分别互相连接以实现小圈数据传输和大圈数据传输,数据缓存单元与数据传输单元相连并传输正交下变频单元得到的同相正交信号数据和小圈数据传输得到的数据,相关运算单元与数据传输单元相连并传输复相关运算结果和控制信号,数据传输单元通过请求帧的发送机制以保证数据能够有序回传；

所述的小圈数据传输和大圈数据传输同时进行,两种数据传输方式通过设置于分布式模块内部的数据缓存单元进行耦合。

2.根据权利要求1所述的信息传输方法,其特征是,所述的双层拓扑架构为：分布式模块即顶点的集合和顶点间的链路集合一一对应,具体为：H_L1_L2＝G＝{V,E},顶点集合为V＝{DU_t,i|t∈N1,i∈N2},其中：N1＝{n|n∈N且n<L1},N2＝{n|n∈N且n<L2},t表示该分布式模块在顶层环型结构中的编号,i表示该分布式模块在底层全互连层的编号；链路集合为E＝{E_f,E_c},其中：E_f＝{<DU_t1,i,DU_t2,i>|t1,t2∈N1,i∈N2,t1≠t2}为底层全互连层的链路集合,

为顶层环型结构的链路集合；

所述的双层拓扑架构的链路数量为

其中：L2>2,L1∈N^*表示底层全互连层的分布式模块数量,L2∈N^*表示顶层环型结构的分布式模块数量,N^*表示非零自然数集合,L1减小为1时拓扑架构退化为一个环。

3.根据权利要求1所述的信息传输方法,其特征是,所述的小圈数据传输是指：

S1:拓扑架构的所有顶点DU_t,i经过时间T均采集到了对应的一帧原始数据帧P_t,i,t表示该分布式模块在顶层环型结构中的编号,i表示该分布式模块在底层全互连层的编号；

S2:将P_t,i按采集时的先后顺序等分为L₁份数据帧,分别记作

上角标记为时隙号可以与底层全互连层的顶点编号一一对应,即P_t,i＝{p_t,i ^t′|t′∈N1},N1＝{n|n∈N且n<L₁},L₁表示底层全互连层的分布式模块数量；

S3:DU_t,i将这L₁份分时隙的数据帧中的L₁-1份发往对应底层全互连层编号的其他模块,唯独留下p_t,i ^t,传输过程记为

同时DU_t,i接收从L₁-1个其他模块发送来的时隙号为t的数据帧,即：

经过小圈数据传输后,所有顶点DU_t,i得到来自自身以及相同顶层环型结构编号i的DU_t′,i采集到的时隙号为t的数据帧的集合,即

4.根据权利要求3所述的信息传输方法,其特征是,所述的大圈数据传输是指：

次环内的顺时针逆时针交替数据迁移,L2表示顶层环型结构的分布式模块数量,i表示该分布式模块在底层全互连层的编号,N2＝{n|n∈N且n<L2},DU_t,i的相邻顶点为DU_t,in和DU_t,ip,其中：下标in＝(i+1)mod L2,ip＝(i+L2-1)mod L2,i∈N2,为了表述简洁,可用DU_t,i+1和DU_t,i-1代替DU_t,in和DU_t,ip来表示DU_t,i在环内的后一个节点和前一个节点,定义顺时针数据方向为DU_t,i从DU_t,i-1接收数据并向DU_t,i+1发送数据,逆时针方向为DU_t,i从DU_t,i+1接收数据并向DU_t,i-1发送数据,当第一次传输方向为顺时针,则大圈数据传输为：

5.根据权利要求4所述的信息传输方法,其特征是,步骤S4中的迁移次数N_trans为奇数时,进行下一帧数据的大圈数据传输时,第一次数据迁移的方向变为逆时针,此时只需将数据传输表达式中的正负号统统颠倒即可,这样充分利用了环型结构链路的全双工双向带宽；迁移次数N_trans为偶数时,则无需考虑数据迁移方向进行下一帧数据大圈传输的改变方向问题。

6.根据权利要求1所述的信息传输方法,其特征是,当信号预处理的采样率为f_s(Hz),采样位宽为W_adc(bit),每个分布式模块集成的采样通道数均为m个时,所需的全互连层每个链路的双向带宽为

所需的环型结构每个链路的双向带宽为

由此对应所需的***总传输带宽为

表示底层全互连层的分布式模块数量；L2表示顶层环型结构的分布式模块数量。

7.根据权利要求6所述的信息传输方法,其特征是,通过调整L1和L2的取值优化小圈数据传输和大圈数据传输的传输功耗与传输带宽和链路数量,具体为：底层全互连层每个传输接口的功耗为P_{trans_L1}＝P_{0_L1}+P_{d_L1}·BW_L1,顶层环型结构每个传输接口的功耗为P_{trans_L2}＝P_{0_L2}+P_{d_L2}·BW_L2,总传输功耗为

其中：传输接口的功耗由静态功耗和动态功耗组成,P_trans＝P₀+P_d·BW,P₀为静态功耗,对应P_{0_L1}为底层全互连层每个传输接口的静态功耗,P_{0_L2}为顶层环型结构每个传输接口的静态功耗,静态功耗在传输中保持不变,P_d为每比特动态功耗,对应P_{d_L1}为底层全互连层每个传输接口的每比特动态功耗,P_{d_L2}为顶层环型结构每个传输接口的每比特动态功耗,动态功耗和接口的传输的带宽BW成正比,对应BW_L1为底层全互连层的每个传输接口的传输带宽,BW_L2为顶层环型结构的每个传输接口的传输带宽,总传输功耗中存在系数2是因为每根链路对应了两个传输接口。

8.根据权利要求1所述的信息传输方法,其特征是,所述的数据传输单元根据接收数据来源的不同传输至不同的模块,具体包括：

①当接收到来自底层全互连层的相同时隙号的数据{p_t′,i ^t|t′∈N1,t′≠t},则直接将数据发送至数据缓存单元进行合并,N1＝{n|n∈N且n<L₁},t表示该分布式模块在顶层环型结构中的编号,i表示该分布式模块在底层全互连层的编号,L₁表示底层全互连层的分布式模块数量；

②当接收到来自正交下变频单元处理并分割为L₁个时隙的数据帧{p_t,i ^t′|t′∈N1,t′≠t},则将数据发送至对应时隙号t′的分布式模块,由此完成小圈数据传输；

③当接收到来自数据缓存单元的小圈数据为P_i ^t,则将数据分别传输至DU_t,i+1和DU_t,i-1；

④当接收到来自顶层环型结构中相邻的分布式模块的数据传输单元发送来的小圈数据为P_j ^t,j≠i,且发送方为DU_t,i+1,则将该数据传输至DU_t,i-1,当发送方为DU_t,i-1,则将该数据传输至DU_t,i+1,从而满足分布式模块的传输接口全双工工作,完成大圈数据传输；

⑤当接收到来自数据后处理模块发送的或相邻的分布式模块的数据传输单元转发的请求帧,则读取相关处理模块的运算结果,并将运算结果回传至与数据后处理模块相连接的分布式模块DU_0,0,完成相关运算结果回传；

⑥当接收到来自数据后处理模块发出的控制指令,则依据指令执行或进行转发至其他分布式模块,完成控制信息指令转发。

9.根据权利要求8所述的信息传输方法,其特征是,所述的请求帧使用特定的发送机制,以保证核心分布式模块按顺序读取到所有分布式模块的相关运算结果后,输出至数据后处理模块以完成相关运算结果的回传,具体为：目的地分布式模块周期性地发送请求帧索要相关运算结果直到接收到数据为止,当接收到请求帧的模块尚未准备好需要传输的相关运算结果时,则直接丢弃发送来的请求帧,否则：i)与核心分布式模块相邻的分布式模块直接传输相关处理运算结果或ii)与核心分布式模块不相邻的分布式模块通过连接中间节点进行相关运算结果的转存和请求帧的转发。

10.根据权利要求1所述的信息传输方法,其特征是,所述的数据缓存单元中进一步包括：数据缓冲器(databuffer)和两级FIFO,其中：数据缓冲器(databuffer)接收由数据传输单元发送来的小圈传输后的同一全互连层相同时隙号的数据帧并进行合并为P_i ^t,再将合并后的数据P_i ^t发送至数据传输单元进行后续的大圈数据传输,同时将合并后的数据P_i ^t发送至相关处理模块进行后续的相关运算；两级FIFO顺序存储数据传输单元发送来的大圈传输的相邻分布式模块的数据帧

N_trans表示顺时针逆时针交替数据迁移次数,t表示该分布式模块在顶层环型结构中的编号,i表示该分布式模块在底层全互连层的编号；每接收到一帧数据就存储在FIFO1中,前一帧接收到的数据则按顺序存储到FIFO1之上的FIFO2中,注意当FIFO2在数据缓冲器刚刚接收到P_i ^t时需要存储来自数据缓冲器的数据帧P_i ^t,以便之后将FIFO1和FIFO2存储的数据按时序输入相关处理模块。

11.根据权利要求1所述的信息传输方法,其特征是,所述的相关运算单元中进一步包括自相关器和互相关器,其中：自相关器计算由数据缓存单元的数据缓冲器发送来的小圈传输后的同一全互连层相同时隙号的数据帧的相关运算,互相关器计算由数据缓存单元的两级FIFO发送来的大圈传输的相邻分布式模块的数据帧的相关运算；

所述的自相关器将输入自相关器的数据分组输入相关运算矩阵的两个输入端口,相关运算矩阵由多个复数乘累加器组成,由此可以并行输出多个相关运算的结果。

12.根据权利要求11所述的信息传输方法,其特征是,所述的互相关器中进一步包括：输入数据缓冲区、复相关单元阵列、二级累加器单元,其中：输入数据缓冲区位于输入数据之后,复相关单元阵列之前,利用输入数据缓冲区来保证位于阵列中不同位置的复相关单元接收到的输入数据对应的时间点是相同的；复相关单元阵列为整个互相关器的整体结构,将复相关单元根据矩阵形式进行排布来并行完成多个通道之间的相关运算；二级累加器单元通过时分复用读取一定范围内的复相关单元的输出结果,进行进一步累加并存储在相应大小的RAM中,从而延长相关运算的累加时长,最终将相关运算结果传输至数据传输单元进行数据回传。

13.根据权利要求12所述的信息传输方法,其特征是,所述的复相关单元中进一步包括：寄存器和乘累加器(MAC),其中：寄存器起到传递输入的数据至其他复相关单元的作用,寄存器的引入导致的输入数据的延迟由输入数据缓冲区进行补偿从而保证每个复相关单元接收到的数据的同步性；乘累加器(MAC)完成FIFO1输出的一个通道的数据和FIFO2输出的一个通道的数据之间的相乘和相加,其中相加的次数较小。