CN112216315B - 用于存储器装置的低功率模式 - Google Patents

用于存储器装置的低功率模式 Download PDF

Info

Publication number
CN112216315B
CN112216315B CN202010625600.2A CN202010625600A CN112216315B CN 112216315 B CN112216315 B CN 112216315B CN 202010625600 A CN202010625600 A CN 202010625600A CN 112216315 B CN112216315 B CN 112216315B
Authority
CN
China
Prior art keywords
data
memory device
pattern
memory
satisfies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010625600.2A
Other languages
English (en)
Other versions
CN112216315A (zh
Inventor
何源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112216315A publication Critical patent/CN112216315A/zh
Application granted granted Critical
Publication of CN112216315B publication Critical patent/CN112216315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Memory System (AREA)
  • Power Sources (AREA)

Abstract

本申请涉及用于存储器装置的低功率模式。存储器装置可以标识被配置成存储在存储器单元阵列中的数据的模式，并且确定所述数据模式是否满足标准。如果数据的位中的每个位包含同一逻辑值，则所述数据模式可以满足所述标准。如果所述数据模式满足所述标准，则所述存储器装置可以：禁用所述存储器装置的内部总线的驱动器；将数据线与所述内部总线隔离；或者将所述数据线与电压源耦合；或者其组合。所述存储器装置可以进一步基于标识所述数据模式满足所述标准来禁用时钟树的信号。

Description

用于存储器装置的低功率模式
交叉引用
本专利申请要求于2019年7月9日提交的题为“用于存储器装置的低功率模式(LOWPOWER MODE FOR A MEMORY DEVICE)”的赫(He)的美国专利申请第16/506,714号的优先权，所述美国专利申请被转让给本申请的受让人并且通过全文引用的方式明确地并入本文。
技术领域
技术领域涉及用于存储器装置的低功率模式。
背景技术
以下总体上涉及一种包含至少一个存储器装置的***，并且更具体地，涉及用于存储器装置的低功率模式。
存储器装置广泛用于存储如计算机、无线通信装置、相机、数字显示器等各种电子装置中的信息。通过对存储器装置的不同状态进行编程来存储信息。例如，二进制装置通常存储通常由逻辑1或逻辑0表示的两种状态之一。在其它装置中，可以存储多于两种状态。为了存取存储的信息，装置的组件可以读取或感测存储器装置中的至少一种存储状态。为了存储信息，装置的组件可以在存储器装置中写入或编程状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、闪速存储器、相变存储器(PCM)等。存储器装置可以是易失性的或非易失性的。非易失性存储器(例如，FeRAM)即使在不存在外部电源的情况下，也可以持续延长的时间段维持其存储的逻辑状态。易失性存储器装置(例如，DRAM)在与外部电源断开连接时可能会丢失其存储的状态。
改进存储器装置通常可以包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、降低功耗或降低制造成本以及其它度量。一些存储器单元可以被配置成存储多种状态。可能期望改善存储器装置的带宽(例如，在给定持续时间期间存取的数据量)。
发明内容
描述了一种方法。所述方法可以包含：由主机装置接收由传感器采样的第一数据；由所述主机装置用第二数据代替所述第一数据；将所述第二数据从所述主机装置传输到存储器装置；由所述存储器装置确定所述第二数据的模式满足标准；基于所述确定所述第二数据的所述模式满足所述标准来禁用所述存储器装置的内部总线的驱动器；以及基于所述禁用所述存储器装置的所述内部总线的所述驱动器来将第三数据存储在所述存储器装置的存储器单元阵列处，其中所述第三数据基于所述第二数据，并且所述第三数据的模式满足所述标准。
描述了一种方法。所述方法可以包含：标识被配置成存储在存储器装置的存储器单元阵列中的数据的模式满足标准；基于标识所述数据模式满足所述标准来禁用所述存储器装置的内部总线的驱动器；基于标识所述数据模式满足所述标准来将所述存储器单元阵列的数据线与所述存储器装置的所述内部总线隔离；以及基于隔离所述数据线来将所述存储器单元阵列的所述数据线与电压源耦合。
描述了一种存储器装置。所述存储器装置可以包含：存储器单元阵列，所述存储器单元阵列被配置成存储数据；内部总线；数据线，所述数据线与所述存储器单元阵列耦合；电压源；以及多路复用器，所述多路复用器与所述内部总线、所述数据线和所述电压源耦合，其中所述多路复用器被配置成基于数据模式是否满足标准来将所述数据线耦合到所述内部总线或所述电压源。
描述了一种设备。所述设备可以包含：存储器单元阵列，所述存储器单元阵列被配置成存储数据；计时电路***，所述计时电路***被配置成生成与所述存储器单元阵列的操作相关联的多个时钟信号；模式标识逻辑，所述模式标识逻辑被配置成输出对要存储在所述存储器单元阵列处的数据的模式是否满足标准的指示；启用信号组件，所述启用信号组件与所述模式标识逻辑耦合并且被配置成基于所述数据模式是否满足所述标准来向所述计时电路***输出启用信号。
附图说明
图1展示了根据本文所公开的实例的支持用于存储器装置的低功率模式的***的实例。
图2展示了根据本文所公开的实例的支持用于存储器装置的低功率模式的***的实例。
图3A展示了根据本文所公开的实例的支持用于存储器装置的低功率模式的数据的实例。
图3B展示了根据本文所公开的实例的支持用于存储器装置的低功率模式的***的实例。
图4展示了根据本所文公开的实例的支持用于存储器装置的低功率模式的定时图。
图5A和5B展示了根据本文所公开的实例的支持用于存储器装置的低功率模式的示例***和电路***。
图6A和6B展示了根据本文所公开的实例的支持用于存储器装置的低功率模式的示例逻辑图。
图6C展示了根据本文所公开的实例的支持用于存储器装置的低功率模式的示例定时图。
图7展示了根据本文所公开的实例的支持用于存储器装置的低功率模式的逻辑图的实例。
图8展示了根据本文所公开的实例的支持用于存储器装置的低功率模式的工艺流程的实例。
图9示出了根据本文所公开的实例的支持用于存储器装置的低功率模式的存储器装置的框图。
图10示出了根据本文所公开的实例的支持用于存储器装置的低功率模式的***的框图。
图11到14示出了流程图，所述流程图展示了根据本文所公开的实例的支持用于存储器装置的低功率模式的一或多种方法。
具体实施方式
***可以包含主机装置，所述主机装置接收由一或多个传感器报告的采样数据并且将传感器数据传送到存储器装置以进行存储。在一些情况下，来自传感器的采样数据可以经某些时间段保持相对静态。例如，由一些物联网(IoT)装置或传感器输出的数据可以随着时间的推移保持相对稳定。在此类情况下，***可以调适存储器装置的操作以节省存储器装置处的功率。
主机装置可以确定其输出的数据没有改变，并且因此可以用相同逻辑状态的序列(即，全部逻辑“0”或全部逻辑“1”)来代替(例如，由传感器报告的)采样数据。主机装置可以将相同逻辑状态的此序列传送到存储器装置。存储器装置可以确定数据包含相同逻辑状态的序列，并且相应地调适存储器装置的操作。在存储器装置的调适操作期间，存储器装置可以将(例如，位于存储器单元阵列与I/O接口之间的)内部总线的电压设置为默认电压或预充电电压。当与驱动内部总线的电压来表示来自主机装置的数据相比时，将内部总线设置到默认电压或预充电电压可以降低功耗。存储器装置可以进一步在(例如，位长度的)第一位之后禁用与I/O接口相关联的时钟信号。通过针对数据突发切换数据(DQ)时钟树一次而不是多次，存储器装置可以减少将代替数据存储在存储器装置中所消耗的功率。
最初在如参照图1所描述的存储器***的上下文中描述了本公开的特征。在如参照图2-8所描述的***、数据、定时图、逻辑图和工艺流程的上下文中描述了本公开的特征。通过如参照图9-12所描述的与用于存储器装置的低功率模式相关的设备图和流程图进一步展示了本公开的这些和其它特征，并且参考所述设备图和流程图进一步描述了本公开的这些和其它特征。
图1展示了根据本文所公开的实例的利用一或多个存储器装置的***100的实例。***100可以包含外部存储器控制器105、存储器装置110以及将外部存储器控制器105与存储器装置110耦合的多个通道115。***100可以包含一或多个存储器装置，但是为了便于描述，一或多个存储器装置可以被描述为单个存储器装置110。
***100可以包含如计算装置、移动计算装置、无线装置或图形处理装置等电子装置的部分。***100可以是便携式电子装置的实例。***100可以是计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可佩戴装置、互联网连接装置等的实例。存储器装置110可以是***的组件，所述组件被配置成存储用于***100的一或多个其它组件的数据。
***100的至少部分可以是主机装置的实例。此主机装置可以是使用存储器来执行处理的装置的实例，如计算装置、移动计算装置、无线装置、图形处理装置、路由器、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、一些其它固定或便携式电子装置等。在一些情况下，主机装置可以是指实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况下，外部存储器控制器105可以被称为主机或主机装置。在一些实例中，***100是图形卡。
存储器装置110可以被配置成存储用于***100的组件的数据。在一些情况下，存储器装置110可以充当***100的(例如，响应于由***100通过外部存储器控制器105提供的命令并且执行所述命令的)从式装置。此类命令可以包含用于存取操作的存取命令(如用于写入操作的写入命令、用于读取操作的读取命令)、用于刷新操作的刷新命令或其它命令。存储器装置110可以包含两个或两个以上存储器管芯160(例如，存储器芯片)，以支持用于数据存储的期望的或指定的容量。包含两个或两个以上存储器管芯的存储器装置110可以被称为多管芯存储器或封装(也被称为多芯片存储器或封装)。
***100可以进一步包含处理器120、基本输入/输出***(BIOS)组件125、一或多个***组件130以及输入/输出(I/O)控制器135。***100的组件可以使用总线140彼此电子通信。
处理器120可以被配置成控制***100的至少部分。处理器120可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、分立门或晶体管逻辑、分立硬件组件，或者可以是这些类型的组件的组合。在此类情况下，处理器120可以是中央处理单元(CPU)、图形处理单元(GPU)、通用图形处理单元(GPGPU)或片上***(SoC)的实例以及其它实例。
BIOS组件125可以是包含作为固件操作的BIOS的软件组件，所述软件组件可以初始化并且运行***100的各种硬件组件。BIOS组件125还可以管理处理器120与***100的各种组件(例如，***组件130、I/O控制器135等)之间的数据流。BIOS组件125可以包含存储在只读存储器(ROM)、闪速存储器或任何其它非易失性存储器中的程序或软件。
一或多个***组件130可以是可以集成到***100中或与所述***一起集成的任何输入装置或输出装置或用于此类装置的接口。实例可以包含传感器(例如，包含在物联网(IoT)***中)。一或多个***组件130可以是本领域技术人员理解为***设备的其它组件。
I/O控制器135可以管理处理器120与一或多个***组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可以管理未集成到***100中或未与所述***一起集成的***设备。在一些情况下，I/O控制器135可以表示到外部***组件的物理连接或端口。
输入145可以表示向***100或其组件提供信息、信号或数据的***100外部的装置或信号。这可以包含用户接口或与其它装置的接口或其它装置之间的接口。在一些情况下，输入145可以是通过一或多个***组件130与***100介接的***设备，或者可以由I/O控制器135管理。
输出150可以表示***100外部的装置或信号，所述装置或信号被配置成接收来自***100或其组件中的任何组件的输出。输出150的实例可以包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等。在一些情况下，输出150可以是通过一或多个***组件130与***100介接的***设备，或者可以由I/O控制器135管理。
存储器装置110可以包含装置存储器控制器155以及一或多个存储器管芯160。每个存储器管芯160可以包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，网格)，其中每个存储器单元被配置成存储数字数据的至少一个位。参照图2更详细地描述了存储器阵列170和/或存储器单元的特征。
装置存储器控制器155可以包含被配置成控制存储器装置110的操作的电路或组件。在一些情况下，装置存储器控制器155可以结合存储器管芯160的本地存储器控制器165来控制本文所描述的存储器装置110的操作。装置存储器控制器155和/或本地存储器控制器165中包含的组件的实例可以包含用于解调从外部存储器控制器105接收的信号的接收器、用于调制信号并且将信号传输到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。
(例如，相对于存储器管芯160为本地的)本地存储器控制器165可以被配置成控制存储器管芯160的操作。而且，本地存储器控制器165可以被配置成与装置存储器控制器155通信(例如，接收并且传输数据和/或命令)。本地存储器控制器165可以支持装置存储器控制器155来控制本文所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，并且本地存储器控制器165或外部存储器控制器105可以执行本文所描述的各种功能。由此，本地存储器控制器165可以被配置成与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器105或处理器120通信。
在一些情况下，本地存储器控制器165可以基于接收到满足模式的数据(例如，来自外部存储器控制器105)来确定调适存储器管芯160的操作模式。模式可以指示数据的每个位包含同一逻辑值。在存储器装置的调适操作期间，本地存储器控制器165可以将(例如，位于存储器阵列170与通道115之间的)内部总线的电压设置为默认电压或预充电电压。当与驱动内部总线的电压来表示来自外部存储器控制器105的数据相比时，将内部总线设置到默认电压或预充电电压可以降低功耗。本地存储器控制器165可以进一步在(例如，位长度的)第一位之后禁用与I/O接口相关联的时钟信号。通过针对数据突发切换DQ时钟树一次而不是多次，本地存储器控制器165可以减少将数据存储在存储器阵列170处所消耗的功率。
外部存储器控制器105可以被配置成实现***100的组件(例如，处理器120)与存储器装置110之间的信息、数据和/或命令的通信。外部存储器控制器105可以充当***100的组件与存储器装置110之间的联络器，使得***100的组件可能不需要知道存储器装置的操作的细节。***100的组件可以向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可以转换或翻译***100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可以包含生成公共(源)***时钟信号的***时钟。在一些情况下，外部存储器控制器105可以包含生成公共(源)数据时钟信号的公共数据时钟。
在一些情况下，外部存储器控制器105或***100的其它组件或本文所描述的其功能可以由处理器120实施。例如，外部存储器控制器105可以是由处理器120或***100的其它组件实施的硬件、固件或软件或其某种组合。虽然外部存储器控制器105被描绘为在存储器装置110的外部，但是在一些情况下，外部存储器控制器105或本文所描述的其功能可以由存储器装置110实施。例如，外部存储器控制器105可以是由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某种组合。在一些情况下，外部存储器控制器105可以分布在处理器120和存储器装置110上，使得外部存储器控制器105的部分由处理器120实施，并且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样，在一些情况下，在本文中归因于装置存储器控制器155或本地存储器控制器165的一或多种功能在一些情况下可以由外部存储器控制器105执行(与处理器120分开或包含在所述处理器中)。
***100的组件可以使用多个通道115与存储器装置110交换信息。在一些实例中，通道115可以实现外部存储器控制器105与存储器装置110之间的通信。每个通道115可以包含与***100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。例如，通道115可以包含第一端子，所述第一端子包含外部存储器控制器105处的一或多个引脚或焊盘以及存储器装置110处的一或多个引脚或焊盘。引脚可以是***100的装置的导电输入或输出点的实例，并且引脚可以被配置成充当通道的一部分。
在一些情况下，端子的引脚或焊盘可以是通道115的信号路径的一部分。另外的信号路径可以与用于在***100的组件内路由信号的通道的端子耦合。例如，存储器装置110可包含信号路径(例如，存储器装置110或其组件内部的信号路径，如存储器管芯160内部的信号路径)，所述信号路径将信号从通道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器管芯160、本地存储器控制器165、存储器阵列170)。
通道115(以及相关联的信号路径和端子)可以专用于传送特定类型的信息。在一些情况下，通道115可以是聚合通道，并且因此可以包含多个单独的通道。例如，数据通道190可以是x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等。通过通道传送的信号可以使用双倍数据速率(DDR)定时方案。例如，信号的一些符号可以记录在时钟信号的上升边沿上，并且信号的其它符号可以记录在时钟信号的下降边沿上。通过通道传送的信号可以使用单倍数据速率(SDR)信令。例如，可以针对每个时钟周期记录信号的一个符号。
在一些情况下，通道115可以包含一或多个命令和地址(CA)通道186。CA通道186可以被配置成在外部存储器控制器105与存储器装置110之间传送命令，所述命令包含与命令相关联的控制信息(例如，地址信息)。例如，CA通道186可以包含具有期望的数据的地址的读取命令。在一些情况下，CA通道186可以记录在上升时钟信号边沿和/或下降时钟信号边沿上。在一些情况下，CA通道186可以包含任何数量的信号路径来解码地址和命令数据(例如，八个或九个信号路径)。在一些情况下，通道115可以包含一或多个时钟信号(CK)通道188。
在一些情况下，通道115可以包含一或多个DQ通道190。数据通道190可以被配置成在外部存储器控制器105与存储器装置110之间传送数据和/或控制信息。例如，数据通道190可以传送待写入存储器装置110的信息(例如，双向的)或从存储器装置110读取的信息。
在一些情况下，通道115可以包含可以专用于其它目的的一或多个其它通道192。这些其它通道192可以包含任何数量的信号路径。
通道115可以使用各种不同的架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可以包含总线、点到点连接、交叉开关、如硅中介件等高密度中介件或在有机衬底中形成的通道或其某种组合。例如，在一些情况下，信号路径可以至少部分地包含高密度中介件，如硅中介件或玻璃中介件。
图2展示了根据本文所公开的实例的支持用于存储器装置的低功率模式的***200的实例。***200可以尤其包含本文参照图1所描述的一或多个组件。例如，***200可以包含：主机装置205，所述主机装置可以是如参照图1所描述的外部存储器控制器105的实例；存储器装置210，所述存储器装置可以是如参照图1所描述的存储器装置110或存储器管芯160的实例；以及传感器230，所述传感器可以是如参照图1所描述的***组件130的实例。
***200可以包含用于随时间的推移捕获数据或以时间系列中的规则间隔测量数据的一或多个传感器230。例如，传感器230-a可以测量与宠物跟踪相关联的数据，传感器230-b可以测量与烟雾报警器相关联的数据，传感器230-c可以测量与水表相关联的数据，传感器230-d可以测量与垃圾容器相关联的数据，传感器230-e可以测量与自动售货机相关联的数据，并且传感器230-f可以测量与气体监测相关联的数据。***200可以包含其它传感器230，如测量与生物计量监测或其它装置或活动相关联的数据的传感器230。一或多个传感器230可以对测量的数据进行采样，并且通过与主机装置205-a、主机装置205-b或主机装置205-c的有线或无线连接来报告采样数据。
主机装置205可以与存储器装置210传送采样数据以进行存储。存储器装置210可以根据突发长度通过I/O接口接收采样数据。例如，存储器装置210可以使用的突发长度为八(例如，BL8)，并且从主机装置205串行地接收八个位。在一些其它情况下，存储器装置210可以使用其它大小的突发长度(例如，16、22、64)。存储器装置可以通过根据采样数据的逻辑值调节内部总线上的电压，将采样数据通过内部总线从I/O接口传送到存储器单元阵列以进行存储。例如，存储器装置210可以向内部总线施加相对低的电压，以传送逻辑值“0”。另外地或可替代地，存储器装置210可以向内部总线施加相对高的电压，以传送逻辑值“1”。存储器装置210可以将采样数据存储为逻辑状态的系列。
在一些情况下，由一或多个传感器230报告的采样数据可以在某些时间段内保持相对静态。例如，传感器230-b(例如，测量与烟雾报警器相关联的数据)可以持续向主机装置205-a报告未检测到烟雾。在一些情况下，当由传感器230报告的采样数据没有改变时，主机装置205可以继续将采样数据传送到存储器装置210。即，即使在一或多个传感器230捕获数据时采样数据的值可能不是已知的，采样数据在未来时间也可以是有价值的。将采样数据存储在存储器装置210中可以消耗功率。在一些情况下，可能期望降低***200的功耗。即，IoT***(例如，***200)的功率预算可能相对较小。
在采样数据不随时间推移而变化的情况下，主机装置205可以用相同逻辑状态的序列(即，全部逻辑“0”或全部逻辑“1”)来代替采样数据。例如，传感器230-c可以向主机装置205-a指示在第一时间的水位。主机装置205-a可以将传感器230-c的数据传送到存储器装置210。在第二时间(例如，在第一时间之后)，传感器230-c可以向主机装置205-a指示同一水位。主机装置205-a可以用全部逻辑值“0”或全部逻辑值“1”代替由传感器230-c报告的采样数据。相同逻辑状态的序列可以指示由传感器230-c报告的采样数据保持不变。主机装置205-a可以将代替数据传送到存储器装置210。
存储器装置210可以确定数据包含相同逻辑状态的序列，并且相应地调适存储器装置210的操作。基于确定采样数据(例如，由传感器230报告的数据)不随时间的推移而变化，存储器装置210的调适操作可以降低存储器装置210的功耗。在存储器装置210的调适操作期间，存储器装置210可以将(例如，位于存储器单元阵列与I/O接口之间的)内部总线的电压设置到默认电压或预充电电压。例如，内部总线的默认电压可以是虚拟接地电压。另外地或可替代地，内部总线的默认电压可以是与存储器装置210相关联的源供应电压(VSS)。与驱动内部总线的电压来表示不同于主机装置205的数据相比，将内部总线设置成默认电压或预充电电压可以降低功耗。存储器装置210可以进一步在(例如，位长度的)第一位之后禁用与I/O接口相关联的时钟信号。例如，存储器装置210可以在数据突发的第一位处切换可以被称为DQ时钟树的内部数据I/O时钟树，并且针对数据突发的后续位禁用DQ时钟树。通过针对数据突发切换DQ时钟树一次而不是多次，存储器装置210可以减少将代替数据存储在存储器装置210中所消耗的功率。
图3A和3B展示了支持用于存储器装置的低功率模式的数据流的实例。具体地，图3A示出了数据流300，并且图3B示出了传送图3A中所展示的数据的装置和***。
图3A展示了根据如本文所公开的实例的支持用于存储器装置的低功率模式的数据流300的实例。数据流300可以包含本文参照图1和2所描述的方面。例如，采样数据325可以由传感器或如参照图1所描述的***设备报告。代替数据和恢复数据可以由主机装置或如参照图1所描述的外部存储器控制器来进行代替或恢复。
传感器可以将采样数据325报告到主机装置，如IoT SoC或如参照图3B所描述的主机装置305。传感器可以报告在时间A与时间B之间的采样数据325-a、在时间B与时间C之间的采样数据325-b、以及在时间C与时间D之间的采样数据325-c。采样数据325-a、采样数据325-b和采样数据325-c各自的长度可以等于与存储器装置(例如，参照图3B所描述的存储器装置310)相关联的存储器装置的突发长度。
主机装置可以标识用于代替采样数据325的一或多个标准。在一些实例中，标准可以包含与采样数据325相关联的阈值、配置的变化限制、或另一参数或其组合。如果主机装置确定采样数据325满足一或多个标准，则主机装置可以确定用代替数据320代替采样数据325。标准可以基于采样数据325从第一时间到第二时间保持不变。即，如果采样数据325满足标准，则采样数据325可以与先前采样数据325相同。例如，主机装置可以在时间A与时间B之间接收采样数据325-a。主机装置可以确定采样数据325-a不满足标准(例如，采样数据325-a不同于在时间A之前接收到的采样数据325)。此处，代替数据320-a可以包含采样数据325-a。主机装置可以接收在时间B与时间C之间的采样数据325-b，并且确定采样数据325-b与采样数据325-a相同。此处，代替数据可以含有相同逻辑状态(例如，逻辑“0”、逻辑“1”)的序列，以表示在突发长度期间没有变化。
在一些情况下，代替数据320-a、代替数据320-b和代替数据320-c可以各自含有相同逻辑状态的序列，以表示在突发长度期间没有变化。主机装置可以将代替数据320传送到(例如，与IoT装置相关联的)存储器装置以进行存储。主机装置可以维持代替数据320与采样数据325之间的关联。如果用户在未来时间确定采样数据325是有价值的并且请求数据，则主机装置可以基于代替数据320生成恢复数据315，其中恢复数据315-a、恢复数据315-b和恢复数据315-c分别等同于采样数据325-a、采样数据325-b和采样数据325-c。
图3B展示了根据本文所公开的实例的支持用于存储器装置的低功率模式的示例***301。***301可以包含本文参照图1和2所描述的组件。例如，***301可以包含主机装置305和存储器装置310，所述主机装置可以是参照图1和2所描述的外部存储器控制器或主机装置的实例，所述存储器装置可以是参照图1和2所描述的存储器装置或存储器管芯的实例。***301可以进一步包含来自参照图3A所描述的数据流300的方面。例如，主机装置305可以接收采样数据和恢复数据(例如，分别来自传感器和存储器装置)，并且存储器装置310可以从主机装置接收代替数据。
如IoT SoC等主机装置305可以从一或多个传感器接收采样数据。基于一或多个标准，主机装置305可以确定用代替数据320-d代替采样数据。例如，主机装置305可以确定采样数据与先前采样的数据相同。因此，主机装置305可以用代替数据320-d代替采样数据。代替数据320-d可以含有突发长度的数据，所述数据各自含有相同逻辑状态的序列。相同逻辑状态的值(例如，逻辑“0”、逻辑值“1”)可以基于***301的低功率状态。例如，***301的管芯上终端(ODT)的低功率模式可以对应于逻辑值“0”。主机装置305可以将代替数据320-d传送到存储器装置310以进行存储。因为代替数据320-d对应于***301的低功率模式，所以传送代替数据320-d可以比将采样数据传送到存储器装置310消耗更少的功率。在一些情况下，当从存储器装置310读取代替数据320-d时，***301可以进一步节省功率。
在一些实例中，主机装置305可以通过指示符330指示代替数据320-d含有相同逻辑状态的序列。主机装置305可以通过与存储器装置310相关联的标识符引脚来传送指示符330。在一些实例中，标识符引脚可以包含与存储器装置310耦合的(例如，用于指示符330的)专用引脚。此处，存储器装置310可以包含用于指示符330的另外的引脚。在一些其它情况下，存储器装置310的标识符引脚可以用于在存储器装置310与主机装置305之间传送其它信息。
存储器装置310可以包含I/O接口335和存储器阵列370。I/O接口可以从主机装置305接收代替数据320-d。I/O接口可以将数据345传送到存储器阵列370。数据345的位可以被设置为存储器装置310的(例如，从I/O接口335到存储器阵列370的)内部总线的低功率逻辑状态。在一些实例中，数据345可以包含与代替数据320-d相同的逻辑状态，或者数据345可以包含相反的逻辑状态。
在一些情况下，I/O接口335可以确定代替数据320-d含有相同逻辑状态的序列。例如，I/O接口335可以从主机装置305接收指示符330。在另一个实例中，I/O接口335可以接收在存储器装置310处生成的指示符。基于确定代替数据320-d含有相同逻辑状态的序列，存储器装置310可以调适存储器装置310的操作以节省功率。在存储器装置310的调适操作期间，存储器装置310可以将内部总线的电压设置为默认电压或预充电电压。存储器装置310可以进一步在(例如，位长度的)第一位之后禁用与I/O接口335相关联的时钟信号。
图4展示了根据本文所公开的实例的支持用于存储器装置的低功率模式的定时图400的实例。定时图400可以包含如参照图1到3所描述的方面。例如，定时图400中所示的信号可以对应于由存储器装置生成的信号，所述存储器装置可以是如参照图1到3所描述的存储器装置或存储器管芯的实例。
数据选通(DQS)时钟405可以表示从存储器装置输出到如IoT SoC等主机装置的时钟信号。存储器装置可以接收指示存储器装置将数据(例如，16位数据)从DQ线410写入存储器装置的阵列的写入命令。在T0与T1之间，DQS时钟405可以包含持续某一持续时间(例如，读取前同步码持续时间或TRPRE)的读取前同步码。读取前同步码可以为存储器装置提供用于启用电路***的时间段，所述电路***用于从主机装置接收数据。在T1，存储器装置可以开始读取由DQ线410接收的数据。在T1与T2之间，存储器装置可以从主机装置接收数据突发的第一位D0。在一些实例中，(例如，由DQ线410-a接收的)数据突发可以包含在时间T1与T3之间接收的16位数据。此处，存储器装置可以在与数据的每个位(例如，D0、D1、D15)相关联的时间确定DQ线410-a上的电压电平，以确定与数据的位中的每个位相关联的逻辑值。在一些其它情况下，存储器装置可以确定数据突发含有相同逻辑状态的序列。此处，数据突发可以仅包含数据突发的第一位D0。即，DQ线410-b可以被驱动到指示数据突发的第一位D0的逻辑值的电压电平。对于数据突发的其余部分(例如，从时间T2到时间T3)，存储器装置可以根据同一电压电平继续驱动DQ线410-b。在一些情况下，存储器装置可以在与数据的十六个位(例如，D0、D1、D15)相关联的时间确定DQ线410-b上的电压电平，以确定与数据的位中的每个位相关联的逻辑值。然而，存储器装置可以确定(例如，与数据的第一位D0相关联的)同一电压电平。
由于禁用了DQ时钟415，存储器装置可以继续驱动DQ线410-b。例如，存储器装置可以根据DQ时钟415来调节DQ线410的电压电平。例如，存储器装置可以调节DQ线410在DQ时钟415的上升边沿处的电压电平。存储器装置可以确定数据突发含有相同逻辑状态的序列。因此，存储器装置可以禁用DQ时钟415。例如，基于确定数据突发含有相同逻辑状态的序列，存储器装置可以在时间T1将时钟启用(CLKEN)信号420驱动为高。CLKEN信号420可以在时间T2之后禁用DQ时钟415，从而防止DQ时钟信号继续用于数据突发。
在接收到数据突发之后，DQS时钟405可以包含在T3与T4之间持续某一持续时间(例如，读取前同步码持续时间或TRPST)的读取后同步码。读取后同步码可以在来自不同主机装置的写入命令之间提供间隔。在一些实例中，来自同一主机装置的连续写入命令可以不由读取后同步码分开。
图5A和5B展示了根据本文所公开的实例的存储器装置和在存储器装置处的支持用于存储器装置的低功率模式的电路***的实例。具体地，图5A示出了存储器装置，并且图5B示出了可以使存储器装置(例如，图5A所示)能够支持低功率模式的电路***。
图5A展示了根据本文所公开的实例的支持用于存储器装置的低功率模式的***500的实例。***500可以包含如参照图1到4所描述的方面。例如，***可以包含存储器装置510，所述存储器装置可以是如参照图1到3所描述的存储器装置或存储器管芯的实例。
存储器装置510可以从如IoT SoC等主机装置接收数据505-a。数据505-a可以含有由一或多个传感器报告的采样数据，或者可以含有代替数据，所述代替数据包含相同逻辑状态的序列以指示一或多个传感器中没有变化。可以在由驱动器550-a驱动的全局输入/输出(GIO)总线515处接收数据505-a。在一些情况下，驱动器550-a和GIO总线515可以被称为I/O接口。GIO总线515可以将表示数据505-a的信号通过内部总线520传送到多路复用器525。
指示符540-a可以指示数据505-a满足一或多个标准(例如，数据505-a的每个位是同一逻辑值)。指示符540-a可以是同一逻辑值的位，以指示数据505-a满足一或多个标准，其中逻辑值与管芯上终端状态对准。例如，指示符540-a可以包含各自的逻辑值为“0”的位或各自的逻辑值为“1”的位。指示符540-a可以从主机装置接收或由存储器装置510生成。存储器装置510可以通过耦合到多路复用器525的标识符引脚从主机装置接收指示符。可以参照图5B讨论关于在存储器装置510处生成指示符的另外的细节。指示符540-a可以被传送到与GIO总线515相关联的驱动器550-a。在一些情况下，如果指示符540-a指示数据505-a含有相同逻辑状态的序列，则存储器装置510可以禁用驱动器550-a。这可以在数据505-a含有相同逻辑状态的序列的情况下降低存储器装置510的功耗。在一些情况下，指示符540-a可以与主机装置通信。主机装置还可以禁用用于数据505-a的缓冲器。因此，主机装置还可以降低***500的功耗。
多路复用器525可以接收来自内部总线520的信号以及指示符540-a(例如，来自标识符引脚)。多路复用器525可以与多功能输入/输出(MIO)数据线535耦合，所述多路复用器进而可以与存储器阵列570耦合。基于指示符540-a，多路复用器525可以将MIO数据线535与内部总线520或电压源530耦合，所述电压源可以被称为VSS。如果MIO数据线535与内部总线520耦合，则数据505-a可以被写入存储器阵列570，这可以针对数据505-a的每个位切换MIO数据线535。可替代地，如果MIO数据线535与电压源530耦合，则电压源530可以使含有单个逻辑状态的位被写入存储器阵列570，其中逻辑状态可以是存储器阵列570的低功率逻辑状态。例如，如果存储器装置510是DRAM存储器装置，则低功率逻辑状态可以是逻辑“1”。多路复用器525可以将由电压源530生成的信号传播到MIO数据线535，这可以减少在写入操作期间由存储器装置510消耗的功率。在一些情况下，可以将VSS设置为与单个MIO数据线535均衡状态对准。
在读取操作期间，存储器装置510可以从阵列570检索数据505-a，并且将数据505-a从存储器装置510传送到主机装置。此处，存储器装置510可以采用技术来降低在读取操作期间***500的功耗。例如，存储器装置510可以(例如，基于类似于指示符540-a的指示符)确定数据505-a满足一或多个标准。因此，多路复用器525可以将MIO数据线535耦合到电压源530。进一步地，存储器装置510可以禁用GIO总线515的驱动器550-a。在一些情况下，主机装置可以在读取操作期间禁用用于数据505-a的缓冲器。因此，在与满足一或多个标准的数据相关联的读取操作期间的功耗可以小于在与不满足一或多个标准的数据相关联的读取操作期间的功耗。
图5B展示了根据本文所公开的实例的支持用于存储器装置的低功率模式的电路***501的实例。电路***可以包含在如参照图5A所描述的存储器装置510处。另外地或可替代地，(例如，如参照图1到4所描述的)主机装置可以包含电路***501。
电路***501可以确定数据(例如，数据505-b)是否满足一或多个标准。例如，电路***501可以确定数据505-b的每个位是否是同一逻辑值。电路***501可以被称为模式标识逻辑。即，电路***501可以标识数据505-b是否满足包含单个逻辑值的模式。
主机装置或存储器装置可以包含输出指示符540-b的逻辑门545(例如，异或(exclusive OR，XOR)逻辑门)。在一些实例中，指示符540-b可以是参照图5A描述的指示符540-a的实例。逻辑门545可以接收数据突发505-b和逻辑“0”数据突发506。数据突发505-b可以包含由传感器报告的采样数据。电路***501可以使用逻辑门545将数据突发505-b与逻辑“0”数据突发506进行比较，并且基于所述比较生成指示符540-b。例如，如果数据突发505-b指示传感器中没有变化(例如，仅含有逻辑“0”)，则逻辑门545可以输出指示数据505-b满足标准的指示符540-b。可替代地，如果数据突发505-b包含传感器数据(例如，各种逻辑值)，则逻辑门545可以输出指示数据505-b不满足标准的指示符540-b。在一些实例中，主机装置可以将指示符540-b发送到存储器装置的标识符引脚，或者标识符引脚可以发送指示符540-b以禁用GIO总线。
图6A–6C展示了逻辑图和相关联的定时图。具体地，图6A展示了用于生成时钟启用信号CLKENx的逻辑，并且图6B展示了用于生成第二时钟启用信号CLKEN的逻辑。图6C展示了示出第二时钟启用信号CLKEN与生成CLKEN信号所涉及的其它信号之间的关系的定时图。
图6A展示了根据如本文所公开的实例的支持用于存储器装置的低功率模式的逻辑图600-a的实例。逻辑图600-a可以展示与如参照图1到5所描述的存储器装置相关联的逻辑组件和信号。
QE1F信号可以响应于在存储器装置处接收到存取命令(例如，读取命令)而输出低电压。QE1F信号可以与作为用于触发器605-a的时钟信号的延迟锁相环(DLL)<1>信号一起被输入到触发器605-a。DLL<1>信号可以是与存储器装置相关联的时钟信号，所述时钟信号以存储器装置的与存储器装置的DQS时钟(例如如参照图4所描述的DQS时钟405)同相的时钟速率在高电压与低电压之间振荡。可以在存储器装置内部生成DLL<1>信号以与外部时钟锁定(例如，以确保如DQ、DQX等输出数据与控制器选通定时对准)。在一些情况下，DLL<1>可能与外部时钟异相180°。触发器605-a的互补输出信号可以被称为En1信号，并且可以与再次被用作触发器605-b的时钟信号的DLL<1>信号一起被输入到触发器605-b。触发器605-b的输出信号可以被称为EnF2信号。EnF2信号和En1信号的补码(EnF1信号)可以是逻辑门610(例如，与(AND)逻辑门)的输入。逻辑门610的输出可以是CLKENx信号。如果En1和En2F信号都为高，则CLKENx信号可以为高。否则，CLKENx信号可能为低。
图6B展示了根据如本文所公开的实例的支持用于存储器装置的低功率模式的逻辑图600-b的实例。逻辑图600-b可以展示与如参照图1到5所描述的存储器装置相关联的逻辑组件和信号。进一步地，逻辑图600-b可以包含由图6A中所展示的逻辑图600-a生成的信号CLKENx。
参照图6A所描述的CLKENx信号和En1信号可以被输入到多路复用器615，所述多路复用器的输出是可以被称为CLKEN信号的时钟启用信号。基于指示符620的存在，CLKEN信号可以等同于En1信号或CLKENx信号。指示符620可以是参照图5所描述的指示符540-a或指示符540-b的实例。在一些实例中，默认情况下，CLKEN信号可以等同于En1信号，并且指示符620可以选择CLKEN信号以等同于CLKENx信号。
图6C展示了根据本文所公开的实例的支持用于存储器装置的低功率模式的定时图601的实例。定时图可以基于参照图6A和6B所描述的逻辑图600-a和600-b。
可以接收读取命令(例如，读取信号可以被驱动为高)。读取命令可以在T0将QED切换为高。在时间T1，QE1F信号可以切换为低。在QED被切换为高(例如，在时间T0)之后，时间T1可以发生一个周期移位(例如，DLL<1>的整个周期)。CLKEN信号在T2与T3之间可以为高，这可以对应于数据突发的第一位之后的数据突发的持续时间。CLKEN信号可以停止T2与T3之间的存储器装置的内部时钟，以便减少存储器装置在存取操作期间消耗的功率(例如，在数据的每个位包含同一逻辑值的情况下)。基于指示符620，多路复用器可以选择CLKENx信号作为CLKEN信号输出。
图7展示了根据如本文所公开的实例的支持存储器装置的低功率模式的逻辑图700的实例。逻辑图700可以展示与如参照图1到5所描述的存储器装置相关联的逻辑组件和信号。逻辑图700(例如，时钟树图)可以包含时钟信号705、CLKEN信号710、多个反相器715、多个与门720和标记为DQ0、DQ1、DQ2、一直到DQ16的多个DQ输出。CLKEN信号710可以是参照图4所描述的CLKEN信号420或参照图6描述的CLKEN信号的实例。DQ输出可以表示在与16位数据突发的位相对应的时间的参照图4所描述的DQ时钟415的状态。时钟信号705可以是DLL<0>或如参照图6所描述的DLL<1>。如参照图4和6所描述的，对于数据突发的第一位，CLKEN信号可以为低状态，而对于数据突发的其余部分，所述CLKEN信号可以为高状态。
作为实例，DQ0输出可以如下确定：时钟信号705可以在被输入到与门720-a中之前被反相。在数据突发的第一位处，CLKEN信号可以处于低状态，并且因此与门720-a的输出对于第一位为低。然后可以由反相器715-a将输出反相，并且因此DQ0输出为高，从而触发用于数据突发的第一位的DQ时钟。
作为其余的DQ输出的实例，DQ3输出可以如下确定：时钟信号705可以在被输入到与门720-b中之前被反相。在数据突发的第三位(或第一位之后的任何位)处，CLKEN信号可以处于高状态，并且因此与门720-b的输出对于第三位为高。然后可以由反相器715-b将高输出反相，并且因此DQ3输出为低，从而禁用用于数据突发的第三位的DQ时钟。
图8展示了根据如本文所公开的实例的支持用于存储器装置的低功率模式的工艺流程800的实例。工艺流程800可以实施如参照图1到7所描述的方面。工艺流程800可以包含由主机装置805执行的操作，所述主机装置可以是如参照图1所描述的外部存储器控制器105或如参照图2所描述的主机装置205的实例。工艺流程800可以进一步包含由存储器装置810执行的操作，所述存储器装置可以是如参照图1到3和4所描述的存储器装置110、存储器阵列170、存储器装置210、存储器装置310或存储器装置510的实例。
在815处，主机装置805可以通过通道(例如，DQ通道)向存储器装置810传输数据集。数据集可以对应于由传感器捕获的数据。存储器装置810可以被配置成将数据集存储在存储器装置810的存储器单元阵列中。
在820处，主机装置805可以任选地标识数据集包含满足标准的数据模式。标准可以基于数据集的位中的每个位包含同一逻辑值。例如，如果数据集的每个位包含同一逻辑值(例如，全部逻辑值“0”或“1”)，则数据集可以满足标准。另外地或可替代地，如果数据集的每个位不包含同一逻辑值，则数据集可能不满足标准。主机装置805可以确定发送指示数据集包含满足标准的数据模式的指示符(例如，在825处)。
在825处，主机装置805可以任选地向存储器装置810传输指示符。指示符可以是指示与主机装置805相关联的数据包含满足标准的数据模式的指示符。
在830处，主机装置810可以任选地标识数据模式满足标准。存储器装置810可以基于从主机装置接收到指示符(例如，在825处)来标识数据模式满足标准。
在835处，存储器装置810可以任选地基于标识数据模式来生成指示数据模式满足标准的指示符。在一些情况下，如果主机装置805未向存储器装置810传输指示符(例如，在825处)，则存储器装置810可以生成指示数据模式满足标准的指示符。
在840处，存储器装置810可以基于标识数据模式满足标准来禁用存储器装置810处的时钟树的信号。在一些情况下，存储器装置810可以基于生成指示符(例如，在835处)来禁用时钟树的信号。
在845处，存储器装置810可以禁用存储器装置810的内部总线的驱动器。存储器装置810可以基于标识数据模式满足标准来禁用驱动器。在一些情况下，在时钟信号的一定数量的周期之后，存储器装置810可以启用存储器装置810的内部总线的驱动器。例如，在将数据集存储在存储器单元阵列处之后，存储器装置810可以启用存储器装置810的内部总线的驱动器。
在850处，存储器装置810可以基于标识数据模式满足标准来将数据线与存储器装置810的内部总线隔离。
在855处，存储器装置810可以基于隔离数据线来将所述数据线与电压源耦合。
在860处，主机装置805可以向存储器装置810传输(例如，与在815处接收到的第一数据集不同的)第二数据集。第二数据集可能未能满足标准。即，第二数据集可以包含多于单个逻辑值。
在865处，存储器装置810可以基于接收到第二数据集来启用存储器装置810处的时钟树的信号。在一些情况下，存储器装置810可以基于第二数据集未能满足标准来启用(或继续启用)存储器装置的内部总线的驱动器。存储器装置810可以基于第二数据集未能满足标准来进一步将存储器单元阵列耦合到内部总线。
图9示出了根据如本文所公开的实例的支持用于存储器装置的低功率模式的存储器装置905的框图900。存储器装置905可以是如参照图1-3、5和8所描述的存储器装置的方面的实例。存储器装置905可以包含模式标识器910、内部总线驱动器管理器915、内部总线耦合器920、电压源耦合器925、时钟树管理器930和数据接收器935。这些模块中的每个模块可以彼此直接或间接通信(例如，通过一或多条总线)。
模式标识器910可以标识被配置成存储在存储器装置的存储器单元阵列中的数据的模式满足标准。在一些实例中，模式标识器910可以基于标识数据模式来生成指示数据模式满足标准的指示符，其中禁用驱动器基于生成指示符。在一些情况下，存储器装置905可以从主机装置接收指示与主机装置相关联的数据包含满足标准的数据模式的指示符。此处，标识数据模式基于接收到指示符。在一些实例中，模式标识器910可以确定数据内的位包含同一逻辑值，其中标识数据模式满足标准基于确定数据内的位包含同一逻辑值。
内部总线驱动器管理器915可以基于标识数据模式满足标准来禁用存储器装置的内部总线的驱动器。在一些实例中，在时钟信号的一定数量的周期之后，内部总线驱动器管理器915可以启用存储器装置的内部总线的驱动器。
内部总线耦合器920可以基于标识数据模式满足标准来将存储器单元阵列的数据线与存储器装置的内部总线隔离。
电压源耦合器925可以基于隔离数据线来将存储器单元阵列的数据线与电压源耦合。
时钟树管理器930可以基于标识数据模式满足标准来禁用存储器装置处的时钟树的信号。在一些实施例中，时钟树管理器930可以基于接收到不同于数据的第二数据集来启用存储器装置处的时钟树的信号。
数据接收器935可以从主机装置接收与未能满足标准的第二模式相对应的第二数据集。在一些实例中，数据接收器935可以通过通道从主机装置接收数据。
图10示出了根据如本文所公开的实例的支持用于存储器装置的低功率模式的包含存储器装置1005和主机装置1040的***的框图1000。存储器装置1005可以是如参照图1-3、5、8和9所描述的存储器装置的方面的实例。存储器装置1005可以包含与参照图9所描述的那些组件类似的组件。例如，存储器装置1005可以包含模式标识器1010、内部总线驱动器1015和内部总线耦合器1020、电压源耦合器1025、时钟树管理器1030以及数据存储管理器1035。主机装置1040可以是如参照图1-3和8所描述的主机装置或外部存储器控制器的方面的实例。主机装置1040可以包含采样数据接收器1045、采样数据管理器1050和传输管理器1055。(例如，存储器装置1005和主机装置1040的)模块中的每个模块可以彼此直接或间接地通信(例如，通过一或多条总线)。存储器装置1005和主机装置1040可以在***内彼此通信。
采样数据接收器1045可以接收由传感器采样的第一数据。采样数据接收器1045可以用第二数据代替第一数据。在一些实例中，采样数据接收器1045可以确定第一数据与先前由传感器采样的第三数据相同，其中用第二数据代替第一数据基于所述确定。
传输管理器1055可以将第二数据从主机装置1040传输到存储器装置1005。在一些实例中，传输管理器1055可以基于传输第二数据来将指示符从主机装置1040传输到存储器装置1005，其中所述指示符指示第二数据的模式满足标准。
模式标识器1010可以确定第二数据的模式满足标准。在一些实例中，第二数据内的位包含同一逻辑值，其中第二数据的模式基于第二数据内的位包含同一逻辑值而满足标准。
内部总线驱动器1015可以基于确定第二数据的模式满足标准来禁用存储器装置1005的内部总线的驱动器。
数据存储管理器1035可以基于禁用存储器装置1005的内部总线的驱动器来将第三数据存储在存储器装置1005的存储器单元阵列处，其中所述第三数据基于第二数据，并且所述第三数据的模式满足标准。
内部总线耦合器1020可以基于确定第二数据的模式满足标准来将存储器单元阵列的数据线与存储器装置1005的内部总线隔离。
电压源耦合器1025可以基于隔离数据线来将存储器单元阵列的数据线与电压源耦合，其中将第三数据存储在存储器单元阵列处基于将存储器单元阵列的数据线与电压源耦合。
时钟树管理器1030可以基于确定第二数据的模式满足标准来禁用存储器装置1005处的时钟树的信号。
图11示出了流程图，所述流程图展示了根据本公开的方面的支持用于存储器装置的低功率模式的一或多种方法1100。方法1100的操作可以由如本文所描述的存储器装置或其组件实施。例如，方法1100的操作可以由如参照图9所描述的存储器装置执行。在一些实例中，存储器装置可以执行指令集来控制存储器装置的功能元件执行所描述的功能。另外地或可替代地，存储器装置可以使用专用硬件执行所描述的功能的方面。
在1105处，存储器装置可以标识被配置成存储在存储器装置的存储器单元阵列中的数据的模式满足标准。1105的操作可以根据本文所描述的方法执行。在一些实例中，1105的操作的方面可以由如参照图9所描述的模式标识器执行。
在1110处，存储器装置可以基于标识数据模式满足标准来禁用存储器装置的内部总线的驱动器。1110的操作可以根据本文所描述的方法执行。在一些实例中，1110的操作的方面可以由如参照图9所描述的内部总线驱动器管理器执行。
在1115处，存储器装置可以基于标识数据模式满足标准来将存储器单元阵列的数据线与存储器装置的内部总线隔离。1115的操作可以根据本文所描述的方法执行。在一些实例中，1115的操作的方面可以由如参照图9所描述的内部总线耦合器执行。
在1120处，存储器装置可以基于隔离数据线来将存储器单元阵列的数据线与电压源耦合。1120的操作可以根据本文所描述的方法执行。在一些实例中，1120的操作的方面可以由如参照图9所描述的电压源耦合器执行。
在一些实例中，如本文所描述的设备可以执行一或多种方法，如方法1100。所述设备可以包含特征、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)，所述特征、装置或指令用于：标识被配置成存储在存储器装置的存储器单元阵列中数据的模式满足标准；基于标识数据模式满足标准来禁用存储器装置的内部总线的驱动器；基于标识数据模式满足标准来将存储器单元阵列的数据线与存储器装置的内部总线隔离；以及基于隔离数据线来将存储器单元阵列的数据线与电压源耦合。
本文所描述的方法1100和设备的一些实例可以进一步包含操作、特征、装置或指令，所述操作、特征、装置或指令用于基于标识数据模式满足标准来禁用存储器装置处的时钟树的信号。
本文所描述的方法1100和设备的一些实例可以进一步包含操作、特征、装置或指令，所述操作、特征、装置或指令用于：从主机装置接收与未能满足标准的第二模式相对应的第二数据集；以及基于接收到不同于数据的第二数据集来启用存储器装置处的时钟树的信号。
本文所描述的方法1100和设备的一些例子可以进一步包含操作、特征、装置或指令，所述操作、特征、装置或指令用于：通过通道从主机装置接收数据；以及基于标识数据模式来生成指示数据模式满足标准的指示符。禁用驱动器可以基于生成指示符。
本文所描述的方法1100和设备的一些实例可以进一步包含操作、特征、装置或指令，所述操作、特征、装置或指令用于从主机装置接收指示与主机装置相关联的数据包含满足标准的数据模式的指示符，其中标识数据模式可以基于接收到指示符。
本文所描述的方法1100和设备的一些实例可以进一步包含操作、特征、装置或指令，所述操作、特征、装置或指令用于在时钟信号的一定数量的周期之后，启用存储器装置的内部总线的驱动器。
本文所描述的方法1100和设备的一些例子可以进一步包含操作、特征、装置或指令，所述操作、特征、装置或指令用于确定数据内的位包含同一逻辑值，其中标识数据模式满足标准可以基于确定数据内的位包含同一逻辑值。
图12示出了流程图，所述流程图展示了根据本公开的方面的支持用于存储器装置的低功率模式的一或多种方法1200。方法1200的操作可以由如本文所描述的存储器装置或其组件实施。例如，方法1200的操作可以由如参照图9所描述的存储器装置执行。在一些实例中，存储器装置可以执行指令集来控制存储器装置的功能元件执行所描述的功能。另外地或可替代地，存储器装置可以使用专用硬件执行所描述的功能的方面。
在1205处，存储器装置可以标识被配置成存储在存储器装置的存储器单元阵列中的数据的模式满足标准。1205的操作可以根据本文所描述的方法执行。在一些实例中，1205的操作的方面可以由如参照图9所描述的模式标识器执行。
在1210处，存储器装置可以基于标识数据模式满足标准来禁用存储器装置处的时钟树的信号。1210的操作可以根据本文所描述的方法执行。在一些实例中，1210的操作的方面可以由如参照图9所描述的时钟树管理器执行。
在1215处，存储器装置可以基于标识数据模式满足标准来禁用存储器装置的内部总线的驱动器。1215的操作可以根据本文所描述的方法执行。在一些实例中，1215的操作的方面可以由如参照图9所描述的内部总线驱动器管理器执行。
在1220处，存储器装置可以基于标识数据模式满足标准来将存储器单元阵列的数据线与存储器装置的内部总线隔离。1220的操作可以根据本文所描述的方法执行。在一些实例中，1220的操作的方面可以由如参照图9所描述的内部总线耦合器执行。
在1225处，存储器装置可以基于隔离数据线来将存储器单元阵列的数据线与电压源耦合。1225的操作可以根据本文所描述的方法执行。在一些实例中，1225的操作的方面可以由如参照图9所描述的电压源耦合器执行。
图13示出了流程图，所述流程图展示了根据本公开的方面的支持用于存储器装置的低功率模式的一或多种方法1300。方法1300的操作可以由如本文所描述的存储器装置或其组件实施。例如，方法1300的操作可以由如参照图9所描述的存储器装置执行。在一些实例中，存储器装置可以执行指令集来控制存储器装置的功能元件执行所描述的功能。另外地或可替代地，存储器装置可以使用专用硬件执行所描述的功能的方面。
在1305处，存储器装置可以标识被配置成存储在存储器装置的存储器单元阵列中的数据的模式满足标准。1305的操作可以根据本文所描述的方法执行。在一些实例中，1305的操作的方面可以由如参照图9所描述的模式标识器执行。
在1310处，存储器装置可以基于标识数据模式满足标准来禁用存储器装置处的时钟树的信号。1310的操作可以根据本文所描述的方法执行。在一些实例中，1310的操作的方面可以由如参照图9所描述的时钟树管理器执行。
在1315处，存储器装置可以从主机装置接收与未能满足标准的第二模式相对应的第二数据集。1315的操作可以根据本文所描述的方法执行。在一些实例中，1315的操作的方面可以由如参照图9所描述的数据接收器执行。
在1320处，存储器装置可以基于接收到不同于数据的第二数据集来启用存储器装置处的时钟树的信号。1320的操作可以根据本文所描述的方法执行。在一些实例中，1320的操作的方面可以由如参照图9所描述的时钟树管理器执行。
图14示出了流程图，所述流程图展示了根据本公开的方面的支持用于存储器装置的低功率模式的一或多种方法1400。方法1400的操作可以由如本文所描述的***或其组件实施。例如，方法1400的操作可以由如参照图10所描述的***执行。在一些实例中，***的存储器装置和主机装置可以执行指令集以控制***的功能元件执行所描述的功能。另外地或可替代地，***的存储器装置和主机装置可以使用专用硬件执行所描述的功能的方面。
在1405处，***可以通过主机装置接收由传感器采样的第一数据。1405的操作可以根据本文所描述的方法执行。在一些实例中，1405的操作的方面可以由如参照图10所描述的采样数据接收器执行。
在1410处，***可以通过主机装置用第二数据代替第一数据。1410的操作可以根据本文所描述的方法执行。在一些实例中，1410的操作的方面可以由如参照图10所描述的采样数据管理器执行。
在1415处，***可以将第二数据从主机装置传输到存储器装置。1415的操作可以根据本文所描述的方法执行。在一些实例中，1415的操作的方面可以由如参照图10所描述的传输管理器执行。
在1420处，***可以通过存储器装置确定第二数据的模式满足标准。1420的操作可以根据本文所描述的方法执行。在一些实例中，1420的操作的方面可以由如参照图10所描述的模式标识器执行。
在1425处，***可以基于确定第二数据的模式满足标准来禁用存储器装置的内部总线的驱动器。1425的操作可以根据本文所描述的方法执行。在一些实例中，1425的操作的方面可以由如参照图10所描述的内部总线驱动器管理器执行。
在1430处，***可以基于禁用存储器装置的内部总线的驱动器来将第三数据存储在存储器装置的存储器单元阵列处，其中所述第三数据基于第二数据，并且所述第三数据的模式满足标准。1430的操作可以根据本文所描述的方法执行。在一些实例中，1430的操作的方面可以由如参照图10所描述的数据存储管理器执行。
在一些实例中，如本文所描述的一或多个设备可以执行一或多种方法，如方法1400。所述设备可以包含特征、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)，所述特征、装置或指令用于：由主机装置接收由传感器采样的第一数据；由所述主机装置用第二数据代替第一数据；以及将第二数据从主机装置传输到存储器装置。设备(或在一些情况下，第二设备)可以包含特征、装置或指令，所述特征、装置或指令用于：由存储器装置确定第二数据的模式满足标准；基于确定第二数据的模式满足标准来禁用存储器装置的内部总线的驱动器；以及基于禁用存储器装置的内部总线的驱动器来将第三数据存储在存储器装置的存储器单元阵列处，其中所述第三数据基于第二数据并且所述第三数据的模式满足标准。
本文所描述的方法1400和设备的一些实例可以进一步包含操作、特征、装置或指令，所述操作、特征、装置或指令用于由主机装置确定第一数据可以与先前由传感器采样的第三数据相同，其中用第二数据代替第一数据可以基于所述确定。
在方法1400的一些情况下，第二数据内的位包含同一逻辑值，其中第二数据的模式基于第二数据内的位包含同一逻辑值而满足标准。
本文所描述的方法1400和设备(或在一些情况下，第二设备)的一些实例可以进一步包含操作、特征、装置或指令，所述操作、特征、装置或指令用于：由存储器装置基于确定第二数据的模式满足标准来将存储器单元阵列的数据线与存储器装置的内部总线隔离；以及基于隔离数据线来将存储器单元阵列的数据线与电压源耦合，其中将第三数据存储在存储器单元阵列处可以基于将存储器单元阵列的数据线与电压源耦合。
本文所描述的方法1400和设备的一些实例(或在一些情况下，第二设备)可以进一步包含操作、特征、装置或指令，所述操作、特征、装置或指令用于基于确定第二数据的模式满足标准来禁用存储器装置处的时钟树的信号。
本文所描述的方法1400和设备的一些实例可以进一步包含操作、特征、装置或指令，所述操作、特征、装置或指令用于基于传输第二数据来将指示符从主机装置传输到存储器装置，其中指示符指示第二数据的模式满足标准。
应当注意，上文所描述的方法描述了可能的实施方案，并且可以重新布置或以其它方式修改操作和步骤，并且其它实施方案是可能的。此外，可以将方法中的两种或两种以上方法的部分组合。
描述了一种设备。所述设备可以包含：存储器单元阵列，所述存储器单元阵列被配置成存储数据；内部总线；数据线，所述数据线与存储器单元阵列耦合；电压源；以及多路复用器，所述多路复用器与内部总线、数据线和电压源耦合。多路复用器可以被配置成基于数据模式是否满足标准来将数据线耦合到内部总线或电压源。
一些实例可以进一步包含模式标识逻辑，所述模式标识逻辑与多路复用器耦合并且被配置成确定数据模式是否满足标准。在一些情况下，模式标识逻辑可以与被配置成与主机装置传送数据的外部通道耦合。在一些情况下，模式标识逻辑可以被配置成基于将通过外部通道接收到的信号与参考信号进行比较来输出对数据模式是否满足标准的指示。
在一些实例中，模式标识接口与主机装置耦合。模式标识接口可以被配置成从主机装置接收对数据模式是否满足标准的指示。在一些情况下，驱动器与内部总线和主机装置耦合。驱动器可以被配置成基于数据模式是否满足标准来在内部总线之上驱动信号。在一些情况下，当数据内的位包含同一逻辑值时，数据模式满足标准。
描述了一种设备。所述设备可以包含：存储器单元阵列，所述存储器单元阵列被配置成存储数据；计时电路***，所述计时电路***被配置成生成与存储器单元阵列的操作相关联的时钟信号集；模式标识逻辑，所述模式标识逻辑被配置成输出对要存储在存储器单元阵列处的数据的模式是否满足标准的指示；以及启用信号组件，所述启用信号组件与模式标识逻辑耦合并且被配置成基于数据模式是否满足标准来向计时电路***输出启用信号。
在一些实例中，启用信号组件包含：第一信号发生器，所述第一信号发生器被配置成基于接收到存取命令来输出第二启用信号；第二信号发生器，所述第二信号发生器被配置成输出由于延迟而与第二启用信号偏移的第三启用信号；以及多路复用器，所述多路复用器与第一信号发生器、第二信号发生器和模式标识逻辑耦合。多路复用器可以被配置成基于对数据模式是否满足标准的指示来输出启用信号。
在一些情况下，模式标识逻辑被配置成确定数据模式是否满足标准，并且基于所述确定来生成对数据模式是否满足标准的指示。在一些情况下，模式标识逻辑包含模式标识接口，所述模式标识接口与主机装置耦合并且被配置成接收对数据模式是否满足标准的指示。在一些实例中，对数据模式是否满足标准的指示指示数据是否包含多于单个逻辑值。在一些情况下，计时电路***可以被配置成基于启用信号组件向计时电路***输出启用信号来启用时钟信号集。
可以使用各种不同的工艺和技术中的任何工艺和技术表示本文描述的信息和信号。例如，可以贯穿上述描述引用的数据、指令、命令、信息、信号、位、符号和芯片可以通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些附图可以以单个信号信号的形式展示信号；然而，本领域普通技术人员将理解，信号可以表示信号总线，其中所述总线可以具有多种位宽。
如本文所使用的，术语“虚拟接地”是指保持在大约零伏(0V)的电压下，但不直接与地面耦合的电路的节点。因此，在稳定状态下，虚拟接地的电压可以暂时波动并返回到大约0V。可以使用如由运算放大器和电阻器组成的分压器等各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地(virtual grounding或virtually grounded)”意指连接到大约0V。
术语“电子通信”、“导电触点”、“连接”和“耦合”可以指组件之间的支持组件之间的信号流的关系。如果组件之间存在任何可以随时支持组件之间信号流的导电路径，则认为组件彼此电子通信(或彼此导电接触、连接或耦合)。在任何给定时间，基于包含连接组件的装置的操作，彼此电子通信(或彼此导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。连接的组件之间的导电路径可以是组件之间的直接导电路径，或者连接的组件之间的导电路径可以是间接导电路径，所述间接导电路径可以包含中间组件，如开关、晶体管或其它组件。在一些情况下，例如，使用一或多个中间组件(如开关或晶体管)可以中断所连接组件之间的信号流一段时间。
术语“隔离的”是指其中信号当前不能够在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件被彼此隔离。例如，当开关断开时，由定位于两个组件之间的开关分隔的两个组件彼此隔离。当控制器隔离两个组件时，控制器影响阻止信号使用先前允许信号流动的导电路径在组件之间流动的更改。
本文所讨论的包含存储器阵列的装置可以形成于如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底是半导体晶圆。在其它情况下，衬底可以是绝缘体上硅(SOI)衬底，如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一种衬底上的半导体材料的外延层。可以通过使用各种化学物种(包含但不限于磷、硼或砷)的掺杂来控制衬底或衬底的子区域的导电性。可以在衬底的初始形成或生长期间，通过离子注入或任何其它掺杂手段来执行掺杂。
本文所讨论的开关组件或晶体管可以表示场效应晶体管(FET)，并且包括包含源极、漏极和栅极的三端装置。端可以通过导电材料例如金属连接到其它电子元件。源极和漏极可以是导电的，并且可以包括重掺杂的例如退化的半导体区域。源极和漏极可以通过轻掺杂的半导体区域或沟道分隔。如果沟道是n型(即，多数载波是信号)，则FET可以被称为n型FET。如果沟道是p型(即，多数载波是空穴)，则FET可以被称为p型FET。沟道可以被绝缘栅极氧化物覆盖。可以通过向栅极施加电压来控制沟道导电率。例如，分别向n型FET或p型FET施加正电压或负电压可以使得沟道变得导电。当大于或等于晶体管阈值电压的电压施加到晶体管栅极时，晶体管可以处于“开启”或“激活”状态。当小于晶体管阈值电压的电压施加到晶体管栅极时，晶体管可以处于“关闭”或“失活”状态。
本文阐述的描述结合附图描述了示例配置并且不表示可以在权利要求的范围内实施的或处于权利要求的范围内的所有实例。本文中使用的术语“示范性”意指“充当实例(example、instance)或说明”，而不是“优选的”或“优于其它实例”。出于提供对所描述技术的理解，详细描述包含具体细节。然而，这些技术可以在没有这些具体细节的情况下实施。在一些实例中，以框图形式示出了众所周知的结构和装置以避免模糊所描述实例的概念。
在附图中，类似组件或特征可以具有同一附图标记。此外，可以通过在附图标记之后加上破折号以及区分类似组件的第二附图标记来区分同一类型的各个组件。如果在说明书中仅使用第一附图标记，则描述适用于具有同一第一附图标记的而不论第二附图标记如何的类似组件中的任一组件。
结合本文的公开所描述的各种说明性块和模块可以用被设计成执行本文所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器，但在替代方案中，所述处理器可以是任何处理器、控制器、微控制器或状态机。处理器还可以被实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核的一或多个微处理器或者任何其它此类配置)。
本文所描述的功能可以以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件实施，则功能可以以一或多个指令或代码的形式存储在计算机可读媒体上或通过计算机可读媒体进行传输。其它实例和实施方案处于本公开和所附权利要求的范围内。例如，由于软件的性质，以上所描述的功能可以使用由处理器执行的软件、硬件、固件、硬连线或这些中的任何项的组合实施。实施功能的特征还可以物理地定位在各个位置处，包含分布成使得功能的部分在不同的物理位置处实施。并且，如本文中(包含在权利要求中)所使用的，如在项目列表(例如，以如“…中的至少一个”或“…中的一或多个”等短语结尾的项目列表)中使用的“或”指示包含性列表，使得例如列表A、B或C中的至少一个意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。并且，如本文所使用的，短语“基于”不应解释为对条件闭集的引用。例如，在不脱离本公开的范围的情况下，被描述为“基于条件A”的示范性步骤可以基于条件A和条件B二者。换句话说，如本文所使用的，短语“基于”应与短语“至少部分地基于”以相同的方式解释。
本文的描述被提供以使本领域的技术人员能够制造或使用本公开。对于本领域的技术人员而言，对本公开的各种修改将是显而易见的，并且在不脱离本公开的范围的情况下，可以将本文定义的一般性原理应用于其它变体。因此，本公开不限于本文描述的实例和设计，而是要符合与本文公开的原理和新颖特征相一致的最广泛范围。

Claims (24)

1.一种用于存储器装置的方法，其包括：
由主机装置接收由传感器采样的第一数据；
由所述主机装置用第二数据代替所述第一数据；
将所述第二数据从所述主机装置传输到所述存储器装置；
由所述存储器装置确定所述第二数据的模式满足标准；
至少部分地基于所述确定所述第二数据的所述模式满足所述标准来禁用所述存储器装置的内部总线的驱动器；以及
至少部分地基于所述禁用所述存储器装置的所述内部总线的所述驱动器来将第三数据存储在所述存储器装置的存储器单元阵列处，其中所述第三数据至少部分地基于所述第二数据，并且所述第三数据的模式满足所述标准。
2.根据权利要求1所述的方法，其进一步包括：
由所述主机装置确定所述第一数据与由所述传感器先前采样的所述第三数据相同，其中用所述第二数据代替所述第一数据至少部分地基于所述确定。
3.根据权利要求1所述的方法，其中所述第二数据内的位包括同一逻辑值，其中所述第二数据的所述模式至少部分地基于所述第二数据内的所述位包括所述同一逻辑值而满足所述标准。
4.根据权利要求1所述的方法，其进一步包括：
由所述存储器装置至少部分地基于所述确定所述第二数据的所述模式满足所述标准来将所述存储器单元阵列的数据线与所述存储器装置的所述内部总线隔离；以及
至少部分地基于隔离所述数据线来将所述存储器单元阵列的所述数据线与电压源耦合，其中将所述第三数据存储在所述存储器单元阵列处至少部分地基于所述将所述存储器单元阵列的所述数据线与所述电压源耦合。
5.根据权利要求1所述的方法，其进一步包括：
至少部分地基于所述确定所述第二数据的所述模式满足所述标准来禁用所述存储器装置处的时钟树的信号。
6.根据权利要求1所述的方法，其进一步包括：
至少部分地基于所述传输所述第二数据来将指示符从所述主机装置传输到所述存储器装置，其中所述指示符指示所述第二数据的所述模式满足所述标准。
7.一种用于存储器装置的方法，其包括：
标识被配置成存储在所述存储器装置的存储器单元阵列中的数据的模式满足标准；
至少部分地基于标识所述数据模式满足所述标准来禁用所述存储器装置的内部总线的驱动器；
至少部分地基于标识所述数据模式满足所述标准来禁用所述存储器装置处的时钟树的信号；
至少部分地基于标识所述数据模式满足所述标准来将所述存储器单元阵列的数据线与所述存储器装置的所述内部总线隔离；以及
至少部分地基于隔离所述数据线来将所述存储器单元阵列的所述数据线与电压源耦合。
8.根据权利要求7所述的方法，其进一步包括：
从主机装置接收与未能满足所述标准的第二模式相对应的第二数据集；以及
至少部分地基于接收到不同于所述数据的所述第二数据集来启用所述存储器装置处的所述时钟树的所述信号。
9.根据权利要求7所述的方法，其进一步包括：
通过通道从主机装置接收所述数据；以及
至少部分地基于标识所述数据模式来生成指示所述数据模式满足所述标准的指示符，其中禁用所述驱动器至少部分地基于生成所述指示符。
10.根据权利要求7所述的方法，其进一步包括：
从主机装置接收指示与所述主机装置相关联的数据包括满足所述标准的所述数据模式的指示符，其中标识所述数据模式至少部分地基于接收所述指示符。
11.根据权利要求7所述的方法，其进一步包括：
在时钟信号的一定数量的周期之后启用所述存储器装置的所述内部总线的所述驱动器。
12.根据权利要求7所述的方法，其进一步包括：
确定所述数据内的位包括标识同一逻辑值，其中标识所述数据模式满足所述标准至少部分地基于所述确定所述数据内的所述位包括所述同一逻辑值。
13.一种存储器装置，其包括：
存储器单元阵列，所述存储器单元阵列被配置成存储数据；
内部总线；
数据线，所述数据线与所述存储器单元阵列耦合；
电压源；
多路复用器，所述多路复用器与所述内部总线、所述数据线和所述电压源耦合，其中所述多路复用器被配置成至少部分地基于数据模式是否满足标准来将所述数据线耦合到所述内部总线或所述电压源；
驱动器，所述驱动器与所述内部总线和主机装置耦合，其中所述驱动器被配置成至少部分地基于所述数据模式是否满足所述标准来在所述内部总线之上驱动信号；以及
时钟树，所述时钟树被配置成至少部分基于所述数据模式是否满足所述标准来选择性地禁用信号。
14.根据权利要求13所述的存储器装置，其进一步包括：
模式标识逻辑，所述模式标识逻辑与所述多路复用器耦合并且被配置成确定所述数据模式是否满足所述标准。
15.根据权利要求14所述的存储器装置，其中所述模式标识逻辑与被配置成与所述主机装置传送数据的外部通道耦合。
16.根据权利要求14所述的存储器装置，其中所述模式标识逻辑被配置成至少部分地基于将通过外部通道接收到的信号与参考信号进行比较来输出对所述数据模式是否满足所述标准的指示。
17.根据权利要求13所述的存储器装置，其进一步包括：
模式标识接口，所述模式标识接口与所述主机装置耦合并且被配置成从所述主机装置接收对所述数据模式是否满足所述标准的指示。
18.根据权利要求13所述的存储器装置，其中当所述数据内的位包括同一逻辑值时，所述数据模式满足所述标准。
19.一种存储器装置，其包括：
存储器单元阵列，所述存储器单元阵列被配置成存储数据；
计时电路***，所述计时电路***被配置成生成与所述存储器单元阵列的操作相关联的多个时钟信号；
模式标识逻辑，所述模式标识逻辑被配置成输出对要存储在所述存储器单元阵列处的数据的模式是否满足标准的指示；以及
启用信号组件，所述启用信号组件与所述模式标识逻辑耦合并且被配置成至少部分地基于所述数据模式是否满足所述标准来向所述计时电路***输出启用信号。
20.根据权利要求19所述的存储器装置，其中所述启用信号组件进一步包括：
第一信号发生器，所述第一信号发生器被配置成至少部分地基于接收到存取命令来输出第二启用信号；
第二信号发生器，所述第二信号发生器被配置成输出由于延迟而与所述第二启用信号偏移的第三启用信号；以及
多路复用器，所述多路复用器与所述第一信号发生器、所述第二信号发生器和所述模式标识逻辑耦合，其中所述多路复用器被配置成至少部分地基于对所述数据模式是否满足所述标准的所述指示来输出所述启用信号。
21.根据权利要求19所述的存储器装置，其中所述模式标识逻辑被配置成：
确定所述数据模式是否满足所述标准；并且
至少部分地基于所述确定来生成对所述数据模式是否满足所述标准的所述指示。
22.根据权利要求19所述的存储器装置，其中所述模式标识逻辑包括模式标识接口，所述模式标识接口与主机装置耦合并且被配置成接收对所述数据模式是否满足所述标准的所述指示。
23.根据权利要求19所述的存储器装置，其中对所述数据模式是否满足所述标准的所述指示指示所述数据是否包括多于单个逻辑值。
24.根据权利要求19所述的存储器装置，其中所述计时电路***被配置成至少部分地基于所述启用信号组件向所述计时电路***输出所述启用信号来启用所述多个时钟信号。
CN202010625600.2A 2019-07-09 2020-07-02 用于存储器装置的低功率模式 Active CN112216315B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/506,714 2019-07-09
US16/506,714 US11036432B2 (en) 2019-07-09 2019-07-09 Low power mode for a memory device

Publications (2)

Publication Number Publication Date
CN112216315A CN112216315A (zh) 2021-01-12
CN112216315B true CN112216315B (zh) 2022-02-11

Family

ID=74059333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010625600.2A Active CN112216315B (zh) 2019-07-09 2020-07-02 用于存储器装置的低功率模式

Country Status (2)

Country Link
US (1) US11036432B2 (zh)
CN (1) CN112216315B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276463B2 (en) * 2020-06-16 2022-03-15 Micron Technology, Inc. Matching patterns in memory arrays
US12014787B2 (en) * 2022-03-29 2024-06-18 Micron Technology, Inc. Techniques for determining an interface connection status

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347107A (zh) * 2013-08-09 2015-02-11 爱思开海力士有限公司 存储器件和包括其的存储***
US9208836B1 (en) * 2011-01-11 2015-12-08 Rambus Inc. Chip-to-chip signaling with improved bandwidth utilization
CN105474318A (zh) * 2013-07-26 2016-04-06 慧与发展有限责任合伙企业 响应于第二读取请求的第一数据
CN106415726A (zh) * 2014-03-31 2017-02-15 美光科技公司 用于比较存储器中数据模式的设备及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8134866B2 (en) * 2006-04-06 2012-03-13 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
FR2905187B1 (fr) * 2006-08-22 2012-11-16 Ingenico Sa Terminal de paiement electronique biometrique et procede de transaction
US8990605B2 (en) * 2010-09-10 2015-03-24 Spansion Llc Apparatus and method for read preamble disable
WO2012122381A2 (en) * 2011-03-09 2012-09-13 Rambus Inc. Power-management for integrated circuits
US10490239B2 (en) * 2016-12-27 2019-11-26 Intel Corporation Programmable data pattern for repeated writes to memory
US11281463B2 (en) * 2018-03-25 2022-03-22 Intel Corporation Conversion of unorm integer values to floating-point values in low power

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9208836B1 (en) * 2011-01-11 2015-12-08 Rambus Inc. Chip-to-chip signaling with improved bandwidth utilization
CN105474318A (zh) * 2013-07-26 2016-04-06 慧与发展有限责任合伙企业 响应于第二读取请求的第一数据
CN104347107A (zh) * 2013-08-09 2015-02-11 爱思开海力士有限公司 存储器件和包括其的存储***
CN106415726A (zh) * 2014-03-31 2017-02-15 美光科技公司 用于比较存储器中数据模式的设备及方法

Also Published As

Publication number Publication date
US11036432B2 (en) 2021-06-15
CN112216315A (zh) 2021-01-12
US20210011655A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
TWI746009B (zh) 記憶體子陣列之平行存取
KR20210157438A (ko) 빠른 데이터 액세스를 갖는 오류 정정 메모리 디바이스
CN111352871B (zh) 针对存储器装置的降级传信
CN113366570A (zh) 用于组合式存取操作的堆叠的存储器裸片
CN112216315B (zh) 用于存储器装置的低功率模式
US20240220360A1 (en) Targeted command/address parity low lift
CN113168290A (zh) 命令阻止管理
US20240126434A1 (en) Speed bins to support memory compatibility
CN110880342A (zh) 低速存储器操作
US11816339B2 (en) Selectable error control for memory device
US11762585B2 (en) Operating a memory array based on an indicated temperature
CN112053710B (zh) 用于存储器装置的电流监视器
CN113903377A (zh) 用于设置读取操作的参考电压的方法
CN115497549A (zh) 单元数据批量复位
US11650943B2 (en) Flexible bus management
CN113826163A (zh) 用于驱动多模信道的多电压操作
CN113571119B (zh) 识别存储器装置中的高阻抗故障
US11714576B2 (en) Memory bus drive defect detection
US11923023B2 (en) Debug capabilities of a memory system with a pin
US20230326514A1 (en) Output timing for channel loopback of a memory device
CN113689901B (zh) 产生存储器阵列控制信号
US20240168678A1 (en) Techniques for performing write operations
CN117170988A (zh) 用于差分选通故障指示的方法和设备
CN113764007A (zh) 用于存储器装置的定时信号校准

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant