CN112199919A - 冗余标准单元的添加方法、装置、存储介质及电子设备 - Google Patents
冗余标准单元的添加方法、装置、存储介质及电子设备 Download PDFInfo
- Publication number
- CN112199919A CN112199919A CN202011175852.6A CN202011175852A CN112199919A CN 112199919 A CN112199919 A CN 112199919A CN 202011175852 A CN202011175852 A CN 202011175852A CN 112199919 A CN112199919 A CN 112199919A
- Authority
- CN
- China
- Prior art keywords
- standard cells
- information
- redundant
- integrated circuit
- circuit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开了一种冗余标准单元的添加方法、装置、存储介质及电子设备,所述方法包括:从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及集成电路芯片的设计面积信息,根据多个冗余标准单元的数量信息和集成电路芯片的设计面积信息计算冗余标准单元的间距值,根据间距值将多个冗余标准单元添加至集成电路芯片。本申请实施例可以将冗余标准单元均匀地添加在集成电路芯片当中,并且能提升后期ECO的成功率。
Description
技术领域
本申请属于芯片处理技术领域,尤其涉及一种冗余标准单元的添加方法、装置、存储介质及电子设备。
背景技术
芯片设计是复杂的***工程,为了保证芯片设计成功,包括后期ECO(EngineerChanging Order,工程修改)正常进行,通常设计工程师都会在设计中随机添加冗余标准单元,这些标准单元被随机的摆放在整个设计的各个位置。这些标准单元在设计需要的时候应用在设计修改阶段,避免整个设计失效,推倒重复设计。然而,仍然存在ECO设计阶段,由于ECO的不确定性,和添加冗余标准单元的方法存在不优化的问题导致ECO无法按计划实施导致重大损失。
现有技术中这种随机添加冗余标准单元的方式,会使得芯片上的冗余标准单元分布不均匀,也无法针对特定逻辑所处位置进行针对性的添加,还可能导致后期ECO的成功率较低。
发明内容
本申请提供一种冗余标准单元的添加方法、装置、存储介质及电子设备,可以提升芯片中冗余标准单元分布的均匀性。
第一方面,本申请实施例提供一种冗余标准单元的添加方法,包括:
从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及所述集成电路芯片的设计面积信息;
根据所述多个冗余标准单元的数量信息和所述集成电路芯片的设计面积信息计算所述冗余标准单元的间距值;以及
根据所述间距值将所述多个冗余标准单元添加至所述集成电路芯片。
第二方面,本申请实施例提供一种冗余标准单元的添加装置,包括:
提取模块,用于从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及所述集成电路芯片的设计面积信息;
计算模块,用于根据所述多个冗余标准单元的数量信息和所述集成电路芯片的设计面积信息计算所述冗余标准单元的间距值;
第一添加模块,用于根据所述间距值将所述多个冗余标准单元添加至所述集成电路芯片。
第三方面,本申请实施例提供一种存储介质,其上存储有计算机程序,当所述计算机程序在计算机上运行时,使得所述计算机执行上述的冗余标准单元的添加方法。
第四方面,本申请实施例提供一种电子设备,包括处理器和存储器,所述存储器存储有多条指令,所述处理器加载所述存储器中的指令用于执行以下步骤:
从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及所述集成电路芯片的设计面积信息;
根据所述多个冗余标准单元的数量信息和所述集成电路芯片的设计面积信息计算所述冗余标准单元的间距值;以及
根据所述间距值将所述多个冗余标准单元添加至所述集成电路芯片。
本申请实施例提供的冗余标准单元的添加方法可以从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及集成电路芯片的设计面积信息,根据多个冗余标准单元的数量信息和集成电路芯片的设计面积信息计算冗余标准单元的间距值,根据间距值将多个冗余标准单元添加至集成电路芯片。本申请实施例可以将冗余标准单元均匀地添加在集成电路芯片当中,并且能提升后期ECO的成功率。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的冗余标准单元的添加方法的一种流程示意图。
图2为本申请实施例提供的冗余标准单元的添加方法的另一流程示意图。
图3为本申请实施例提供的冗余标准单元的添加效果示意图。
图4为本申请实施例提供的额外冗余标准单元的添加效果示意图。
图5为本申请实施例提供的冗余标准单元的添加装置的一种结构示意图。
图6为本申请实施例提供的冗余标准单元的添加装置的另一结构示意图。
图7为本申请实施例提供的电子设备的结构示意图。
图8为本申请实施例提供的电子设备的另一结构示意图。
具体实施方式
请参照图式,其中相同的组件符号代表相同的组件,本申请的原理是以实施在一适当的运算环境中来举例说明。以下的说明是基于所例示的本申请具体实施例,其不应被视为限制本申请未在此详述的其它具体实施例。
在以下的说明中,本申请的具体实施例将参考由一部或多部计算机所执行的步骤及符号来说明,除非另有述明。因此,这些步骤及操作将有数次提到由计算机执行,本文所指的计算机执行包括了由代表了以一结构化型式中的数据的电子信号的计算机处理单元的操作。此操作转换该数据或将其维持在该计算机的内存***中的位置处,其可重新配置或另外以本领域测试人员所熟知的方式来改变该计算机的运作。该数据所维持的数据结构为该内存的实***置,其具有由该数据格式所定义的特定特性。但是,本申请原理以上述文字来说明,其并不代表为一种限制,本领域测试人员将可了解到以下所述的多种步骤及操作亦可实施在硬件当中。
本申请中的术语“第一”、“第二”和“第三”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或模块的过程、方法、***、产品或设备没有限定于已列出的步骤或模块,而是某些实施例还包括没有列出的步骤或模块,或某些实施例还包括对于这些过程、方法、产品或设备固有的其它步骤或模块。
请参阅图1,图1为本申请实施例提供的冗余标准单元的添加方法的一种流程示意图。本申请实施例提供的冗余标准单元的添加方法应用于电子设备,具体流程可以如下:
步骤101,从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及集成电路芯片的设计面积信息。
在本申请实施例中,添加冗余标准单元一般都是在芯片的设计阶段,而在添加上述冗余标准单元之前,还例如可以先导入集成电路芯片的标准单元库,其中,标准单元库包括版图库、符号库、电路逻辑库等。其中电路逻辑包含了组合逻辑和时序逻辑。标准单元库是集成电路芯片后端设计过程中的基础部分。运用预先设计好的优化的库单元进行自动逻辑综合和版图布局布线,可以极大地提高设计效率。
上述标准单元库中包含比如各种门电路,触发器及各种I/O单元等配置,具体可以分为标准单元、模块单元以及I/O单元。其中,标准单元包括反相器、与门、寄存器、选择器、全加器等多种基本单元,每一个标准单元对应着多个不同尺寸(W/L)、不同驱动能力的单元电路,而且不同驱动强度电路都是基本尺寸或最小尺寸的整倍数。单元库的多样性可以有效提髙综合工具和自动布局布线工具的效率,同时也使得设计者可以更加自由地在性能、面积、功耗和成本之间进行优化。模块单元(block)包括各种规模的数字模块:RAM、ROM、COT、IP、电压比较器等,也包括模拟模块:运算放大器、ADC/DAC、锁相环、振荡器等。模块单元的版图实现及其物理建库与标准单元相似。对于RAM或ROM模块单元的建库,可以仿照标准单元的过程,先建立RAM或ROM基本单元,再根据比特(bit)长和字(word)长,用半自动化的方法自底向上堆砌生成版图。芯片与印刷电路板通信的接口电路统称为I/O电路。它作为芯片与外界通信的接口必须具有较大的驱动能力,抵御静电放电的能力,抗噪声干扰的能力以及足够的带宽和过电保护功能。I/O的种类包括输入1/0、输出I/O、双向输人输出I/O、供电I/O和接地I/O。
进一步的,在该实施例中还可以进一步获取集成电路芯片的设计信息,该设计信息可以包含集成电路芯片的多种属性信息,比如该集成电路芯片的规格、架构、设计流程等等,本申请对此不作进一步限定。也即在从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息之前,方法还可以包括:导入集成电路芯片的标准单元库,并获取所述集成电路芯片的设计信息。
在一实施例中,上述集成电路芯片的设计信息中还可以包括冗余标准单元的数量信息N以及集成电路芯片的设计面积信息S,以便根据上述冗余标准单元的数量信息N以及集成电路芯片的设计面积信息S生成冗余标准单元的布局逻辑,从而完成后续设计。
在一实施例中,上述冗余标准单元的数量信息N还可以根据集成电路芯片的设计信息计算得到。比如,上述集成电路芯片的设计信息中未包含冗余标准单元的数量信息,此时可以先提取出设计信息中集成电路芯片的设计面积信息S,以及冗余标准单元的设计密度ρ,然后根据上述面积S和密度ρ来计算冗余标准单元的数量信息N。
步骤102,根据多个冗余标准单元的数量信息和集成电路芯片的设计面积信息计算冗余标准单元的间距值。
在一实施例中,上述多个冗余标准单元的数量还需要满足预设条件才能进行后续的冗余标准单元添加,比如可以设置多个冗余标准单元的数量在大于4时才能进行后续的添加,若不大于4则就不必进行后续计算间距值的步骤了。也即在从所述集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及所述集成电路芯片的设计面积信息之后,所述方法还包括:
判断所述多个冗余标准单元的数量信息是否大于预设数量;
若是,则继续执行根据所述多个冗余标准单元的数量信息和所述集成电路芯片的设计面积信息计算所述冗余标准单元的间距值的步骤。
在一实施例中,上述冗余标准单元的布局逻辑可以通过计算多个冗余标准单元之间的间距值来表示,具体来说,在获取到上述冗余标准单元的数量信息以及集成电路芯片的设计面积信息之后,可以根据预设公式计算所述冗余标准单元的间距值,其中所述预设公式为:
其中,D为所述冗余标准单元的间距值,S为所述集成电路芯片的设计面积,N为所述多个冗余标准单元的数量信息。
举例来说,比如从集成电路芯片的设计信息中提取到的集成电路芯片的设计面积为144μm2,而冗余标准单元的数量为49,则经过上述公式计算可得冗余标准单元的间距值为2μm。
在其他实施例中,上述冗余标准单元的布局逻辑还可以通过计算多个冗余标准单元的密度来表示,比如计算在集成电路芯片上的每单位面积内需要设置的冗余标准单元数量,从而得到冗余标准单元的布局逻辑,以便后续根据该布局逻辑进行添加。
步骤103,根据间距值将多个冗余标准单元添加至集成电路芯片。
在一实施例中,在根据上述间距值将多个冗余标准单元添加至集成电路芯片时,可以先将第一个冗余标准单元设置在集成电路芯片的特定位置,然后依次按照上述间距值依次设置,从而完成全部冗余标准单元的添加。
优选的,在将多个冗余标准单元添加至集成电路芯片时,可以按照A行×B列的方式进行添加,在完成全部冗余标准单元的添加后,集成电路芯片上的每一行的冗余标准单元之间的间距均为上述间距值,同理每一列的冗余标准单元之间的间距也均为上述间距值。
比如,上述计算得到的冗余标准单元的间距值为2μm,上述集成电路芯片的特定位置可以为集成电路芯片上的任意位置,以左下角为例进行举例说明,首先将第一个冗余标准单元设置在集成电路芯片的左下角,然后从左至右依次按照2μm的间距设置冗余标准单元,数量为B,从而完成第一行冗余标准单元的布局,然后以第一行中的每一个冗余标准单元为起点,自下往上依次按照2μm的间距设置冗余标准单元,每一列冗余标准单元的数量为A,最终即可完成总数为A×B的冗余标准单元的添加。在该实施例中,每一行的冗余标准单元之间的间距均为2μm,每一列的冗余标准单元之间的间距也均为2μm。也即根据所述间距值将所述多个冗余标准单元添加至所述集成电路芯片的步骤,包括:
在所述集成电路芯片上确定初始添加位置;
从所述初始添加位置处依据所述间距值依次添加所述多个冗余标准单元。
由上可知,本申请实施例提供的冗余标准单元的添加方法可以从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及集成电路芯片的设计面积信息,根据多个冗余标准单元的数量信息和集成电路芯片的设计面积信息计算冗余标准单元的间距值,根据间距值将多个冗余标准单元添加至集成电路芯片。本申请实施例可以将冗余标准单元均匀地添加在集成电路芯片当中,并且能提升后期ECO的成功率。
下面将在上述实施例描述的方法基础上,对本申请的冗余标准单元的添加方法做进一步介绍。参阅图2,图2为本申请实施例提供的冗余标准单元的添加方法的另一流程示意图,该冗余标准单元的添加方法包括:
步骤201,导入集成电路芯片的标准单元库,并获取集成电路芯片的设计信息。
在本申请实施例中,添加冗余标准单元一般都是在芯片的设计阶段,而在添加上述冗余标准单元之前,还需要先导入集成电路芯片的标准单元库,导入后获取集成电路芯片的设计信息。该设计信息可以包含集成电路芯片的多种属性信息,比如该集成电路芯片的规格、架构、设计流程等等,本申请对此不作进一步限定。
步骤202,从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及集成电路芯片的设计面积信息。
在一实施例中,上述集成电路芯片的设计信息中还可以包括冗余标准单元的数量信息N以及集成电路芯片的设计面积信息S,以便生成冗余标准单元的布局逻辑,从而完成后续设计。
步骤203,根据多个冗余标准单元的数量信息和集成电路芯片的设计面积信息计算冗余标准单元的间距值。
其中根据冗余标准单元的数量信息和集成电路芯片的设计面积信息计算冗余标准单元的间距值可以参考上述步骤103中的计算过程,在此不再赘述。
步骤204,根据间距值将多个冗余标准单元添加至集成电路芯片。
在一实施例中,在根据上述间距值将多个冗余标准单元添加至集成电路芯片时,可以先将第一个冗余标准单元设置在集成电路芯片的特定位置,然后依次按照上述间距值依次设置,从而完成全部冗余标准单元的添加。
优选的,在将多个冗余标准单元添加至集成电路芯片时,可以按照A行×B列的方式进行添加。如图3所示,比如,上述计算得到的冗余标准单元的间距值为2μm,首先将第一个冗余标准单元设置在集成电路芯片的左下角,然后从左至右依次按照2μm的间距设置冗余标准单元,数量为8,从而完成第一行冗余标准单元的布局,然后以第一行中的每一个冗余标准单元为起点,自下往上依次按照2μm的间距设置冗余标准单元,每一列冗余标准单元的数量为6,最终即可完成总数为6行×8列也即48个冗余标准单元的添加。在该实施例中,每一行的冗余标准单元之间的间距均为2μm,每一列的冗余标准单元之间的间距也均为2μm。
步骤205,获取设计信息中包含预设逻辑分布的特定设计信息。
在一实施例中,对于部分设计存在特定设计需要额外添加冗余标准单元的情况,我们可以基于上面的48个冗余标准单元的添加结果,按照要求对于特定设计的逻辑分布情况有针对性的添加额外的冗余标准单元,以达到设计目的。具体可以进一步获取设计信息中包含预设逻辑分布的特定设计信息。
步骤206,根据特定设计信息在多个冗余标准单元中选取目标冗余标准单元。
在一实施例中,再进一步添加额外冗余标准单元时是有针对性的,比如需要在上述第二行第五列的冗余标准单元处进行添加,还需要在第四行第一列的冗余标准单元处进行添加,以及在第五行第六列的冗余标准单元处进行添加。也即根据特定设计信息在多个冗余标准单元中选取目标冗余标准单元。
步骤207,从特定设计信息中提取额外冗余标准单元的数量信息,以及额外冗余标准单元与目标冗余标准单元的位置关系。
进一步的,上述特定设计信息中可以包括额外冗余标准单元的数量信息,以及额外冗余标准单元与目标冗余标准单元的位置关系。比如可以在上述第二行第五列的冗余标准单元处添加的额外冗余标准单元数量为3个,且位置位于该处冗余标准单元的下方;在上述第四行第一列的冗余标准单元处添加的额外冗余标准单元数量为2个,且位置位于该处冗余标准单元的上方;在上述第五行第六列的冗余标准单元处添加的额外冗余标准单元数量为2个,且位置位于该处冗余标准单元的右侧。
步骤208,根据额外冗余标准单元的数量信息以及与目标冗余标准单元的位置关系,在目标冗余标准单元的周缘添加额外冗余标准单元。
如图4所示,在获取到上述额外冗余标准单元的数量信息以及与目标冗余标准单元的位置关系之后,即可按照上述位置关系将对应数量的额外冗余标准单元添加至集成电路芯片中。在一实施例中,上述额外冗余标准单元与目标冗余标准单元的位置关系还可以包括每一个额外冗余标准单元与目标冗余标准单元的位置关系。
由上可知,本申请实施例提供的冗余标准单元的添加方法可以导入集成电路芯片的标准单元库,并获取集成电路芯片的设计信息,从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及集成电路芯片的设计面积信息,根据多个冗余标准单元的数量信息和集成电路芯片的设计面积信息计算冗余标准单元的间距值,根据间距值将多个冗余标准单元添加至集成电路芯片,获取设计信息中包含预设逻辑分布的特定设计信息,根据特定设计信息在多个冗余标准单元中选取目标冗余标准单元,从特定设计信息中提取额外冗余标准单元的数量信息,以及额外冗余标准单元与目标冗余标准单元的位置关系,根据额外冗余标准单元的数量信息以及与目标冗余标准单元的位置关系,在目标冗余标准单元的周缘添加额外冗余标准单元。本申请实施例可以将冗余标准单元均匀地添加在集成电路芯片当中,并且可以对特定容易出现问题的逻辑所处位置有针对性添加,大大提高设计后期ECO可实施性。
请参阅图5,图5为本申请实施例提供的冗余标准单元的添加装置的一种结构示意图。其中该冗余标准单元的添加装置50包括:
提取模块501,用于从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及所述集成电路芯片的设计面积信息;
计算模块502,用于根据所述多个冗余标准单元的数量信息和所述集成电路芯片的设计面积信息计算所述冗余标准单元的间距值;
第一添加模块503,用于根据所述间距值将所述多个冗余标准单元添加至所述集成电路芯片。
在一实施例中,请参阅图6,所述装置60可以包括:
提取模块601,用于从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及所述集成电路芯片的设计面积信息;
计算模块602,用于根据所述多个冗余标准单元的数量信息和所述集成电路芯片的设计面积信息计算所述冗余标准单元的间距值;
第一添加模块603,用于根据所述间距值将所述多个冗余标准单元添加至所述集成电路芯片;
获取模块604,用于获取所述设计信息中包含预设逻辑分布的特定设计信息;
选取模块605,用于根据所述特定设计信息在多个冗余标准单元中选取目标冗余标准单元;
第二添加模块606,用于根据所述特定设计信息在所述目标冗余标准单元的周缘添加额外冗余标准单元。
在一实施例中,所述第二添加模块606可以包括:
提取子模块6061,用于从所述特定设计信息中提取额外冗余标准单元的数量信息,以及所述额外冗余标准单元与所述目标冗余标准单元的位置关系;
添加子模块6062,用于根据所述额外冗余标准单元的数量信息以及与所述目标冗余标准单元的位置关系,在所述目标冗余标准单元的周缘添加额外冗余标准单元。
由上述可知,本申请实施例的冗余标准单元的添加装置可以从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及集成电路芯片的设计面积信息,根据多个冗余标准单元的数量信息和集成电路芯片的设计面积信息计算冗余标准单元的间距值,根据间距值将多个冗余标准单元添加至集成电路芯片。本申请实施例可以将冗余标准单元均匀地添加在集成电路芯片当中,并且能提升后期ECO的成功率。
本申请实施例中,冗余标准单元的添加装置与上文实施例中的冗余标准单元的添加方法属于同一构思,在冗余标准单元的添加装置上可以运行冗余标准单元的添加方法实施例中提供的任一方法,其具体实现过程详见冗余标准单元的添加方法的实施例,此处不再赘述。
本文所使用的术语“模块”可看作为在该运算***上执行的软件对象。本文所述的不同组件、模块、引擎及服务可看作为在该运算***上的实施对象。而本文所述的装置及方法可以以软件的方式进行实施,当然也可在硬件上进行实施,均在本申请保护范围之内。
本申请实施例还提供一种存储介质,其上存储有计算机程序,当所述计算机程序在计算机上运行时,使得所述计算机执行上述的冗余标准单元的添加方法。
本申请实施例还提供一种电子设备,如平板电脑、手机等。电子设备中的处理器会按照如下的步骤,将一个或一个以上的应用程序的进程对应的指令加载到存储器中,并由处理器来运行存储在存储器中的应用程序,从而实现各种功能:
从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及所述集成电路芯片的设计面积信息;
根据所述多个冗余标准单元的数量信息和所述集成电路芯片的设计面积信息计算所述冗余标准单元的间距值;以及
根据所述间距值将所述多个冗余标准单元添加至所述集成电路芯片。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
请参阅图7,电子设备700包括处理器701以及存储器702。其中,处理器701与存储器702电性连接。
处理器700是电子设备700的控制中心,利用各种接口和线路连接整个电子设备的各个部分,通过运行或加载存储在存储器702内的计算机程序,以及调用存储在存储器702内的数据,执行电子设备700的各种功能并处理数据,从而对电子设备700进行整体监控。
存储器702可用于存储软件程序以及模块,处理器701通过运行存储在存储器702的计算机程序以及模块,从而执行各种功能应用以及数据处理。存储器702可主要包括存储程序区和存储数据区,其中,存储程序区可存储操作***、至少一个功能所需的计算机程序(比如声音播放功能、图像播放功能等)等;存储数据区可存储根据电子设备的使用所创建的数据等。此外,存储器702可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。相应地,存储器702还可以包括存储器控制器,以提供处理器701对存储器702的访问。
在本申请实施例中,电子设备700中的处理器701会按照如下的步骤,将一个或一个以上的计算机程序的进程对应的指令加载到存储器702中,并由处理器701运行存储在存储器702中的计算机程序,从而实现各种功能,如下:
从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及所述集成电路芯片的设计面积信息;
根据所述多个冗余标准单元的数量信息和所述集成电路芯片的设计面积信息计算所述冗余标准单元的间距值;以及
根据所述间距值将所述多个冗余标准单元添加至所述集成电路芯片。
请一并参阅图8,在一些实施方式中,电子设备800还可以包括:显示器803、射频电路804、音频电路805以及电源806。其中,其中,显示器803、射频电路804、音频电路805以及电源806分别与处理器801电性连接。
显示器803可以用于显示由用户输入的信息或提供给用户的信息以及各种图形用户接口,这些图形用户接口可以由图形、文本、图标、视频和其任意组合来构成。显示器803可以包括显示面板,在一些实施方式中,可以采用液晶显示器(Liquid Crystal Display,LCD)、或者有机发光二极管(Organic Light-Emitting Diode,OLED)等形式来配置显示面板。
射频电路804可以用于收发射频信号,以通过无线通信与网络设备或其他电子设备建立无线通讯,与网络设备或其他电子设备之间收发信号。通常,射频电路501包括但不限于天线、至少一个放大器、调谐器、一个或多个振荡器、用户身份模块(SIM,SubscriberIdentity Module)卡、收发信机、耦合器、低噪声放大器(LNA,Low Noise Amplifier)、双工器等。
音频电路805可以用于通过扬声器、传声器提供用户与电子设备之间的音频接口。音频电路506可将接收到的音频数据转换成电信号,传输到扬声器,由扬声器转换为声音信号输出。
电源806可以用于给电子设备800的各个部件供电。在一些实施例中,电源806可以通过电源管理***与处理器801逻辑相连,从而通过电源管理***实现管理充电、放电、以及功耗管理等功能。电源806还可以包括一个或一个以上的直流或交流电源、再充电***、电源故障检测电路、电源转换器或者逆变器、电源状态指示器等任意组件。
尽管图8中未示出,电子设备800还可以包括摄像头、蓝牙模块等,在此不再赘述。
在本申请实施例中,存储介质可以是磁碟、光盘、只读存储器(Read Only Memory,ROM)、或者随机存取记忆体(Random Access Memory,RAM)等。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
需要说明的是,对本申请实施例的冗余标准单元的添加方法而言,本领域普通测试人员可以理解实现本申请实施例冗余标准单元的添加方法的全部或部分流程,是可以通过计算机程序来控制相关的硬件来完成,计算机程序可存储于一计算机可读取存储介质中,如存储在电子设备的存储器中,并被该电子设备内的至少一个处理器执行,在执行过程中可包括如冗余标准单元的添加方法的实施例的流程。其中,的存储介质可为磁碟、光盘、只读存储器、随机存取记忆体等。
对本申请实施例的冗余标准单元的添加装置而言,其各功能模块可以集成在一个处理芯片中,也可以是各个模块单独物理存在,也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中,存储介质譬如为只读存储器,磁盘或光盘等。
以上对本申请实施例所提供的一种冗余标准单元的添加方法、装置、存储介质及电子设备进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (12)
1.一种冗余标准单元的添加方法,其特征在于,所述方法包括以下步骤:
从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及所述集成电路芯片的设计面积信息;
根据所述多个冗余标准单元的数量信息和所述集成电路芯片的设计面积信息计算所述冗余标准单元的间距值;以及
根据所述间距值将所述多个冗余标准单元添加至所述集成电路芯片。
2.根据权利要求1所述的冗余标准单元的添加方法,其特征在于,所述设计信息还包括用于预设逻辑分布的特定设计信息,所述方法还包括:
获取所述特定设计信息;
根据所述特定设计信息在多个冗余标准单元中选取目标冗余标准单元;以及
根据所述特定设计信息在所述目标冗余标准单元的周缘添加额外冗余标准单元。
3.根据权利要求2所述的冗余标准单元的添加方法,其特征在于,根据所述特定设计信息在所述目标冗余标准单元的周缘添加额外冗余标准单元的步骤,包括:
从所述特定设计信息中提取额外冗余标准单元的数量信息,以及所述额外冗余标准单元与所述目标冗余标准单元的位置关系;
根据所述额外冗余标准单元的数量信息以及与所述目标冗余标准单元的位置关系,在所述目标冗余标准单元的周缘添加额外冗余标准单元。
5.根据权利要求1所述的冗余标准单元的添加方法,其特征在于,在从所述集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及所述集成电路芯片的设计面积信息之后,所述方法还包括:
判断所述多个冗余标准单元的数量信息是否大于预设数量;
若是,则继续执行根据所述多个冗余标准单元的数量信息和所述集成电路芯片的设计面积信息计算所述冗余标准单元的间距值的步骤。
6.根据权利要求1所述的冗余标准单元的添加方法,其特征在于,在从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息之前,所述方法还包括:
导入集成电路芯片的标准单元库,并获取所述集成电路芯片的设计信息。
7.根据权利要求1所述的冗余标准单元的添加方法,其特征在于,根据所述间距值将所述多个冗余标准单元添加至所述集成电路芯片的步骤,包括:
在所述集成电路芯片上确定初始添加位置;
从所述初始添加位置处依据所述间距值依次添加所述多个冗余标准单元。
8.一种冗余标准单元的添加装置,其特征在于,所述装置包括:
提取模块,用于从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及所述集成电路芯片的设计面积信息;
计算模块,用于根据所述多个冗余标准单元的数量信息和所述集成电路芯片的设计面积信息计算所述冗余标准单元的间距值;
第一添加模块,用于根据所述间距值将所述多个冗余标准单元添加至所述集成电路芯片。
9.根据权利要求8所述的冗余标准单元的添加装置,其特征在于,所述设计信息还包括用于预设逻辑分布的特定设计信息,所述装置还包括:
获取模块,用于获取所述特定设计信息;
选取模块,用于根据所述特定设计信息在多个冗余标准单元中选取目标冗余标准单元;
第二添加模块,用于根据所述特定设计信息在所述目标冗余标准单元的周缘添加额外冗余标准单元。
10.根据权利要求9所述的冗余标准单元的添加装置,其特征在于,所述第二添加模块包括:
提取子模块,用于从所述特定设计信息中提取额外冗余标准单元的数量信息,以及所述额外冗余标准单元与所述目标冗余标准单元的位置关系;
添加子模块,用于根据所述额外冗余标准单元的数量信息以及与所述目标冗余标准单元的位置关系,在所述目标冗余标准单元的周缘添加额外冗余标准单元。
11.一种存储介质,其上存储有计算机程序,其特征在于,当所述计算机程序在计算机上运行时,使得所述计算机执行如权利要求1至7任一项所述的冗余标准单元的添加方法。
12.一种电子设备,包括处理器和存储器,所述存储器存储有多条指令,其特征在于,所述处理器加载所述存储器中的指令用于执行以下步骤:
从集成电路芯片的设计信息中提取多个冗余标准单元的数量信息,以及所述集成电路芯片的设计面积信息;
根据所述多个冗余标准单元的数量信息和所述集成电路芯片的设计面积信息计算所述冗余标准单元的间距值;以及
根据所述间距值将所述多个冗余标准单元添加至所述集成电路芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011175852.6A CN112199919A (zh) | 2020-10-28 | 2020-10-28 | 冗余标准单元的添加方法、装置、存储介质及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011175852.6A CN112199919A (zh) | 2020-10-28 | 2020-10-28 | 冗余标准单元的添加方法、装置、存储介质及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112199919A true CN112199919A (zh) | 2021-01-08 |
Family
ID=74011814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011175852.6A Pending CN112199919A (zh) | 2020-10-28 | 2020-10-28 | 冗余标准单元的添加方法、装置、存储介质及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112199919A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115243536A (zh) * | 2022-09-22 | 2022-10-25 | 深圳鸿芯微纳技术有限公司 | 静电防护单元的位置确定方法、装置、设备及存储介质 |
CN117494620A (zh) * | 2023-11-16 | 2024-02-02 | 海光集成电路设计(北京)有限公司 | 综合方法、冗余单元的删除方法、装置、设备及存储介质 |
CN117494620B (zh) * | 2023-11-16 | 2024-08-02 | 海光集成电路设计(北京)有限公司 | 综合方法、冗余单元的删除方法、装置、设备及存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5914873A (en) * | 1997-06-30 | 1999-06-22 | Advanced Micro Devices | Distributed voltage converter apparatus and method for high power microprocessor with array connections |
CN101883472A (zh) * | 2009-12-02 | 2010-11-10 | 北京星网锐捷网络技术有限公司 | 表面贴片电容的pcb封装及其方法、印刷电路板和设备 |
US8225043B1 (en) * | 2010-01-15 | 2012-07-17 | Ambarella, Inc. | High performance caching for motion compensated video decoder |
CN102890767A (zh) * | 2012-08-27 | 2013-01-23 | 中国矿业大学(北京) | 基于射频识别技术的井下人员定位***及方法 |
CN109478167A (zh) * | 2016-06-17 | 2019-03-15 | 钰创科技股份有限公司 | 低引脚数高带宽存储器和存储器总线 |
CN110619136A (zh) * | 2019-06-13 | 2019-12-27 | 眸芯科技(上海)有限公司 | 优化引线键合封装芯片的电压降的方法及应用 |
-
2020
- 2020-10-28 CN CN202011175852.6A patent/CN112199919A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5914873A (en) * | 1997-06-30 | 1999-06-22 | Advanced Micro Devices | Distributed voltage converter apparatus and method for high power microprocessor with array connections |
CN101883472A (zh) * | 2009-12-02 | 2010-11-10 | 北京星网锐捷网络技术有限公司 | 表面贴片电容的pcb封装及其方法、印刷电路板和设备 |
US8225043B1 (en) * | 2010-01-15 | 2012-07-17 | Ambarella, Inc. | High performance caching for motion compensated video decoder |
CN102890767A (zh) * | 2012-08-27 | 2013-01-23 | 中国矿业大学(北京) | 基于射频识别技术的井下人员定位***及方法 |
CN109478167A (zh) * | 2016-06-17 | 2019-03-15 | 钰创科技股份有限公司 | 低引脚数高带宽存储器和存储器总线 |
CN110619136A (zh) * | 2019-06-13 | 2019-12-27 | 眸芯科技(上海)有限公司 | 优化引线键合封装芯片的电压降的方法及应用 |
Non-Patent Citations (1)
Title |
---|
项宇锴;陈坤隆;洪周良;蒋志杰;: "基于TMR传感器的非接触式高压直流电流测量方法", 电力自动化设备, no. 04 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115243536A (zh) * | 2022-09-22 | 2022-10-25 | 深圳鸿芯微纳技术有限公司 | 静电防护单元的位置确定方法、装置、设备及存储介质 |
CN115243536B (zh) * | 2022-09-22 | 2022-12-09 | 深圳鸿芯微纳技术有限公司 | 静电防护单元的位置确定方法、装置、设备及存储介质 |
CN117494620A (zh) * | 2023-11-16 | 2024-02-02 | 海光集成电路设计(北京)有限公司 | 综合方法、冗余单元的删除方法、装置、设备及存储介质 |
CN117494620B (zh) * | 2023-11-16 | 2024-08-02 | 海光集成电路设计(北京)有限公司 | 综合方法、冗余单元的删除方法、装置、设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7895458B2 (en) | Power control apparatus and method thereof | |
CN109947449B (zh) | ***升级方法、装置、存储介质及电子设备 | |
CN105487760A (zh) | 一种展示消息的方法、装置及电子设备 | |
US20150112646A1 (en) | METHODS OF DESIGNING THREE DIMENSIONAL (3D) INTEGRATED CIRCUITS (ICs) (3DICs) AND RELATED SYSTEMS AND COMPONENTS | |
CN108595100A (zh) | 分屏显示方法、装置、存储介质及电子设备 | |
CN105556417A (zh) | 用于控制电力的电子设备及其方法 | |
CN107958365B (zh) | 物料信息变更方法、装置、存储介质及电子设备 | |
CN105045603A (zh) | 一种构建有限状态机模型框架的方法、装置及电子装置 | |
CN107678780B (zh) | 一种内存管理方法、装置、存储介质及终端设备 | |
US11526646B2 (en) | Side channel aware automatic place and route | |
CN103729493A (zh) | 印刷电路板的布局方法 | |
CN112100950B (zh) | 用于芯片设计的方法、***、设备以及存储介质 | |
CN108692735A (zh) | 导航路线的处理方法、装置、存储介质及电子设备 | |
CN110209341B (zh) | 一种数据写入方法、装置和存储设备 | |
CN112199919A (zh) | 冗余标准单元的添加方法、装置、存储介质及电子设备 | |
US20190196794A1 (en) | Visual programming method, system and terminal device | |
CN111262737B (zh) | 一种端口配置管理方法、装置、存储介质及终端 | |
CN115964984B (zh) | 用于数字芯片版图平衡绕线的方法和装置 | |
CN108595072A (zh) | 分屏显示方法、装置、存储介质及电子设备 | |
CN112131824A (zh) | 一种基于标准单元阻挡层的芯片绕线方法 | |
CN108037839B (zh) | 文字输入方法及相关产品 | |
CN114548028B (zh) | 进行低功耗设计的方法、电子设备及存储介质 | |
CN112843729B (zh) | 运行参数确定方法、装置、计算机设备及存储介质 | |
CN112487314A (zh) | 基于知识图谱的住建搜索方法、装置及存储介质 | |
CN112135311B (zh) | 射频器件的监控方法、装置、电子设备及可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |