CN112165779B - 一种多层pcb高精度内层压合方法 - Google Patents

一种多层pcb高精度内层压合方法 Download PDF

Info

Publication number
CN112165779B
CN112165779B CN202011126109.1A CN202011126109A CN112165779B CN 112165779 B CN112165779 B CN 112165779B CN 202011126109 A CN202011126109 A CN 202011126109A CN 112165779 B CN112165779 B CN 112165779B
Authority
CN
China
Prior art keywords
rivet
bodies
core plates
odd
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011126109.1A
Other languages
English (en)
Other versions
CN112165779A (zh
Inventor
祝小华
郭先锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Q&d Circuits Co ltd
Original Assignee
Shenzhen Q&d Circuits Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Q&d Circuits Co ltd filed Critical Shenzhen Q&d Circuits Co ltd
Priority to CN202011126109.1A priority Critical patent/CN112165779B/zh
Publication of CN112165779A publication Critical patent/CN112165779A/zh
Application granted granted Critical
Publication of CN112165779B publication Critical patent/CN112165779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种多层PCB高精度内层压合方法，包括：内层芯板数量按照叠放顺序分别以奇数芯板和偶数芯板进行分类；所述奇数芯板的制作、所述偶数芯板的制作和铆钉的制作，所述铆钉包括钉帽和钉柱，所述钉帽和钉柱一体成型，所述钉帽的中心部分为圆形凹陷；所述铆钉的整体长度小于对应的层间PP片和芯板的厚度之和。本发明更改了多次压合的生产方法，在多次的压合过程中，每一次压合后均会再次产生涨缩，减少了多次进行比例涨缩的麻烦，另外避免了多次冲孔对位的问题，相应的解决了多次冲孔因机台或者设置参数造成的误差，实现了层间对位的准确检测，不增加工作量的条件下，实现高精度的PCB内层对位。

Description

一种多层PCB高精度内层压合方法
技术领域
本发明属于多层电路板生产设计技术领域，尤其涉及到一种多层PCB高精度内层压合方法。
背景技术
随着电子产品朝高密度、多功能、高性能化方向发展，对印制电路板的设计和制造工艺要求也越来越高，其产品也从简单结构(双面板、多层板)向HDI(高密度互连板)、高层电路板(10层或以上)等高端电路板产品发展。层间对准度控制是PCB(印制电路板)制造商面临的关键技术难题，在一定程度上，层间对准度能力制约了PCB制造商生产HDI(高密度互连板)、高层电路板的生产能力。因此，提升层间对准度能力，对提高PCB企业制程能力和增强PCB企业竞争力具有重要意义。
传统多层电路板的制作实用固定的钢板和PIN-LAM一体固定压合的生产方法或着PIN多次(二次或以上)压合工艺是采用相对高精度的PIN-LAM(销钉定位***)制作方法，压合钢板和PIN-LAM一起制作的方法，仅适合于批量生产的订单，不能满足于样板或者小批量的生产方式，且固定排版尺寸，不能根据不同的PCB设计尺寸进行有效的变化排版结构。生产成本高；另外PIN多次(二次或以上)压合工艺由于重复(多次)使用同一套PIN-LAM槽孔进行PIN-LAM制作，该方法较常规的铆合工艺在层间对位精度上有一定技术优势，但由于压合之后的工序，尤其是电镀、蚀刻对图形尺寸精度的影响；机械磨板对PCB整体涨缩的影响以及压合二次或以上对位精度误差累计，导致多次压合工艺的多层电路板层间对位精度无法满足生产品质要求。另外在使用PIN-LAM生产过程中，PIN钉的长度要大于完成PCB板厚，造成压合过程中PIN钉弯曲变形，在弯曲变形的过程中，同样能够造成层间PCB芯板的对位精度，无法满足多层板且厚度比较大的多层PCB的生产。
因此，现有技术存在缺陷，需要改进。
发明内容
本发明提供一种对位方式，使PCB内层芯板高精度对位，各层的高精度对位形成整体结构的高精度，避免了多层压合造成的压合成本提高和铆钉在压合过程中变形进而造成的层间偏差问题。
为解决上述问题，本发明提供的技术方案如下：一种多层PCB高精度内层压合方法，包括以下步骤：
1）将内层芯板按照叠放顺序分别以奇数芯板和偶数芯板进行分类；
2）所述奇数芯板的制作：在所述奇数芯板上至少设计第一套、第二套不同的对位体，所述第一套和第二套对位体在所述奇数芯板的一面各有一套不同直径的圆形铜PAD，每套所述圆形铜PAD均为多个，其中第一套对位体对应所述奇数芯板的另一面为空心圆环结构，所述空心圆环结构的内径和对应面的圆形铜PAD尺寸相同；所述第二套对位体对应所述奇数芯板的另一面同样设有圆形铜PAD；
3）所述偶数芯板的制作：所述偶数芯板上同样至少设有第一套、第二套不同的对位体，所述第一套和第二套对位体相对于所述奇数芯板的制作位置对调；
4）铆钉的制作：所述铆钉包括钉帽和钉柱，所述钉帽和钉柱一体成型，所述钉帽的中心部分为圆形凹陷，所述圆形凹陷和所述圆形铜PAD重合叠置以使所述铆钉平整放置；所述铆钉的整体长度小于对应的层间PP片和芯板的厚度之和。
优选的技术方案，所述第二套对位体两面的圆形铜PAD直径不同，一面的圆形铜PAD直径小，另一面的圆形铜PAD直径大。
优选的技术方案，所述钉帽的外径和所述第二套对位体的直径大的圆形铜PAD直径相同，所述钉帽的圆形凹陷部分直径和所述第二套对位体的直径小的圆形铜PAD直径相同。
优选的技术方案，所述奇数芯板和偶数芯板上均设有对位PAD、蝴蝶PAD和定位孔，所述对位PAD、蝴蝶PAD和定位孔的位置均对应匹配。
优选的技术方案，所述第一套和第二套对位体均设计在内层芯板的电镀夹边区域。优选的技术方案，为了更好的控制压合精度，在芯板的中心区域增加相应个数的第一套和第二套对位体。
优选的技术方案，所述第一套对位体对应位置打孔，所述第二套对位***置在小的所述圆形铜PAD面粘贴所述铆钉。
优选的技术方案，所述奇数芯板和偶数芯板均通过图形转移、蚀刻制作出内层线路和相关的第一套和第二套对位体，以及电镀夹边区域的图形。
优选的技术方案，所述芯板之间PP片的厚度大于0.1mm。优选的技术方案，所述铆钉的钉帽直径为5-8mm，所述圆形凹陷直径为1-3mm。
优选的技术方案，PP片上对应第一套和第二套对位体的位置均锣空，对应第二套对位***置的锣空位直径大于钉帽的直径。
相对于现有技术的有益效果是，采用上述方案，本发明更改了多次压合的生产方法，在多次的压合过程中，每一次压合后均会再次产生涨缩，减少了多次进行比例涨缩的麻烦，另外避免了多次冲孔对位的问题，相应的解决了多次冲孔因机台或者设置参数造成的误差，实现了层间对位的准确检测，不增加工作量的条件下，实现高精度的PCB内层对位。
附图说明
为了更清楚的说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需使用的附图作简单介绍，显而易见的，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的一个叠层结构示意图；
图2为本发明的对位结构示意图；
图3为本发明的铆钉结构示意图。
具体实施方式
为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本说明书所使用的术语“固定”、“一体成型”、“左”、“右”以及类似的表述只是为了说明的目的，在图中，结构相似的单元是用以相同标号标示。
除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本说明书中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制本发明。
如图1所示，本发明的一个实施例是：
一种多层PCB高精度内层压合方法，1）需要根据PCB结构和层数，对PCB的叠层结构实现正确的计算和设计，同时要考虑到每层残铜率的值，尽量实现叠层结构的对称和对应层残铜率值的匹配，残铜率值得匹配可以通过在电镀夹边区域实现相应的调节，为了实现残铜率的匹配，同样可以增加单个PCB之间的排版距离，通过调整单个PCB之间残铜的数量实现对应层残铜率的匹配，例如，一个二十层的PCB板，第二层和第十九层是对应的，第三层和第十八层是对应的。二十层PCB板，需要九张内层芯板，按照从上到下的顺序分别为第一芯板2、第二芯板3、第三芯板4、第四芯板5、第五芯板6、第六芯板7、第七芯板8、第八芯板9和第九芯板10，其中第一芯板2和第九芯板10、第二芯板3和第八芯板9、第三芯板4和第七芯板8、第四芯板5和第六芯板7分别为对称结构，其中第五芯板6为中间层芯板，对于偶数芯板13来说，是没有中间芯板的。
按照叠层顺序，使奇数芯板12和偶数芯板13区分出来，并且所有的奇数芯板12和偶数芯板13都是同一经纬方向开料，不允许混合开料。
参考图2，奇数芯板12和偶数芯板13均分为两层线路，不同的面设计不同的线路，在奇数芯板12对应的从上到下的排序中，顶层线路1面在电镀夹边区域设置封边，同时在电镀夹边区域合理分布第一套和第二套对位体15，同时还设有对位PAD、蝴蝶PAD和定位孔。所述第一套对位体14的两面图标可以对调使用，针对第二套对位体15的图标，直径小的圆形铜PAD16一定设置在奇数芯板12的相应底层线路11面，所述第二套对位体15的直径大的圆形铜PAD16的设计在所述奇数芯板12的顶层线路1面。各层奇数芯板12上第一套对位体14、第二套对位体15、对位PAD、蝴蝶PAD和定位孔相对位置完全相同。
在偶数芯板13的设计和奇数芯板12的设计结构相同，但是所述第一套和第二套对位体15的位置进行调换。
参考图3，述铆钉包括钉帽17和钉柱19，所述钉帽17和钉柱19一体成型，所述钉帽17的中心部分为圆形凹陷18；所述铆钉的整体长度小于对应的层间PP片和芯板的厚度之和。所述铆钉的钉帽17直径５－８ｍｍ，所述圆形凹陷18直径为１－３ｍｍ。PP片上对应的第一套和第二套对位体15位置均锣空，对应第二套对位体15位置的锣空位直径大于钉帽17的直径。
在奇数芯板12和偶数芯板13进行图形转移和蚀刻后，按照图案设计，对奇数芯板12和偶数芯板13进行打靶孔，打靶孔可以通过靶机进行冲孔也可以通过CCD定位进行钻孔。奇数芯板12和偶数芯板13所需要钻孔的位置不同，在钻孔之后，还需要进行安装铆钉，所述铆钉的钉帽17通过浸胶或者沾胶的方式处理，然后通过CCD定位实现准确的中心定位粘接固定；由于铆钉的钉帽17中心凹陷，所述圆形铜PAD16和钉帽17中心部分重合叠置，如果出现偏差，会造成铆钉不能平整放置，无需检测可以直接目视检测，同时对位的公差可以控制再+/-0.025mm范围内。
再正常的生产中，铆钉的公差和铜PAD的公差控制在+/-0.025mm是常规的，但是钻孔的公差和手工对位在辅助工具的帮助下的公差控制在+/-0.025mm的范围内是不易的。
在奇数芯板12和偶数芯板13打靶孔和粘贴所述铆钉后，按照叠层结构进行叠层排序，所述每层的叠层排序能够实现快速的查找出叠层是否正确和叠层对位精度是否满足要求。另外在叠层过程中，对于叠层错误或者PP片的放置数量或者种类出现错误很容易进行更改，不需要进行多次打靶或者进行铆合，如果按照常规的方式操作，在叠层放置后，各层之间是不透明的，铆钉的压入不可避免的会和PP片、奇数芯板12、偶数芯板13进行硬性的挤压，造成叠层对位精度的偏差，同时对于打上铆钉的PCB板，进行叠层更改或者任何结构的变更，均需要拆除铆钉变更后进行二次铆合，为了铆合的精度，同时需要进行二次打靶和对位，在进而拆除铆钉时还需要防止板翘和变形。
为了进一步的方便生产和准确叠层对位精度，所述PP片和奇数芯板12、偶数芯板13进行热压粘合，所述PP片优先和奇数芯板12、偶数芯板13结合在一起，然后再进行打靶，铆合，进一步的防止流胶移动引起压合偏位。
对于压合厚度超过５ｍｍ的多层板，根据需要拆分压合的次数，进行压合次数的对称结构设计，即每一次的压合整体厚度按照一张芯板设计计算，进行叠层结构的设计。
针对于每一批次的压合结构，压合整体按照叠层结构对称原则进行结构设计。
针对此种叠层压合方式，由于较少了外力的作用，叠层依次实现准确的对位，在准确对位的公差范围内，每一张芯板的放置，均是在允许的范围内，且能够实现整体多层的对位在相对在允许的叠层范围内，实现多层的高精度对位。
需要说明的是，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本发明说明书记载的范围；并且，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (11)

1.一种多层PCB高精度内层压合方法，其特征在于，包括以下步骤：
将内层芯板按照叠放顺序分别以奇数芯板和偶数芯板进行分类；
所述奇数芯板的制作：在所述奇数芯板上至少设计第一套、第二套不同的对位体，所述第一套和第二套对位体在所述奇数芯板的一面各有一套不同直径的圆形铜PAD，每套所述圆形铜PAD均为多个，其中第一套对位体对应所述奇数芯板的另一面为空心圆环结构，所述空心圆环结构的内径和对应面的圆形铜PAD尺寸相同；所述第二套对位体对应所述奇数芯板的另一面同样设有圆形铜PAD；
所述偶数芯板的制作：所述偶数芯板上同样至少设有第一套、第二套不同的对位体，所述第一套和第二套对位体相对于所述奇数芯板的制作位置对调；
铆钉的制作：所述铆钉包括钉帽和钉柱，所述钉帽和钉柱一体成型，所述钉帽的中心部分为圆形凹陷，所述圆形凹陷和所述圆形铜PAD重合叠置以使所述铆钉平整放置；所述铆钉的整体长度小于对应的层间PP片和芯板的厚度之和。
2.根据权利要求1所述的一种多层PCB高精度内层压合方法，其特征在于，所述第二套对位体两面的圆形铜PAD直径不同，一面的圆形铜PAD直径小，另一面的圆形铜PAD直径大。
3.根据权利要求２所述的一种多层PCB高精度内层压合方法，其特征在于，所述钉帽的外径和所述第二套对位体的直径大的圆形铜PAD直径相同，所述钉帽的圆形凹陷部分直径和所述第二套对位体的直径小的圆形铜PAD直径相同。
4.根据权利要求1所述的一种多层PCB高精度内层压合方法，其特征在于，所述奇数芯板和偶数芯板上均设有对位PAD、蝴蝶PAD和定位孔，所述对位PAD、蝴蝶PAD和定位孔的位置均对应匹配。
5.根据权利要求1所述的一种多层PCB高精度内层压合方法，其特征在于，所述第一套和第二套对位体均设计在内层芯板的电镀夹边区域。
6.根据权利要求5所述的一种多层PCB高精度内层压合方法，其特征在于，为了更好的控制压合精度，在芯板的中心区域增加相应个数的第一套和第二套对位体。
7.根据权利要求2所述的一种多层PCB高精度内层压合方法，其特征在于，所述第一套对位体对应位置打孔，所述第二套对位***置在小的所述圆形铜PAD面粘贴所述铆钉。
8.根据权利要求1-6任意一项权利要求所述的多层PCB高精度内层压合方法，其特征在于，所述奇数芯板和偶数芯板均通过图形转移、蚀刻制作出内层线路和相关的第一套和第二套对位体，以及电镀夹边区域的图形。
9.根据权利要求7所述的多层PCB高精度内层压合方法，其特征在于，所述芯板之间PP片的厚度大于0.1mm。
10.根据权利要求8所述的多层PCB高精度内层压合方法，其特征在于，所述铆钉的钉帽直径为5-8mm，所述圆形凹陷直径为1-3mm。
11.根据权利要求9所述的多层PCB高精度内层压合方法，其特征在于，PP片上对应第一套和第二套对位体的位置均锣空，对应第二套对位***置的锣空位直径大于钉帽的直径。
CN202011126109.1A 2020-10-20 2020-10-20 一种多层pcb高精度内层压合方法 Active CN112165779B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011126109.1A CN112165779B (zh) 2020-10-20 2020-10-20 一种多层pcb高精度内层压合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011126109.1A CN112165779B (zh) 2020-10-20 2020-10-20 一种多层pcb高精度内层压合方法

Publications (2)

Publication Number Publication Date
CN112165779A CN112165779A (zh) 2021-01-01
CN112165779B true CN112165779B (zh) 2021-08-31

Family

ID=73867740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011126109.1A Active CN112165779B (zh) 2020-10-20 2020-10-20 一种多层pcb高精度内层压合方法

Country Status (1)

Country Link
CN (1) CN112165779B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233997A (ja) * 1988-07-25 1990-02-05 Fujikura Ltd 多層基板における積層板の製造方法
TW435615U (en) * 2000-06-30 2001-05-16 Chen Bing Sung Rivet joint
CN101668389A (zh) * 2009-09-04 2010-03-10 东莞美维电路有限公司 高对准度印制线路板的制作方法
CN101697001A (zh) * 2009-01-22 2010-04-21 依利安达(广州)电子有限公司 一种检测多层印制电路板层间位置偏移的方法
CN104113995A (zh) * 2013-04-22 2014-10-22 北大方正集团有限公司 一种印刷电路板的制作方法以及印刷电路板
CN104302098A (zh) * 2014-10-31 2015-01-21 华进半导体封装先导技术研发中心有限公司 线路板层压对位靶标的结构和制作方法
CN104302111A (zh) * 2014-10-31 2015-01-21 华进半导体封装先导技术研发中心有限公司 基板对位靶标的制作方法
CN105682381A (zh) * 2016-03-03 2016-06-15 深圳市景旺电子股份有限公司 一种高多层pcb板及其压合方法
CN105764236A (zh) * 2015-04-29 2016-07-13 东莞生益电子有限公司 一种pcb的加工方法及pcb
CN107708285A (zh) * 2016-08-09 2018-02-16 北大方正集团有限公司 多层电路板和多层电路板的制备方法
CN109688736A (zh) * 2019-01-29 2019-04-26 深圳市景旺电子股份有限公司 多层电路板及其制作方法
CN110113899A (zh) * 2019-06-11 2019-08-09 博敏电子股份有限公司 一种多层芯板靶标制作方法
CN111372382A (zh) * 2020-04-15 2020-07-03 黄石广合精密电路有限公司 一种pcb板的子母板压合对位设计工艺方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233997A (ja) * 1988-07-25 1990-02-05 Fujikura Ltd 多層基板における積層板の製造方法
TW435615U (en) * 2000-06-30 2001-05-16 Chen Bing Sung Rivet joint
CN101697001A (zh) * 2009-01-22 2010-04-21 依利安达(广州)电子有限公司 一种检测多层印制电路板层间位置偏移的方法
CN101668389A (zh) * 2009-09-04 2010-03-10 东莞美维电路有限公司 高对准度印制线路板的制作方法
CN104113995A (zh) * 2013-04-22 2014-10-22 北大方正集团有限公司 一种印刷电路板的制作方法以及印刷电路板
CN104302111A (zh) * 2014-10-31 2015-01-21 华进半导体封装先导技术研发中心有限公司 基板对位靶标的制作方法
CN104302098A (zh) * 2014-10-31 2015-01-21 华进半导体封装先导技术研发中心有限公司 线路板层压对位靶标的结构和制作方法
CN105764236A (zh) * 2015-04-29 2016-07-13 东莞生益电子有限公司 一种pcb的加工方法及pcb
CN105682381A (zh) * 2016-03-03 2016-06-15 深圳市景旺电子股份有限公司 一种高多层pcb板及其压合方法
CN107708285A (zh) * 2016-08-09 2018-02-16 北大方正集团有限公司 多层电路板和多层电路板的制备方法
CN109688736A (zh) * 2019-01-29 2019-04-26 深圳市景旺电子股份有限公司 多层电路板及其制作方法
CN110113899A (zh) * 2019-06-11 2019-08-09 博敏电子股份有限公司 一种多层芯板靶标制作方法
CN111372382A (zh) * 2020-04-15 2020-07-03 黄石广合精密电路有限公司 一种pcb板的子母板压合对位设计工艺方法

Also Published As

Publication number Publication date
CN112165779A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
EP0411142B1 (en) Outer layer material of multilayer printed wiring board and production thereof
CN111885856A (zh) 一种提升多层电路板层间对准精度的熔合方法及治具
US7685707B2 (en) Method for manufacturing circuit forming substrate
CN112689380A (zh) 嵌入铜块电路板结构制作方法和电路板
CN112218430A (zh) 一种新能源汽车埋铜块电路板的制作方法
CN112165779B (zh) 一种多层pcb高精度内层压合方法
CN105430944A (zh) 多层印刷电路板的制作方法及多层印刷电路板
CN107592757B (zh) 一种多层电路板的高精度层间对位制作方法
KR101654020B1 (ko) 미세 정렬을 위한 다층 연성회로기판의 제조방법
CN110996559A (zh) 一种盲孔板层压定位方法
CN113163605B (zh) 一种高散热铝基电路板的制作方法及高散热铝基电路板
JP3076215B2 (ja) セラミック多層基板及びその製造方法
CN112867256A (zh) 多次压合的印制电路板制作方法和印制电路板
CN117998769B (zh) 提高hdi板连续压合对位精度的定位***及定位方法
JPS6169197A (ja) 多層印刷回路板を製造する方法および層構造
CN114900967B (zh) 一种软硬结合板的开盖加工方法
JPH05160574A (ja) 多層プリント配線基板およびその製造方法
JPS61171199A (ja) 多層印刷配線板の加工基準穴の穿孔方法
CN111385962A (zh) 一种pcb板及其制备方法
CN219893545U (zh) 电路板治具和电路板压合设备
CN215600339U (zh) 集成电路封装体压合装置
CN113873787B (zh) 多层挠性芯板中间孤岛刚性区的刚挠结合板的制作方法
JPH04206997A (ja) 回路基板用積層治具
CN113133227A (zh) 多层印刷电路板制造方法
JPH10163631A (ja) 多層印刷回路基盤及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant