CN112152788A - 用于后量子密码安全xmss和lms基于散列的签名和验证的加速器 - Google Patents
用于后量子密码安全xmss和lms基于散列的签名和验证的加速器 Download PDFInfo
- Publication number
- CN112152788A CN112152788A CN202010227082.9A CN202010227082A CN112152788A CN 112152788 A CN112152788 A CN 112152788A CN 202010227082 A CN202010227082 A CN 202010227082A CN 112152788 A CN112152788 A CN 112152788A
- Authority
- CN
- China
- Prior art keywords
- hash
- prf
- signature
- logic
- sha2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
- H04L9/3239—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving non-keyed hash functions, e.g. modification detection codes [MDCs], MD5, SHA or RIPEMD
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
- G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
- H04L9/0852—Quantum cryptography
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
- H04L9/3006—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
- H04L9/3066—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy involving algebraic varieties, e.g. elliptic or hyper-elliptic curves
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3247—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/50—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using hash chains, e.g. blockchains or hash trees
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/122—Hardware reduction or efficient architectures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Algebra (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Power Engineering (AREA)
- Storage Device Security (AREA)
Abstract
本发明涉及一种用于后量子密码安全XMSS和LMS基于散列的签名和验证的加速器。在一个示例中,一种装置包括:计算机可读存储器;散列逻辑,用于基于输入消息生成消息散列值;签名逻辑,用于生成要与消息关联地发送的签名,签名逻辑将基于散列的签名方案应用于私钥以生成包括公钥的签名;以及加速器逻辑,用于预计算签名逻辑的至少一组输入。其他示例可以被描述。
Description
技术领域
本文描述的主题总体上涉及计算机安全领域,并且更具体地涉及用于后量子密码安全基于散列的签名和验证的加速器。
背景技术
现有的公钥数字签名算法,诸如Rivest-Shamir-Adleman(RSA)和椭圆曲线数字签名算法(ECDSA),预计将无法抵御基于使用量子计算机诸如Shor算法之类的算法的暴力攻击。因此,密码研究协会和各种标准机构正在努力为针对量子计算机是安全的算法定义新的标准。
因此,加速签名和验证方案的技术(诸如XMSS和LMS)可能会得到应用,例如,在基于计算机的通信***和方法中。
附图说明
参考附图来描述具体实施方式。
图1A和1B分别是一次性基于散列的签名方案和多次基于散列的签名方案的示意图。
图2A-2B分别是一次性签名方案和多次签名方案的示意图。
图3是根据一些示例的签名设备和验证设备的示意图。
图4A是根据一些示例的Merkle树结构的示意图。
图4B是根据一些示例的Merkle树结构的示意图。
图5是根据一些示例的架构中的用于实现签名算法的计算块的示意图。
图6A是根据一些示例的架构中的用于在签名算法中实现签名生成的计算块的示意图。
图6B是根据一些示例的架构中的用于在验证算法中实现签名验证的计算块的示意图。
图7A是根据一些示例的架构中的用于实现HASH算法的计算块的示意图。
图7B是根据一些示例的架构中的用于使用伪随机函数(PRF)预计算的操作码/密钥实现HASH(散列)算法的计算块的示意图。
图7C是根据一些示例的架构中的用于使用伪随机函数(PRF)预计算的消息实施HASH算法的计算块的示意图。
图7D是根据一些示例的架构中的用于使用函数F操作码预计算实现HASH算法的计算块的示意图。
图8是根据一些示例的L-Tree结构的示意图。
图9A是根据一些示例的架构中的用于实现RAND_HASH算法的计算块的示意图。
图9B是根据一些示例的架构中的用于使用预计算实现RAND_HASH算法的计算块的示意图。
图10是根据一些示例的用于在签名期间生成认证路径的L-Tree计算的示意图。
图11是根据一些示例的可适于利用关于激活路径差异的信息来实现神经网络的对抗训练的计算架构的示意图。
具体实施方式
本文描述了用于实现用于后量子密码安全基于散列的签名算法的加速器的示例性***和方法。在下面描述中,阐述了许多具体细节以提供对各种示例的透彻理解。然而,本领域技术人员将理解,可以在没有具体细节的情况下实践各种示例。在其他情况下,未详细示出或描述公知的方法、过程、组件和电路,以免模糊示例。
如上所述,现有的公钥数字签名算法,诸如Rivest-Shamir-Adleman(RSA)和椭圆曲线数字签名算法(ECDSA),预计将无法抵御基于使用量子计算机诸如Shor算法之类的算法的暴力攻击。扩展的Merkle签名方案(XMSS)和/或扩展的Merkle多次签名方案(XMSS-MT)是基于散列的签名方案,其可以防止量子计算机的攻击。如本文所使用的,术语XMSS应指代XMSS方案和XMSS-MT方案二者。
XMSS签名过程使用一次性签名方案(例如Winternitz一次性签名(WOTS)或其衍生(例如,WOTS+))结合安全散列算法(SHA)(例如SHA2-256)作为主要的基础散列函数,来实现基于散列的签名方案。在一些示例中,XMSS签名/验证方案还可以使用SHA2-512、SHA3-SHAKE-256或SHA3-SHAKE-512中的一个或多个作为安全散列函数。XMSS特定的散列函数包括伪随机函数(PRF)、链散列(F)、树散列(H)和消息散列函数(Hmsg)。如本文所使用的,术语“WOTS”应指WOTS签名方案和/或诸如WOTS+的派生方案。
Leighton/Micali签名(LMS)方案是另一种基于散列的签名方案,其使用Leighton/Micali一次性签名(LM-OTS)作为一次性签名构建块。LMS签名是基于SHA2-256散列函数。
XMSS签名过程包括三个主要操作。第一个主要操作接收输入消息(M)和私钥(sk),并利用一次性签名算法(例如,WOTS+)生成对公钥(pk)进行编码的消息代表(M’)。在128位后量子安全性实现中,输入消息M经受散列函数,然后划分为67个消息分量(每个分量n个字节),每个消息分量经受散列链函数以生成相应的67个分量的数字签名。每个链函数调用一系列基础安全散列算法(SHA)。
第二个主要操作是L-Tree计算,其组合WOTS+(或WOTS)公钥分量(每个分量n个字节)并生成单个n字节值。例如,在128位后量子安全性中,有67个公钥分量,每个分量都调用在输入块执行的基础安全散列算法(SHA)。
第三个主要操作是树散列操作,其构成Merkle树。在XMSS验证中,作为签名的一部分提供的认证路径和L-Tree操作的输出由树散列操作处理,以生成Merkle树的根节点,该根节点应与XMSS公钥相对应。对于具有128位后量子安全性的XMSS验证,遍历Merkle树包括执行安全散列操作。在XMSS验证中,将树散列操作的输出与已知的公钥进行比较。如果它们匹配,则签名被接受。相反,如果它们不匹配,则签名被拒绝。
XMSS签名过程在计算上是昂贵的。XMSS签名过程调用数百甚至数千个散列计算循环。本文描述的主题通过提供实现用于后量子密码安全XMSS和LMS基于散列的签名和验证的加速器的***和方法来解决这些和其他问题。
后量子密码概述
后量子密码(也称为“量子验证”,“量子安全”,“抗量子”或简称为“PQC”)采用了一种未来和现实的密码学方法。它使负责密码的人以及最终用户知道密码已经过时;准确地说,它需要演进以能够成功地解决计算设备向量子计算和后量子计算的演进。
众所周知,密码学允许保护个人和实体之间在线通信和使用各种网络存储的数据。数据的通信范围包括发送和接收电子邮件、在线购买商品或服务,使用网站访问银行或其他个人信息等。
当处理量子计算时,传统密码学及其典型的复杂数学场景的因式分解和计算可能并不重要。这些数学问题,例如离散对数、整数因式分解和椭圆曲线离散对数等,无法承受强大的量子计算机的攻击。Shor,P.W."Algorithms for quantum computation:discretelogarithms and factoring".Proceedings 35th Annual Symposium on Foundations ofComputer Science.IEEE Comput.Soc.Press.doi:10.1109/sfcs.1994.365700.ISBN0818665807。尽管可以在当前的密码学基础上构建任何后量子密码,但是这种新颖的方法仍需要足够智能、快速和精确,以抵抗和击败量子计算机的任何攻击。
当今的PQC主要聚焦在以下方法上:1)基于1979年Merkle的散列树公钥签名***的基于散列的密码,该***建立在Lamport和Diffie的一个消息签名思想上;2)基于代码的密码,例如McEliece的隐式Goppa代码公钥加密***;3)基于1998年的Hoffstein-Pipher-Silverman公钥加密***的基于格的密码;4)基于1996年Patarin的隐式场方程(HFE)公钥签名***的多元二次方程密码,该***进一步基于Matumoto-Imai的建议;5)依靠超奇异椭圆曲线和超奇异同构图的超奇异椭圆曲线等值密码;6)对称密钥量子电阻,例如基于散列的签名(HBS)。
图1A和1B分别是一次性基于散列的签名方案和多次基于散列的签名方案的示意图。如前所述,基于散列的加密是基于像Lamport签名、Merkle签名、扩展Merkle签名方案(XMSS)、SPHINCS方案、SPHINCS+方案等加密体系。随着量子计算的出现以及对其发展的预期,人们关心量子计算可能带来的各种挑战,以及如何使用密码领域来应对这些挑战。
一个正在探索以应对量子计算挑战的领域是基于散列的签名(HBS),因为这些方案已经存在了很长一段时间,并且拥有应对量子计数和后量子计算挑战的必要基本成分,例如依赖于对称密码构建块(例如,散列函数)。HBS方案被认为是与快速平台安全启动一起使用的快速签名算法,快速平台安全启动被认为最有效抵抗量子攻击。
例如,如关于图1A所示,示出了HBS的方案,该方案使用Merkle树以及一次性签名(OTS)方案100,例如使用私钥对消息进行签名,并且使用对应的公钥验证OTS消息,其中,私钥仅对单个消息进行签名。
类似地,如关于图1B所示,示出了另一HBS方案,其中,该方案涉及多次签名(MTS)方案150,其中,私钥可以对多个消息进行签名。
图2A和图2B分别是一次性签名方案和多次签名方案的示意图。继续于图1A的基于HBS的OTS方案100和图1B的MTS方案150,图2A示出了Winternitz OTS(WOTS)方案200,该方案由斯坦福大学数学系的Robert Winternitz提供,而图2B示出了XMSS MTS方案250。
例如,图2A的WOTS方案200提供了将消息散列化和解析为带有[0,1,2,...,15]之间的67个整数的M,例如私钥sk 205、签名s 210和公钥pk 215,每个具有67个分量,每个分量32个字节。
现在,例如,图2B示出了XMSS MTS方案250,该方案允许图2A的WOTS方案200和具有XMSS Merkle树270的XMSS方案255的组合。如先前关于图2A所讨论的,WOTS方案200基于一次性公钥pk 215(该密钥具有67个分量,每个分量32个字节),然后使一次性公钥经受L-Tree压缩算法260,以提供WOTS压缩的pk 267,以放入XMSS方案255的XMSS Merkle树270中。可以预见,XMSS签名验证可以包括:计算WOTS验证,并检查以确定重构的根节点是否与XMSS公钥匹配,例如根节点=XMSS公钥。
后量子密码加速器
图3是根据一些示例的包括第一设备310和第二设备350的安全环境300的高层架构的示意图。参考图3,第一设备310和第二设备350中的每一个可以被实施为能够执行本文描述的功能的任何类型的计算设备。例如,在一些实施例中,第一设备310和第二设备350中的每一个可以被实施为膝上型计算机、平板计算机、笔记本、上网本、UltrabookTM、智能手机、蜂窝电话、可穿戴计算设备、个人数字助理、移动互联网设备、台式计算机、路由器、服务器、工作站和/或任何其他计算/通信设备。
第一设备310包括一个或多个处理器320和用于存储私钥324的存储器322。处理器320可以被实施为能够执行本文所述功能的任何类型的处理器。例如,处理器320可以被实施为单核或多核处理器、数字信号处理器、微控制器或其他处理器或处理/控制电路。类似地,存储器322可以被实施为能够执行本文所述功能的任何类型的易失性或非易失性存储器或数据存储。在操作中,存储器322可以存储在第一设备310的操作期间使用的各种数据和软件,诸如操作***、应用、程序、库和驱动器。存储器322通信地耦合到处理器320。在一些示例中,私钥324可以驻留在安全存储器中,该安全存储器可以是存储器322的一部分或者可以与存储器322分离。
第一设备310进一步包括认证逻辑330,该认证逻辑330包括存储器332、签名逻辑和验证逻辑336。散列逻辑332被配置为对消息(M)进行散列化(即,向其应用散列函数)以生成消息M的散列值(m')。散列函数可以包括但不限于安全散列函数,例如安全散列算法SHA2-256和/或SHA3-256等。SHA2-256可以符合和/或兼容美国国家标准技术研究院(NIST)于2012年3月发布的标题为“Secure Hash Standard(SHS)”的联邦信息处理标准(FIPS)出版物180-4,和/或该标准的更高版本和/或相关版本兼容。SHA3-256可以符合和/或兼容NIST于2015年8月发布的标题为“SHA-3Standard:Permutation-Based Hash andExtendable-Output Functions”的FIPS出版物202,和/或该标准的更高版本和/或相关版本。
签名逻辑332可以被配置为生成要被发送的签名,即,发送的签名。在第一设备310是签名设备的情况下,所发送的签名可以包括L个发送的签名元素,其中每个发送的签名元素对应于相应的消息元素。例如,对于每个消息元素mi,签名逻辑332可以被配置为对私钥sk的每个私钥元素ski执行各自次数的选择的签名操作,该次数与在消息代表m'中包括的每个消息元素mi的值有关。例如,签名逻辑332可以被配置为将所选择的散列函数应用到相应的私钥元素ski,mi次。在另一示例中,签名逻辑332可以被配置为将所选择的链函数(包含散列函数)应用于相应的私钥元素ski,mi次。因此,所选择的签名操作可以对应于所选择的基于散列的签名方案。
如上所述,基于散列的签名方案可以包括但不限于Winternitz(W)一次性签名(OTS)方案、增强的Winternitz OTS方案(例如,WOTS+)、Merkle多次签名方案、扩展的Merkle签名方案(XMSS)和/或扩展的Merkle多树签名方案(XMSS-MT)等。散列函数可以包括但不限于SHA2-256和/或SHA3-256等。例如,XMSS和/或XMSS-MT可以符合或兼容一个或多个因特网工程任务组(IETF.RTM)信息互联网草案,例如,“XMSS:Extended Hash-BasedSignatures”,由互联网研究任务组(IRTF)于2018年5月发布,密码论坛研究组,其可以在https://tools.ietf.org/html/rfc8391找到。
WOTS签名算法可以用于生成签名并利用散列函数来验证接收到的签名。WOTS进一步配置为使用私钥,并且每个私钥元素ski一次性使用。例如,WOTS可以被配置为将散列函数应用于每个私钥元素mi或N-mi次以生成签名,并将散列函数应用于每个接收到的消息元素N-mi'或mi'次,以生成相应的验证签名元素。Merkle多次签名方案是一种基于散列的签名方案,该方案使用OTS,并且可以使用公钥不止一次。例如,Merkle签名方案可以利用Winternitz OTS作为一次性签名方案。WOTS+被配置为利用一组散列函数和链函数。
XMSS、WOTS+和XMSS-MT是利用链函数的基于散列的签名方案的示例。每个链函数被配置为封装对散列函数的多个调用,并且可以进一步执行其他操作。在一些示例中,包括在链函数中的散列函数的调用次数可以是固定的。链函数可以提高关联的基于散列的签名方案的安全性。
密码逻辑340被配置为代表签名设备310执行各种密码功能和/或安全功能。在一些实施例中,密码逻辑340可以被实施为密码引擎、签名设备310的独立安全协处理器、并入到处理器320中的密码加速器或独立的软件/固件。在一些实施例中,密码逻辑340可以生成和/或利用各种密码密钥(例如,对称/非对称密码密钥)来促进加密、解密、签名和/或签名验证。另外,在一些实施例中,密码逻辑340可以促进通过通信链路与远程设备建立安全连接。还应该意识到,在一些实施例中,第一设备310的密码逻辑340和/或另一模块可以建立可信任的执行环境或安全区域,在其中可以存储本文描述的数据的一部分和/或可以执行本文描述的许多功能。
在如上所述生成签名之后,消息M和签名然后可以由第一设备310(例如,通信逻辑342)通过网络通信链路390发送到第二设备350。消息M在传输之前可能未加密。在另一个实施例中,消息M可以在传输之前被加密。例如,消息M可以由密码逻辑340加密以生成加密的消息。
第二设备350还可以包括一个或多个处理器360和用于存储公钥364的存储器362。如上所述,处理器360可以被实施为能够执行本文所述功能的任何类型的处理器。例如,处理器360可以被实施为单核或多核处理器、数字信号处理器、微控制器或其他处理器或处理/控制电路。类似地,存储器362可以被实施为能够执行本文所述功能的任何类型的易失性或非易失性存储器或数据存储。在操作中,存储器362可以存储在第二设备350的操作期间使用的各种数据和软件,诸如操作***、应用、程序、库和驱动器。存储器362通信地耦合到处理器360。
在一些示例中,可以在先前的交换中将公钥364提供给第二设备350。公钥pk被配置为包含L个的公钥元素,即pk=[pk1,...,pkL]。公钥364可以被存储到例如存储器362。
第二设备350进一步包括认证逻辑370,该认证逻辑370包括散列逻辑372、签名逻辑和验证逻辑376。如上所述,散列逻辑372被配置为对消息(M)进行散列化(即,向其应用散列函数)以生成散列消息(m')。散列函数可以包括但不限于安全散列函数,例如安全散列算法SHA2-256和/或SHA3-256等。SHA2-256可以符合和/或兼容美国国家标准技术研究院(NIST)于2012年3月发布的标题为“Secure Hash Standard(SHS)”的联邦信息处理标准(FIPS)出版物180-4,和/或该标准的更高版本和/或相关版本兼容。SHA3-256可以符合和/或兼容NIST于2015年8月发布的标题为“SHA-3Standard:Permutation-Based Hash andExtendable-Output Functions”的FIPS出版物202,和/或该标准的更高版本和/或相关版本。
在第二设备是验证设备的情况下,认证逻辑370被配置为至少部分地基于从第一设备接收的签名并且至少部分地基于接收的消息代表(m’)来生成验证签名。例如,认证逻辑370可以被配置为执行相同的签名操作,即,将与认证逻辑330的散列逻辑332所应用的散列函数或链函数相同的散列函数或链函数应用于每个接收的消息元素N-mi'(或mi')次,以生成验证消息元素。然后可以确定验证签名(即,L个验证消息元素中的每一个)是否对应于相应的公钥元素pki。例如,验证逻辑370可以被配置为将每个验证消息元素与相应的公钥元素pki进行比较。如果每个验证消息元素与相应的公钥元素pki匹配,则验证对应于成功。换句话说,如果所有验证消息元素都与公钥元素匹配,则pk1,...,pkL,则验证对应于成功。如果任意验证消息元素与相应的公钥元素pki不匹配,则验证对应于失败。
如以下更详细地描述,在一些示例中,第一设备310的认证逻辑330包括一个或多个加速器338,该一个或多个加速器338与散列逻辑332、签名逻辑334和/或验证逻辑336合作以加速认证操作。类似地,在一些示例中,第二设备310的认证逻辑370包括一个或多个加速器378,该一个或多个加速器378与散列逻辑372、签名逻辑374和/或验证逻辑376合作以加速认证操作。加速器的示例在以下段落中并参考附图进行描述。
环境300的各个模块可以被实施为硬件、软件、固件或其组合。例如,环境300的各种模块、逻辑和其他组件可以形成第一设备310的处理器320或第二设备350的处理器360、或设备的其他硬件组件的一部分,或者以其他方式由第一设备310的处理器320或第二设备350的处理器360、或设备的其他硬件组件建立。如此,在一些实施例中,环境300的一个或多个模块可以被实施为电子设备的电路或集合(例如,认证电路、密码电路、通信电路、签名电路和/或验证电路)。另外,在一些实施例中,一个或多个说明性模块可以形成另一模块的一部分,和/或一个或多个说明性模块可以彼此独立。
图4A是根据一些示例的示出了签名操作的Merkle树结构的示意图。参考图4A,XMSS签名操作需要构建Merkle树400A,其使用每个叶WOTS节点410的本地公钥来生成全局公钥(PK)420。在一些示例中,认证路径和根节点值可以离线计算,以便这些操作不限制性能。每个WOTS节点410具有唯一的密钥“sk”,该密钥仅用于对消息签名一次。XMSS签名由为输入消息生成的签名和用于构建Merkle树的根的中间树节点的认证路径组成。
图4B是根据一些示例的在验证期间的Merkle树结构400B的示意图。在验证期间,输入消息和签名用于计算WOTS节点的本地公钥420B,该本地公钥420B进一步用于使用认证路径计算树根值。成功的验证将使计算出的树根值与签名实体共享的公钥PK相匹配。WOTS和L-Tree操作分别构成XMSS签名/验证时延的重要部分,从而定义认证***的总体性能。本文描述了各种预计算技术,其可以被实施来加速WOTS操作和L-Tree操作,从而改进XMSS性能。该技术适用于其他散列选项,并且可以很好地针对软件和硬件实现进行扩展。
图5是根据一些示例的架构500中的用于实施签名算法的计算块的示意图。参考图5,WOTS+操作涉及16个SHA2-256 HASH函数的67个并行链,每个均具有密钥sk[66:0]作为输入。链中的每个HASH操作均包括2个伪随机函数(PRF),该伪随机函数使用SHA2-256生成位掩码和密钥。位掩码与先前的散列XOR,并与密钥串接作为第三SHA2-256散列操作的输入消息。67×32字节的WOTS公钥pk[66:0]是通过对67条散列链中的密钥sk进行散列化生成的。
图6A是根据一些示例的架构600A中的用于在签名算法中实现签名生成的计算块的示意图。如图6A所示,对于消息签名,输入消息被散列化并预处理以计算67×4位值,该值用作索引以在链函数的每个操作中选择中间散列值。
图6B是根据一些示例的架构600B中的用于在验证算法中实现签名验证的计算块的示意图。参考图6B,在验证期间,该消息再次被散列化以计算签名索引并计算每个链中的其余HASH操作以计算WOTS公钥pk。此值和认证路径用于计算Merkle树的根,并与共享公钥PK进行比较以验证消息。
图7A是根据一些示例的架构700A中的用于实施HASH算法的计算块的示意图。作为背景,SHA256一次性处理输入的64个字节。输入的这64个字节被分为16个32位值,分别表示为W1,W2,…,W16。SHA256从这16个值中得出其他48个32位值,分别表示为W17,W18,…,W64。SHA256函数有64轮,并且其针对每轮使用1个Wi,1≤i≤64。这意味着,如果前16个W是已知的,则能够计算所有64轮。如果所知的少于前16个W,例如15,则只能预计算15轮。
参考图7A,在HASH操作中,三个SHA2-256函数(即2个PRF和一个函数F)调用的输入由128个字节的消息组成,该消息是通过将32个字节的OPCODE(操作码)、KEY(密钥)、MESSAGE(消息)和PAD串接而获得的。在本文描述的主题中,可以在不同的预计算技术中使用输入消息的共同特征来加速WOTS中的散列操作。每个HASH操作都可处理3×128字节的消息,因此SHA2-256需要384个散列轮,其以1字节/轮的速率消耗消息。整个WOTS公钥生成需要67×16×384=411,648个散列轮。依赖于签名/验证操作的消息平均需要一半的轮,等于205,824。
图7B是根据一些示例的架构700B中的用于使用伪随机函数(PRF)预计算的操作码/密钥实现HASH算法的计算块的示意图。参考图7B,在一些示例中,可以将整个WOTS操作中用于PRF函数的操作码设置为固定值,例如固定到“3”的32字节值。此外,PRF中消息的KEY部分是伪随机生成的非机密32字节值,被标识为SEED(种子),其对于每个WOTS操作中的所有PRF函数是公共的。由于SHA2-256以64字节的块消耗消息并且每个块操作64轮,因此PRF函数的前64字节(即OPCODE和SEED)的中间散列可以被计算一次并在WOTS中的所有1072个HASH操作中使用,以加速HASH算法的计算。在一些示例中,该修改将PRF的迭代轮数从128减少到64,从而使能在274,432个散列循环中生成WOTS密钥并且在大约137,216个循环中使能签名/验证,从而提高了WOTS性能。
图7C是根据一些示例的架构700C中的用于使用伪随机函数(PRF)预计算消息实现HASH算法的计算块的示意图。参考图7C,在一些示例中,PRF的输入的消息部分由32字节的OTS地址组成,其被分为6×4字节和1×8字节地址字段。由于OTS地址的前20个字节对于每个WOTS操作都是常量,因此可以预计算其散列值以在每个PRF函数中消除5轮。此外,OTS地址的其余12个字节在密钥和位掩码生成之间仅相差一个位。这可以通过如下方式来使用:通过在密钥生成期间为其余12个字节计算一次中间散列,然后在位掩码生成期间重新使用计算值以从位掩码PRF消除额外的3轮。该技术将PRF的迭代轮数从128分别减少到59个/56个,从而使得能够在大约260,496个散列循环中生成WOTS密钥,并在大约130,248个循环中实现签名/验证,从而提高了WOTS性能。
图7D是根据一些示例的架构700D中的用于使用函数F操作码预计算实现HASH算法的计算块的示意图。参考图7D,在一些示例中,散列函数“F”具有128字节的消息,该消息包括32字节的操作码、32字节的PRF生成的密钥、32字节的先前散列与位掩码的异或(XOR)和32字节的填充。32字节的操作码是常量,并且被设置为值“0”,因此可以预计算并且在WOTS中的所有HASH操作中共享。这将函数F的迭代轮数从128个减少到56个,从而使得能够在大约251,920个散列循环中生成WOTS密钥,并在大约125,960个循环中实现签名/验证,从而提高了WOTS性能。
这些预计算优化也可以扩展到其他XMSS散列函数,并且可以在软件和硬件实现之间进行扩展。
L-Tree预散列化(pre-hash)改进
对XMSS时延的另一贡献者是L-Tree操作。L-Tree生成二叉树,以使用称为RAND_HASH的键控散列函数将67×32字节的WOTS公钥压缩为单个32字节的叶节点值。
图8是根据一些示例的L-Tree结构800的示意图。参考图8,在一些示例中,RAND_HASH函数使用PRF函数在内部生成本地密钥(pk[n])和两个位掩码值。与左/右子节点求异或的密钥和位掩码被串接并散列化以计算L-Tree的新节点值。L-Tree中的所有散列操作均在默认的推荐模式下使用SHA256,针对PRF需要3×128轮,针对函数H需要192轮。
图9A是架构900A中的用于实现RAND_HASH算法的计算块的示意图。参考图9A,在一些示例中,用于PRF函数的OPCODE和SEED对于XMSS操作是常量,并且在一些情况下可以被预计算。
图9B是根据一些示例的架构900B中的用于使用预计算实现RAND_HASH算法的计算块的示意图。如图9B所示,64个字节的OPCODE||SEED可以被预散列化,以将所有三个PRF函数的时延减少到64轮。此外,对于L-Tree操作,24个字节的地址(ADDR*)字段是常量,并且可以被预散列化。地址的其余2×4字节字段可以在密钥生成期间被散列化一次,然后通过增加预散列化的摘要值而被重用于位掩码生成。这可以将密钥生成的轮数减少到58,将位掩码生成的轮数减少到56。类似于PRF,输入到函数H的OPCODE也是常量。在所有函数F调用期间,OPCODE值都被预散列化并重用,从而将轮数减少到184。这些预散列化技术可以显着减少整体L-Tree时延。
图10是根据一些示例的在签名期间用于认证路径生成的L-Tree计算1000的示意图。L-Tree预散列化预计算在XMSS签名期间具有重大影响,因为在每次签名生成期间都执行L-Tree操作以计算认证路径。由于SEED和ADDR字段对于XMSS操作保持不变,因此预计算的值可以在所有签名之间重用,从而可以在10级XMSS树中的1024个签名之间共享。对于较高的树(例如,高度为20的树),可能的签名的数量为220,因此,通过此技术实现的节省甚至比在10级情况中更大。WOTS和L-Tree预计算显著改进了整体XMSS签名/验证时延,从而支持高性能、高能效的数字签名实现。表1示出了通过本文描述的各种技术实现的性能改进。
表1
技术在LMS签名方案中的应用
LMS签名和验证方案是对XMSS方案的竞争提议。LMS不需要XMSS中所需的函数F、PRF、H、RAND_HASH。替代地,LMS方案允许直接调用基础散列函数SHA-256。与XMSS中的WOTS相似,LM-OTS一次性签名构建块还对p=67个组块的私钥/签名块进行操作,以生成和验证签名。这些组块中的每个都需要大量的散列调用,其取决于正在被签名/验证的消息。
表2示出了LM-OTS签名生成(在左侧)和处理这些组块中每个的签名验证算法的核心部分。这些算法类似于WOTS算法。首先,从消息中生成消息代表Q。然后,for循环遍历p=67个组块中的每个。对于它们中的每一个,散列函数被调用若干次,其取决于从消息代表Q中提取的系数a。在签名验证算法中,最后一步将所有p=67个组块压缩为单个32字节值Kc。
表2
表2说明了LM-OTS签名生成(左侧)和签名验证算法(右侧)的中心部分。在这两种算法中,算法第6行中的内部散列调用(以粗体显示)被平均调用p×(2w-1)/2次。一个有用的参数设置是p=67和w=4,其使得每个签名生成/验证大约进行427次散列调用。此散列调用的输入如下:
I:LMS公共/私有密钥对的16字节标识符
q:扩展为32字节的整数
i:扩展为16字节的整数
j:扩展为8字节的整数
tmp:32字节的值
用于LM-OTS签名/验证的加速技术可以利用两个事实。第一个是某些输入值对于所有散列调用都是固定的(或在给定数量的散列调用后改变)。第二个事实是SHA256一次消耗64个输入字节,并且为这64个字节的输入块中的每个运行64轮。因此,加速技术可以基于识别固定输入的序列以节省SHA256轮次计算。
表1中给出的算法的第6行中的散列调用的输入大小为104字节,这意味着输入将被视为两个不同的块(每个64字节,最后一个填充24字节),因此使得要计算2×64=128SHA256轮。总体而言,在传统设计中,这将使得每个签名生成/验证进行67×(2^4-1)/2×128=64,320SHA256轮。
在一些示例中,加速技术可以利用以下事实:I和q始终相同,这意味着可以预计算处理48个字节输入的轮。这将允许为第一个块预计算12轮SHA256。但是,我们指出,值i平均仅在(2w-1)/2≈7散列调用之后改变。这意味着在67×7=469中只有p=67次,它将能仅预计算12轮,而在所有其他情况下,它将能预计算所有64轮。因此,在一些示例中,使用这种预计算技术的第6行中的散列调用的数量为67×(128-12)+67×((2^4-1)/2-1)(128-64)=7,772+27,872=35,644SHA256轮。这表示LMS的链过程速度的显著提高。由于这是LMS签名生成/验证中最昂贵的步骤(即约占总成本的80-90%),因此这表示LMS签名生成/验证中的显著增益。
图11示出了可以适合于实现如前所述的各种实施例的示例性计算架构的实施例。在各种实施例中,计算架构1100可以包括或被实现为电子设备的一部分。在一些实施例中,计算架构1100可以表示例如实现上述操作环境的一个或多个组件的计算机***。在一些实施例中,计算架构1100可以表示实现本文描述的一种或多种技术的深度神经网络(DNN)训练***的一个或多个部分或组件。实施例不限于此上下文。
如本申请中所使用的,术语“***”和“组件”以及“模块”旨在指代计算机相关实体,硬件、硬件和软件的组合、软件或执行中的软件,它们的示例可以由示例性计算架构1100提供。例如,组件可以是但不限于在处理器上运行的进程、处理器、硬盘驱动器、多个(光和/或磁存储介质的)存储驱动器、对象、可执行文件、执行线程、程序和/或计算机。作为说明,在服务器上运行的应用和服务器都可以是组件。一个或多个组件可以驻留在进程和/或执行线程内,并且组件可以位于一台计算机上和/或分布在两台或更多台计算机之间。此外,组件可以通过各种类型的通信介质彼此通信地耦合以协同操作。协同可以涉及信息的单向或双向交换。例如,组件可以以在通信介质上传递的信号的形式传递信息。该信息可以被实现为分配给各种信号线的信号。在这些分配中,每个消息都是信号。然而,其他实施例可以替代地采用数据消息。这些数据消息可以通过各种连接发送。示例性连接包括并行接口、串行接口和总线接口。
计算架构1100包括各种常见的计算元件,例如一个或多个处理器、多核处理器、协处理器、存储器单元、芯片组、控制器、外设、接口、振荡器、定时设备、视频卡、音频卡、多媒体输入/输出(I/O)组件、电源等。然而,实施例不限于由计算架构1100实现。
如图11所示,计算架构1100包括一个或多个处理器1102和一个或多个图形处理器1108,并且可以是单处理器台式机***、多处理器工作站***或具有大量处理器1102或处理器核1107的服务器***。在一个实施例中,***1100是并入片上***(SoC或SOC)集成电路内的处理平台,以用于移动设备、手持设备或嵌入式设备。
***1100的实施例可以包括基于服务器的游戏平台、游戏控制台(包括游戏和媒体控制台、移动游戏控制台、手持游戏控制台或在线游戏控制台),或者并入它们内。在一些实施例中,***1100是移动电话、智能电话、平板计算设备或移动互联网设备。数据处理***1100还可以包括、耦合于或集成在可穿戴设备内,例如智能手表可穿戴设备、智能眼镜设备、增强现实设备或虚拟现实设备。在一些实施例中,数据处理***1100是电视或机顶盒设备,其具有一个或多个处理器1102以及由一个或多个图形处理器1108生成的图形界面。
在一些实施例中,一个或多个处理器1102各自包括一个或多个处理器核1107,以处理指令,该指令在被执行时执行用于***和用户软件的操作。在一些实施例中,一个或多个处理器核1107中的每一个被配置为处理特定指令集1109。在一些实施例中,指令集1109可以促进复杂指令集计算(CISC)、精简指令集计算(RISC)或经由超长指令字(VLIW)的计算。多个处理器核1107可以各自处理不同的指令集1109,该指令集1109可以包括促进对其他指令集的仿真的指令。处理器核1107还可以包括其他处理设备,例如数字信号处理器(DSP)。
在一些实施例中,处理器1102包括缓存存储器1104。取决于架构,处理器1102可以具有单个内部缓存或多级内部缓存。在一些实施例中,缓存存储器在处理器1102的各个组件之间共享。在一些实施例中,处理器1102还使用外部缓存(例如,三级(L3)缓存或最后一级缓存(LLC))(未示出),它可以使用已知的缓存一致性技术在处理器核1107之间共享。在处理器1102中附加地包括寄存器堆1106,其可以包括用于存储不同类型的数据的不同类型的寄存器(例如,整数寄存器、浮点寄存器、状态寄存器和指令指针寄存器)。一些寄存器可以是通用寄存器,而其他寄存器可以特定于处理器1102的设计。
在一些实施例中,一个或多个处理器1102与一个或多个接口总线1110耦合,以在处理器1102与***中的其他组件之间传输通信信号,例如地址信号、数据信号或控制信号。在一个实施例中,接口总线1110可以是处理器总线,例如一版本的直接媒体接口(DMI)总线。然而,处理器总线不限于DMI总线,并且可以包括一个或多个***组件互连总线(例如,PCI、PCI Express)、存储器总线或其他类型的接口总线。在一个实施例中,处理器1102包括集成存储器控制器1116和平台控制器中枢1130。存储器控制器1116促进存储器设备与***1100的其他组件之间的通信,而平台控制器中枢(PCH)1130经由本地I/O总线提供至I/O设备的连接。
存储设备1120可以是动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、Flash存储器设备、相变存储器设备,或者具有适合于用作进程存储器的性能的一些其他存储器设备。在一个实施例中,存储器设备1120可以操作为用于***1100的***存储器,以存储数据1122和指令1121,以便在一个或多个处理器1102执行应用或进程时使用。存储器控制器中枢1116还与可选的外部图形处理器1112耦合,外部图形处理器1112可以与处理器1102中的一个或多个图形处理器1108通信,以执行图形和媒体操作。在一些实施例中,显示设备1111可以连接到处理器1102。显示设备1111可以是如在移动电子设备或膝上型设备中的内部显示设备,或者经由显示接口(例如,DisplayPort等)附连的外部显示设备中的一个或多个。在一个实施例中,显示设备1111可以是头戴式显示器(HMD),例如用于虚拟现实(VR)应用或增强现实(AR)应用的立体显示设备。
在一些实施例中,平台控制器中枢1130使得外设能够经由高速I/O总线连接到存储器设备1120和处理器1102。I/O外设包括但不限于音频控制器1146、网络控制器1134、固件接口1128、无线收发机1126、触摸传感器1125、数据存储设备1124(例如,硬盘驱动器、Flash存储器等)。数据存储设备1124可以经由存储接口(例如,SATA)或经由外设总线(例如,***组件互连总线(例如,PCI、PCI Express))连接。触摸传感器1125可以包括触摸屏传感器、压力传感器或指纹传感器。无线收发机1126可以是Wi-Fi收发机、蓝牙收发机或移动网络收发机(例如,3G、4G、长期演进(LTE)或5G收发机)。固件接口1128使得能够与***固件进行通信,并且可以是例如统一可扩展固件接口(UEFI)。网络控制器1134可以实现至有线网络的网络连接。在一些实施例中,高性能网络控制器(未示出)与接口总线1110耦合。在一个实施例中,音频控制器1146是多通道高清晰度音频控制器。在一个实施例中,***1100包括可选的传统I/O控制器1140,用于将传统(例如,个人***2(PS/2))设备耦合到***。平台控制器中枢1130还可以连接到一个或多个通用串行总线(USB)控制器1142,USB控制器1142连接输入设备,例如键盘和鼠标1143组合、相机1144或其他USB输入设备。
下面涉及其他示例。
示例1是一种装置,所述装置包括:计算机可读存储器;散列逻辑,用于基于输入消息生成消息散列值;签名逻辑,用于生成要与消息关联地发送的签名,所述签名逻辑将基于散列的签名方案应用于私钥以生成包括公钥的签名;以及加速器逻辑,用于预计算所述签名逻辑的至少一组输入。
在示例2中,示例1的主题可以可选地包括一种布置,其中,所述散列逻辑用于:使用安全散列算法(SHA2)散列函数计算所述输入消息的消息散列;以及处理所述消息散列,以生成值数组。
在示例3中,示例1-2中任一个的主题可以可选地包括一种布置,其中,所述签名逻辑用于:将链函数应用于所述私钥,所述链函数包括SHA2散列操作链,其中,所述SHA2散列操作链中的散列操作包括:第一伪随机函数(PRF),用于生成位掩码;第二PRF,用于生成密钥;异或(XOR)逻辑,用于将所述位掩码与来自先前散列函数的散列值求异或,以生成异或输出;以及SHA2散列函数,用于接收串接的所述异或输出和所述位掩码作为输入,并生成散列输出。
在示例4中,示例1-3中任一个的主题可以可选地包括一种布置,其中,所述加速器逻辑用于:基于OPCODE输入和SEED输入,预计算第一中间散列值;以及将所述第一中间散列值应用于所述签名逻辑中的所述SHA2散列操作链中的第一PRF和第二PRF。
在示例5中,示例1-4中任一个的主题可以可选地包括一种布置,其中,所述加速器逻辑用于:基于地址输入的一部分,预计算第二中间散列值;以及将所述第二中间散列值应用于所述签名逻辑中的所述SHA2散列操作链中的第一PRF和第二PRF。
在示例6中,示例1-5中任一个的主题可以可选地包括一种布置,其中,所述加速器逻辑用于:基于地址输入的一部分,预计算第三中间散列值;以及将所述第三中间散列值应用于所述签名逻辑中的所述SHA2散列操作链中的第一SHA2散列函数。
在示例7中,示例1-6中任一个的主题可以可选地包括一种布置,其中,所述签名逻辑用于:应用L-Tree操作,所述L-Tree操作生成二叉树,以使用一系列键控散列操作将所述公钥压缩为单个叶节点值,其中所述一系列键控散列操作中的散列操作包括:第一伪随机函数(PRF),用于生成第一位掩码;第二PRF,用于生成第二位掩码;第三PRF,用于生成密钥;第一异或(XOR)逻辑,用于将所述第一位掩码与第一公钥值求异或,以生成第一异或输出;第二异或(XOR)逻辑,用于将所述第二位掩码与第二公钥值求异或,以生成第二异或输出,以及SHA2散列函数,用于接收串接的所述第一异或输出、所述第二异或输出、OPCODE和PAD作为输入,并生成散列输出。
在示例8中,示例1-7中任一个的主题可以可选地包括一种布置,其中,所述加速器逻辑用于:基于OPCODE输入和SEED输入,预计算第一中间散列值;以及将所述第一中间散列值应用于所述L-Tree操作中的所述一系列SHA2散列操作中的第一PRF、第二PRF和第三PRF。
在示例9中,示例1-8中任一个的主题可以可选地包括一种布置,其中,所述加速器逻辑用于:基于地址输入的一部分,预计算第二中间散列值;以及将所述第二中间散列值应用于所述L-Tree操作中的所述一系列SHA2散列操作中的第一PRF、第二PRF和第三PRF。
在示例10中,示例1-9中任一个的主题可以可选地包括一种布置,其中,所述加速器逻辑用于:基于地址输入的一部分,预计算第三中间散列值;以及将所述第三中间散列值应用于所述L-Tree操作中的所述一系列SHA2散列操作中的SHA2散列函数。
示例11是一种计算机实现的方法,所述方法包括:基于输入消息生成消息散列值;生成要与所述消息关联地发送的签名;将基于散列的签名方案应用于私钥,以生成包括公钥的签名;以及预计算签名逻辑的至少一组输入。
在示例12中,示例11的主题可以可选地进一步包括:使用安全散列算法(SHA2)散列函数计算所述输入消息的消息散列;以及处理所述消息散列,以生成值数组。
在示例13中,示例11-12中任一个的主题可以可选地进一步包括:将链函数应用于所述私钥,所述链函数包括SHA2散列操作链,其中,所述SHA2散列操作链中的散列操作包括:第一伪随机函数(PRF),用于生成位掩码;第二PRF,用于生成密钥;异或(XOR)逻辑,用于将所述位掩码与来自先前散列函数的散列值求异或,以生成异或输出;以及SHA2散列函数,用于接收串接的所述异或输出和所述位掩码作为输入,并生成散列输出。
在示例14中,示例11-13中任一个的主题可以可选地进一步包括:基于OPCODE输入和SEED输入,预计算第一中间散列值;以及将所述第一中间散列值应用于所述签名逻辑中的所述SHA2散列操作链中的第一PRF和第二PRF。
在示例15中,示例11-14中任一个的主题可以可选地进一步包括:基于地址输入的一部分,预计算第二中间散列值;以及将所述第二中间散列值应用于所述签名逻辑中的所述SHA2散列操作链中的第一PRF和第二PRF。
在示例16中,示例11-15中任一个的主题可以可选地进一步包括:基于地址输入的一部分,预计算第三中间散列值;以及将所述第三中间散列值应用于所述签名逻辑中的所述SHA2散列操作链中的第一SHA2散列函数。
在示例17中,示例11-16中任一个的主题可以可选地进一步包括:应用L-Tree操作,所述L-Tree操作生成二叉树,以使用一系列键控散列操作将所述公钥压缩为单个叶节点值,其中所述一系列键控散列操作中的散列操作包括:第一伪随机函数(PRF),用于生成第一位掩码;第二PRF,用于生成第二位掩码;第三PRF,用于生成密钥;第一异或(XOR)逻辑,用于将所述第一位掩码与第一公钥值求异或,以生成第一异或输出;第二异或(XOR)逻辑,用于将所述第二位掩码与第二公钥值求异或,以生成第二异或输出,以及SHA2散列函数,用于接收串接的所述第一异或输出、所述第二异或输出、OPCODE和PAD作为输入,并生成散列输出。
在示例18中,示例11-17中任一个的主题可以可选地进一步包括:基于OPCODE输入和SEED输入,预计算第一中间散列值;以及将所述第一中间散列值应用于所述L-Tree操作中的所述一系列SHA2散列操作中的第一PRF、第二PRF和第三PRF。
在示例19中,示例11-18中任一个的主题可以可选地进一步包括:基于地址输入的一部分,预计算第二中间散列值;以及将所述第二中间散列值应用于所述L-Tree操作中的所述一系列SHA2散列操作中的第一PRF、第二PRF和第三PRF。
在示例20中,示例11-19中任一个的主题可以可选地进一步包括:基于地址输入的一部分,预计算第三中间散列值;以及将所述第三中间散列值应用于所述L-Tree操作中的所述一系列SHA2散列操作中的SHA2散列函数。
上述具体实施方式包括参考附图,这些附图形成了具体实施方式的一部分。附图通过图示的方式示出了可以实践的特定实施例。这些实施例在本文中也被称为“示例”。除了所示出或描述的之外,此示例可以包括元素。然而,还考虑了包括所示出或描述的元素的示例。此外,还考虑了相对于特定示例(或其一个或多个方面)或所示出或描述的其他示例(或其一个或多个方面),使用所示出或描述(或其一个或多个方面)的这些元素的任何组合或置换的示例。
本文件中引用的出版物、专利和专利文件通过引用整体并入本文,如同通过引用单独地并入。如果本文档与通过引用方式并入的那些文档之间存在不一致的用法,则并入的参考文献中的用法是对本文档的补充;对于不可调和的不一致,以本文档中的用法为准。
在本文件中,术语“一个”或“一种”如专利文件中所常用的那样包括一个或不止一个,而不依赖于“至少一个”或“一个或多个”的任何其他实例或用法。”另外,“一组”包括一个或多个元素。在本文档中,除非另有说明,否则术语“或”用于指非排他性或者使得“A或B”包括“A但不包括B”,“B但不包括A”和“A和B”。在所附权利要求中,术语“包含”和“在其中”被用作相应术语“包括”和“其中”的普通等效词。另外,在所附权利要求中,术语“包含”和“包括”是开放式的;也就是说,除权利要求中在此术语之后列出的元素之外,还包括其他元素的***、设备、物品或过程仍被认为落入该权利要求的范围。此外,在所附权利要求中,术语“第一”、“第二”、“第三”等仅用作标签,而无意建议其对象的数字顺序。
如本文所指,术语“逻辑指令”涉及一个或多个机器可以理解的用于执行一个或多个逻辑操作的表达。例如,逻辑指令可以包括可由处理器编译器解释以在一个或多个数据对象上执行一个或多个操作的指令。然而,这仅是机器可读指令的示例,并且示例在此方面不受限制。
本文所指的术语“计算机可读介质”涉及能够维持一个或多个机器可感知的表达的介质。例如,一种计算机可读介质可以包括用于存储计算机可读指令或数据的一个或多个存储设备。此存储设备可以包括诸如,例如光、磁或半导体存储介质之类的存储介质。然而,这仅是计算机可读介质的示例,并且示例在此方面不受限制。
本文所指的术语“逻辑”涉及用于执行一个或多个逻辑操作的结构。例如,逻辑可以包括基于一个或多个输入信号提供一个或多个输出信号的电路。这种电路可以包括接收数字输入并提供数字输出的有限状态机,或者包括响应一个或多个模拟输入信号而提供一个或多个模拟输出信号的电路。这种电路可以被提供在专用集成电路(ASIC)或现场可编程门阵列(FPGA)中。而且,逻辑可以包括存储在存储器中的机器可读指令,以及与执行这种机器可读指令的处理电路相结合。然而,这些仅仅是可以提供逻辑的结构的示例,并且示例在此方面不受限制。
本文描述的一些方法可以被实施为计算机可读介质上的逻辑指令。当在处理器上执行时,逻辑指令使处理器被编程为实现所述方法的专用机器。当处理器由逻辑指令配置为执行本文描述的方法时,该处理器构成用于执行所描述的方法的结构。替代地,本文描述的方法可以被简化为例如现场可编程门阵列(FPGA)、专用集成电路(ASIC)等上的逻辑。
在说明书和权利要求书中,可以使用术语“耦合”和“连接”及其派生词。在特定示例中,连接可用于指示两个或更多个元件彼此直接物理或电接触。耦合可以指两个或多个元素直接物理或电气接触。然而,耦合也可以指两个或多个元素可能不会彼此直接接触,但仍可能彼此协作或交互。
说明书中对“一个示例”或“一些示例”的引用指结合该示例描述的特定特征、结构或特性被至少包括实施方式中。说明书中各个地方出现的短语“在一个示例中”可能或可能不是全部指同一示例。
以上描述旨在是说明性的,而不是限制性的。例如,上述示例(或其一个或多个方面)可以与其他示例结合使用。在回顾上述描述之后,例如可以由本领域的普通技术人员使用其他实施例。摘要是为了使读者能够快速确定本技术公开的性质。提交本文档时,应理解将不会将其用于解释或限制权利要求的范围或含义。另外,在以上详细描述中,各种特征可以被分组在一起以简化本公开。然而,由于实施例可以以所述特征的子集为特征,因此权利要求书不阐述本文公开的每个特征。此外,实施例可以包括比特定示例中公开的特征更少的特征。因此,所附权利要求据此被结合到具体实施方式中,其中每个权利要求独立地作为单独的实施例。本文公开的实施例的范围将参考所附的权利要求书以及这些权利要求书所赋予的等效物的全部范围来确定。
尽管已经以特定于结构特征和/或方法动作的语言描述了示例,但是应当理解,所要求保护的主题可以不限于所描述的特定特征或动作。而是,将特定特征和动作公开为实现所要求保护的主题的示例形式。
Claims (20)
1.一种装置,包括:
计算机可读存储器;
散列逻辑,用于:基于输入消息,生成消息散列值;
签名逻辑,用于:生成要与所述消息关联地发送的签名,所述签名逻辑将基于散列的签名方案应用于私钥,以生成包括公钥的签名;和
加速器逻辑,用于:预计算所述签名逻辑的至少一组输入。
2.根据权利要求1所述的装置,所述散列逻辑用于:
使用安全散列算法(SHA2)散列函数计算所述输入消息的消息散列;以及
处理所述消息散列,以生成值数组。
3.根据权利要求2所述的装置,所述签名逻辑用于:
将链函数应用于所述私钥,所述链函数包括SHA2散列操作链,其中,所述SHA2散列操作链中的散列操作包括:
用于生成位掩码的第一伪随机函数(PRF)和用于生成密钥的第二PRF;
异或(XOR)逻辑,用于将所述位掩码与来自先前散列函数的散列值求异或,以生成异或输出;以及
SHA2散列函数,用于接收串接的所述异或输出和所述位掩码作为输入,并生成散列输出。
4.根据权利要求3所述的装置,所述加速器逻辑用于:
基于OPCODE输入和SEED输入,预计算第一中间散列值;以及
将所述第一中间散列值应用于所述签名逻辑中的SHA2散列操作链中的第一PRF和第二PRF。
5.根据权利要求4所述的装置,所述加速器逻辑用于:
基于地址输入的一部分,预计算第二中间散列值;以及
将所述第二中间散列值应用于所述签名逻辑中的SHA2散列操作链中的第一PRF和第二PRF。
6.根据权利要求5所述的装置,所述加速器逻辑用于:
基于地址输入的一部分,预计算第三中间散列值;以及
将所述第三中间散列值应用于所述签名逻辑中的SHA2散列操作链中的第一SHA2散列函数。
7.根据权利要求2所述的装置,所述签名逻辑用于:
应用L-Tree操作,所述L-Tree操作生成二叉树,以使用一系列键控散列操作将所述公钥压缩为单个叶节点值,其中,所述一系列键控散列操作中的散列操作包括:
第一伪随机函数(PRF),用于生成第一位掩码;
第二PRF,用于生成第二位掩码;
第三PRF,用于生成密钥;
第一异或(XOR)逻辑,用于将所述第一位掩码与第一公钥值求异或,以生成第一异或输出;
第二异或(XOR)逻辑,用于将所述第二位掩码与第二公钥值求异或,以生成第二异或输出;以及
SHA2散列函数,用于接收串接的所述第一异或输出、所述第二异或输出、OPCODE和PAD作为输入,并生成散列输出。
8.根据权利要求7所述的装置,所述加速器逻辑用于:
基于OPCODE输入和SEED输入,预计算第一中间散列值;以及
将所述第一中间散列值应用于所述L-Tree操作中的所述一系列SHA2散列操作中的第一PRF、第二PRF和第三PRF。
9.根据权利要求8所述的装置,所述加速器逻辑用于:
基于地址输入的一部分,预计算第二中间散列值;以及
将所述第二中间散列值应用于所述L-Tree操作中的所述一系列SHA2散列操作中的第一PRF、第二PRF和第三PRF。
10.根据权利要求9所述的装置,所述加速器逻辑用于:
基于地址输入的一部分,预计算第三中间散列值;以及
将所述第三中间散列值应用于所述L-Tree操作中的所述一系列SHA2散列操作中的SHA2散列函数。
11.一种计算机实现的方法,所述方法包括:
基于输入消息,生成消息散列值;
生成要与所述消息关联地发送的签名,所述签名逻辑将基于散列的签名方案应用于私钥,以生成包括公钥的签名;以及
预计算所述签名逻辑的至少一组输入。
12.根据权利要求11所述的方法,还包括:
使用安全散列算法(SHA2)散列函数计算所述输入消息的消息散列;以及
处理所述消息散列,以生成值数组。
13.根据权利要求12所述的方法,还包括:
将链函数应用于所述私钥,所述链函数包括SHA2散列操作链,其中,所述SHA2散列操作链中的散列操作包括:
用于生成位掩码的第一伪随机函数(PRF)和用于生成密钥的第二PRF;
异或(XOR)逻辑,用于将所述位掩码与来自先前散列函数的散列值求异或,以生成异或输出;以及
SHA2散列函数,用于接收串接的所述异或输出和所述位掩码作为输入,并生成散列输出。
14.根据权利要求13所述的方法,还包括:
基于OPCODE输入和SEED输入,预计算第一中间散列值;以及
将所述第一中间散列值应用于所述签名逻辑中的所述SHA2散列操作链中的第一PRF和第二PRF。
15.根据权利要求14所述的方法,还包括:
基于地址输入的一部分,预计算第二中间散列值;以及
将所述第二中间散列值应用于所述签名逻辑中的所述SHA2散列操作链中的第一PRF和第二PRF。
16.根据权利要求15所述的方法,还包括:
基于地址输入的一部分,预计算第三中间散列值;以及
将所述第三中间散列值应用于所述签名逻辑中的所述SHA2散列操作链中的第一SHA2散列函数。
17.根据权利要求12所述的方法,还包括:
应用L-Tree操作,所述L-Tree操作生成二叉树,以使用一系列键控散列操作将所述公钥压缩为单个叶节点值,其中,所述一系列键控散列操作中的散列操作包括:
第一伪随机函数(PRF),用于生成第一位掩码;
第二PRF,用于生成第二位掩码;
第三PRF,用于生成密钥;
第一异或(XOR)逻辑,用于将所述第一位掩码与第一公钥值求异或,以生成第一异或输出;
第二异或(XOR)逻辑,用于将所述第二位掩码与第二公钥值求异或,以生成第二异或输出;以及
SHA2散列函数,用于接收串接的所述第一异或输出、所述第二异或输出、OPCODE和PAD作为输入,并生成散列输出。
18.根据权利要求17所述的方法,还包括:
基于OPCODE输入和SEED输入,预计算第一中间散列值;以及
将所述第一中间散列值应用于所述L-Tree操作中的所述一系列SHA2散列操作中的第一PRF、第二PRF和第三PRF。
19.根据权利要求18所述的方法,还包括:
基于地址输入的一部分,预计算第二中间散列值;以及
将所述第二中间散列值应用于所述L-Tree操作中的所述一系列SHA2散列操作中的第一PRF、第二PRF和第三PRF。
20.根据权利要求19所述的方法,还包括:
基于地址输入的一部分,预计算第三中间散列值;以及
将所述第三中间散列值应用于所述L-Tree操作中的所述一系列SHA2散列操作中的SHA2散列函数。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/455,908 US11218320B2 (en) | 2019-06-28 | 2019-06-28 | Accelerators for post-quantum cryptography secure hash-based signing and verification |
US16/455,908 | 2019-06-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112152788A true CN112152788A (zh) | 2020-12-29 |
Family
ID=68162182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010227082.9A Pending CN112152788A (zh) | 2019-06-28 | 2020-03-27 | 用于后量子密码安全xmss和lms基于散列的签名和验证的加速器 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11218320B2 (zh) |
EP (1) | EP3758278A1 (zh) |
CN (1) | CN112152788A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113225185A (zh) * | 2021-05-11 | 2021-08-06 | 南京大学 | 一种基于哈希后量子签名的密钥生成硬件加速架构及方法 |
US11575521B2 (en) | 2019-06-28 | 2023-02-07 | Intel Corporation | Fast XMSS signature verification and nonce sampling process without signature expansion |
US11770258B2 (en) | 2019-06-28 | 2023-09-26 | Intel Corporation | Accelerators for post-quantum cryptography secure hash-based signing and verification |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10810546B2 (en) | 2017-10-02 | 2020-10-20 | R3 Ltd. | Settling obligations via netting transactions |
US11005664B2 (en) * | 2018-04-16 | 2021-05-11 | R3 Ltd. | Blockchain post-quantum signature scheme |
US11456877B2 (en) * | 2019-06-28 | 2022-09-27 | Intel Corporation | Unified accelerator for classical and post-quantum digital signature schemes in computing environments |
US11528150B1 (en) * | 2019-11-13 | 2022-12-13 | Wells Fargo Bank, N.A. | Real-time certificate pinning list (RTCPL) |
EP3910871A1 (en) * | 2020-05-15 | 2021-11-17 | Cysec SA | Tweakable hash function in hash based signature schemes |
USD1031789S1 (en) * | 2020-07-10 | 2024-06-18 | Kenneth J. Andrea | Bivalve harvesting platform |
US20220123949A1 (en) * | 2021-06-23 | 2022-04-21 | Intel Corporation | Side channel protection for xmss signature function |
US11914757B2 (en) | 2021-07-08 | 2024-02-27 | International Business Machines Corporation | Accelerated cryptographic-related processing |
CN113922955B (zh) * | 2021-10-06 | 2023-07-07 | 烽火通信科技股份有限公司 | 一种xmss算法的全硬件实现架构及其*** |
US11942970B2 (en) * | 2022-03-04 | 2024-03-26 | Microsoft Technology Licensing, Llc | Compression circuits and methods using tree based encoding of bit masks |
US20230318826A1 (en) * | 2022-03-30 | 2023-10-05 | International Business Machines Corporation | Key import with hybrid cryptography |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6944313B1 (en) * | 1998-08-06 | 2005-09-13 | Canon Kabushiki Kaisha | Method and device for inserting and decoding a watermark in digital data |
US7174457B1 (en) * | 1999-03-10 | 2007-02-06 | Microsoft Corporation | System and method for authenticating an operating system to a central processing unit, providing the CPU/OS with secure storage, and authenticating the CPU/OS to a third party |
WO2004102966A1 (en) * | 2003-05-13 | 2004-11-25 | Samsung Electronics Co., Ltd. | Security method for broadcasting service in a mobile communication system |
US7568191B2 (en) * | 2004-01-30 | 2009-07-28 | Ati Technologies, Inc. | Method and apparatus for superword register value numbering |
US7681050B2 (en) * | 2005-12-01 | 2010-03-16 | Telefonaktiebolaget L M Ericsson (Publ) | Secure and replay protected memory storage |
US20070143826A1 (en) * | 2005-12-21 | 2007-06-21 | Sastry Manoj R | Method, apparatus and system for providing stronger authentication by extending physical presence to a remote entity |
US8793496B2 (en) * | 2006-08-18 | 2014-07-29 | Florida State University | Systems, methods, and computer program products for secure optimistic mechanisms for constrained devices |
US8930660B2 (en) * | 2007-02-16 | 2015-01-06 | Panasonic Corporation | Shared information distributing device, holding device, certificate authority device, and system |
US20110083015A1 (en) * | 2009-10-05 | 2011-04-07 | Eidgenossiche Technische Hochschule Zurich | System and method for an electronic signature for quick and efficient data authentication |
US8842833B2 (en) * | 2010-07-09 | 2014-09-23 | Tata Consultancy Services Limited | System and method for secure transaction of data between wireless communication device and server |
US8776029B2 (en) * | 2011-03-23 | 2014-07-08 | Zerodee, Inc. | System and method of software execution path identification |
KR101301609B1 (ko) * | 2012-05-31 | 2013-08-29 | 서울대학교산학협력단 | 비밀키 생성 장치 및 방법, 그리고 그 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체 |
JP5954030B2 (ja) * | 2012-08-02 | 2016-07-20 | 富士通株式会社 | 暗号処理装置および方法 |
US8873750B2 (en) * | 2013-03-14 | 2014-10-28 | International Business Machines Corporation | Instruction for performing a pseudorandom number generate operation |
EP2860905A1 (en) * | 2013-10-09 | 2015-04-15 | Thomson Licensing | Method for ciphering a message via a keyed homomorphic encryption function, corresponding electronic device and computer program product |
EP3224983A1 (en) * | 2014-11-28 | 2017-10-04 | Katholieke Universiteit Leuven | A method and device for authentication |
US10313130B2 (en) * | 2016-09-27 | 2019-06-04 | Intel Corporation | Hash-based signature balancing |
US11895240B2 (en) * | 2016-12-15 | 2024-02-06 | Nec Corporation | System, apparatus, method and program for preventing illegal distribution of an access token |
JPWO2018169071A1 (ja) * | 2017-03-17 | 2020-04-16 | 日本電気株式会社 | 認証装置、ネットワーク装置、及び認証方法 |
JP7024666B2 (ja) * | 2018-08-28 | 2022-02-24 | 日本電信電話株式会社 | Idベースハッシュ証明系構成装置、idベース暗号装置及びプログラム |
US20210194705A1 (en) * | 2018-08-28 | 2021-06-24 | Panasonic lntellectual Property Management Co., Ltd. | Certificate generation method |
US11218320B2 (en) | 2019-06-28 | 2022-01-04 | Intel Corporation | Accelerators for post-quantum cryptography secure hash-based signing and verification |
US11575521B2 (en) | 2019-06-28 | 2023-02-07 | Intel Corporation | Fast XMSS signature verification and nonce sampling process without signature expansion |
-
2019
- 2019-06-28 US US16/455,908 patent/US11218320B2/en active Active
-
2020
- 2020-03-12 EP EP20162601.7A patent/EP3758278A1/en active Pending
- 2020-03-27 CN CN202010227082.9A patent/CN112152788A/zh active Pending
-
2021
- 2021-12-27 US US17/562,461 patent/US11770258B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11575521B2 (en) | 2019-06-28 | 2023-02-07 | Intel Corporation | Fast XMSS signature verification and nonce sampling process without signature expansion |
US11770258B2 (en) | 2019-06-28 | 2023-09-26 | Intel Corporation | Accelerators for post-quantum cryptography secure hash-based signing and verification |
CN113225185A (zh) * | 2021-05-11 | 2021-08-06 | 南京大学 | 一种基于哈希后量子签名的密钥生成硬件加速架构及方法 |
CN113225185B (zh) * | 2021-05-11 | 2022-05-17 | 南京大学 | 一种基于哈希后量子签名的密钥生成硬件加速架构及方法 |
Also Published As
Publication number | Publication date |
---|---|
US20190319797A1 (en) | 2019-10-17 |
US11218320B2 (en) | 2022-01-04 |
US20220123943A1 (en) | 2022-04-21 |
US11770258B2 (en) | 2023-09-26 |
EP3758278A1 (en) | 2020-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11770258B2 (en) | Accelerators for post-quantum cryptography secure hash-based signing and verification | |
US11917053B2 (en) | Combined SHA2 and SHA3 based XMSS hardware accelerator | |
US11770262B2 (en) | Odd index precomputation for authentication path computation | |
US11405213B2 (en) | Low latency post-quantum signature verification for fast secure-boot | |
US11575521B2 (en) | Fast XMSS signature verification and nonce sampling process without signature expansion | |
US11516008B2 (en) | Efficient post-quantum secure software updates tailored to resource-constrained devices | |
EP3758290A1 (en) | Parallel processing techniques for hash-based signature algorithms | |
CN112152787A (zh) | 用于后量子密码学安全的基于哈希的签名和验证的消息索引感知多哈希加速器 | |
CN114662122A (zh) | 密钥封装和数字签名用有效抗量子攻击功能安全构造块 | |
CN114662085A (zh) | 用于自治***的后量子安全远程证明 | |
WO2023107776A1 (en) | Efficient hybridization of classical and post-quantum signatures | |
US20240031140A1 (en) | Efficient low-overhead side-channel protection for polynomial multiplication in post-quantum encryption | |
US20220100873A1 (en) | Computation of xmss signature with limited runtime storage | |
US20220109558A1 (en) | Xmss management to address randomized hashing and federal information processing standards | |
US20220123949A1 (en) | Side channel protection for xmss signature function | |
US20220416998A1 (en) | Side channel protection for sha3 cryptographic functions | |
US20240031164A1 (en) | Hybridization of dilithium and falcon for digital signatures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |