CN112148644B - 处理输入/输出请求的方法、装置和计算机程序产品 - Google Patents

处理输入/输出请求的方法、装置和计算机程序产品 Download PDF

Info

Publication number
CN112148644B
CN112148644B CN201910566737.2A CN201910566737A CN112148644B CN 112148644 B CN112148644 B CN 112148644B CN 201910566737 A CN201910566737 A CN 201910566737A CN 112148644 B CN112148644 B CN 112148644B
Authority
CN
China
Prior art keywords
path
request
type
processing
processing performance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910566737.2A
Other languages
English (en)
Other versions
CN112148644A (zh
Inventor
刘冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EMC Corp
Original Assignee
EMC IP Holding Co LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EMC IP Holding Co LLC filed Critical EMC IP Holding Co LLC
Priority to CN201910566737.2A priority Critical patent/CN112148644B/zh
Priority to US16/699,578 priority patent/US10977200B2/en
Publication of CN112148644A publication Critical patent/CN112148644A/zh
Application granted granted Critical
Publication of CN112148644B publication Critical patent/CN112148644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G06F3/0641—De-duplication techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本公开的实施例涉及用于处理输入/输出(I/O)请求的方法、装置和计算机程序产品。一种用于处理I/O请求的方法，包括：在主机处，接收针对存储设备的第一类型的第一I/O请求，主机与存储设备之间具有至少第一路径和第二路径，第一路径被配置用于处理第一类型的I/O请求并且第二路径被配置用于处理第二类型的I/O请求；从第一路径和第二路径中选择用于处理第一I/O请求的路径；以及经由该路径来处理第一I/O请求。本公开的实施例能够显著提高I/O请求的处理性能。

Description

处理输入/输出请求的方法、装置和计算机程序产品
技术领域
本公开的实施例总体涉及数据存储领域，具体涉及用于处理输入/输出(I/O)请求的方法、装置和计算机程序产品。
背景技术
一些存储***对于I/O请求的调度有其自身的要求。例如，在支持去重(de-duplication)功能的存储***中，读请求和写请求具有明显的不对称性。读请求的优先级和数量都显著地超过写请求。然而，传统的I/O调度方法通常无法适应这些存储***的要求，因此无法实现较好的I/O服务质量。
发明内容
本公开的实施例提供了用于处理I/O请求的方法、装置和计算机程序产品。
在本公开的第一方面，提供了一种用于处理I/O请求的方法。该方法包括：在主机处，接收针对存储设备的第一类型的第一I/O请求，主机与存储设备之间具有至少第一路径和第二路径，第一路径被配置用于处理第一类型的I/O请求并且第二路径被配置用于处理第二类型的I/O请求；从第一路径和第二路径中选择用于处理第一I/O请求的路径；以及经由该路径来处理第一I/O请求。
在本公开的第二方面，提供了一种用于处理I/O请求的装置。该装置包括至少一个处理单元和至少一个存储器。至少一个存储器被耦合到至少一个处理单元并且存储用于由至少一个处理单元执行的指令。该指令当由至少一个处理单元执行时使得装置执行动作，该动作包括：在主机处，接收针对存储设备的第一类型的第一I/O请求，主机与存储设备之间具有至少第一路径和第二路径，第一路径被配置用于处理第一类型的I/O请求并且第二路径被配置用于处理第二类型的I/O请求；从第一路径和第二路径中选择用于处理第一I/O请求的路径；以及经由该路径来处理第一I/O请求。
在本公开的第三方面，提供了一种计算机程序产品。该计算机程序产品被有形地存储在非瞬态计算机存储介质中并且包括机器可执行指令。该机器可执行指令在由设备执行时使该设备执行根据本公开的第一方面所描述的方法的任意步骤。
提供发明内容部分是为了以简化的形式来介绍对概念的选择，它们在下文的具体实施方式中将被进一步描述。发明内容部分无意标识本公开的关键特征或必要特征，也无意限制本公开的范围。
附图说明
通过结合附图对本公开示例性实施例进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施例中，相同的参考标号通常代表相同部件。
图1A和图1B示出了本公开的实施例能够在其中被实现的示例存储***的框图；
图2示出了根据本公开的实施例的用于处理I/O请求的示例方法的流程图；
图3示出了根据本公开的实施例的用于选择处理I/O请求的路径的示例方法的流程图；
图4示出了根据本公开的实施例的用于调整数据类型特定的I/O请求队列的示例方法的流程图；以及
图5示出了可以用来实施本公开内容的实施例的示例设备的示意性框图。
在各个附图中，相同或对应的标号表示相同或对应的部分。
具体实施方式
下面将参照附图更详细地描述本公开的优选实施例。虽然附图中显示了本公开的优选实施例，然而应该理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。
在本文中使用的术语“包括”及其变形表示开放性包括，即“包括但不限于”。除非特别申明，术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
如上所述，一些存储***对于I/O请求的调度有其自身的要求。例如，在支持去重(de-duplication)功能的存储***中，读请求和写请求具有明显的不对称性。读请求的优先级和数量都显著地超过写请求。然而，传统的I/O调度方法通常无法适应这些存储***的要求，因此无法实现较好的I/O服务质量。
例如，在一些传统的I/O调度方案中，尽管主机和存储设备之间可能存在多个路径，但是通常活动路径仅一条，其余路径仅充当容错角色，这导致了I/O处理带宽的浪费。一些传统方案将单个路径静态地配置用于处理读请求或者写请求，或者在不同路径之间轮流处理I/O请求而不考虑I/O请求的类型。这些方案均未考虑到去重存储***中读请求和写请求的不对称性，容易造成读请求处理性能差、延迟时间长的问题。此外，这些方案中的I/O路径通常基于单队列框架来设计，而不能扩展到最新的多队列框架。也即，这些方案中，针对不同数据类型的I/O请求将被放入同一队列中，以等待底层处理。这容易导致I/O路径上的队列锁的争用问题，从而严重影响存储***的性能。单队列框架也无法满足针对不同数据类型的I/O请求的不同服务质量要求。
本公开的实施例提出了一种用于处理I/O请求的方案，以解决上述问题和其他潜在问题中的一个或多个。与传统I/O调度方案不同，该方案能够针对存储***中的读请求和写请求的不对称性，提供自适应的路径选择策略来处理读请求或写请求。此外，该方案能够以跨层的方式工作：首先在多路径管理层，基于统计的历史I/O请求的处理性能，在被配置用于处理读请求的I/O路径和被配置用于写请求的I/O路径之间动态地选择用于处理I/O请求的路径；然后在多队列管理层通过调整用于不同数据类型的不同I/O队列的深度来满足不同数据类型的I/O请求的不同服务质量要求。
以此方式，该方案能够适应读请求和写请求具有明显不对称性的存储***的要求，从而实现较好的I/O服务质量。例如，与静态路径选择方案相比，该方案能够充分地利用多路径的带宽。该方案基于多队列框架来实现I/O路径，从而降低了I/O路径上的锁争用问题出现的概率。此外，通过使用多队列框架，该方案能够满足针对不同数据类型的I/O请求的不同服务质量要求。
图1A示出了本公开的实施例能够在其中被实现的示例存储***100的框图。如图1A所示，存储***100可以包括主机110和存储设备120。应当理解，如图1所示的示例存储***100的结构和功能仅用于示例的目的，而不暗示对于本公开的范围的任何限制。本公开的实施例可以被实施在具有不同结构和/或功能的环境中。
主机110可以是任何物理计算机、虚拟机、服务器等等。存储设备120可以由任何目前已知或者将来开发的非易失性存储介质来实现，包括但不限于磁盘、固态盘(SSD)或磁盘阵列等。主机110上可以运行有操作***和应用程序，例如应用程序可以发起针对存储设备120的I/O请求(诸如，读请求或写请求)。
根据I/O请求在主机110中所经历的路径(本文也称为“I/O路径”)，主机110可以被划分成多个层，其中每一层指代I/O请求所经历的处理模块，多个层也被称为I/O栈。如图1所示，主机110中的I/O栈例如可以包括文件***层111、高速缓存层112、多路径管理层113、多队列管理层114和设备驱动层116。例如，一个I/O请求可以由在主机110上运行的应用程序发起。所发起的I/O请求可以经由一个或多个层进行转发、拆分或合并，最终到达由设备驱动层116所管理的存储设备120以被处理和响应。应当理解，在图1A中所示的主机110中的I/O栈仅是示例性的，而不构成对本公开范围的任何限制。在不同的实施例中，主机110中的I/O栈可以是不同的。
在一些实施例中，多路径管理层113可以用于管理从主机110到存储设备120的多个I/O路径。如图1B所示，多路径管理层113例如可以包括I/O性能监测单元113-1和动态路径选择单元113-2。I/O性能监视单元113-1可以监视每个I/O请求的处理性能，诸如，响应时间(也称为“延迟”)、响应速度等。此外，I/O性能监视单元113-1可以统计不同类型的I/O请求(例如，读请求或写请求)的平均处理性能(例如，平均响应时间、平均响应速度等)，并且可以针对每个I/O路径统计经由该I/O路径处理的I/O请求的平均处理性能。I/O性能监视单元113-1可以将其监视和统计的结果提供给动态路径选择单元113-2。动态路径选择单元113-2可以基于所接收的I/O性能监视结果，在多个I/O路径中动态地选择用于处理某个I/O请求的路径。
在一些实施例中，多队列管理层114用于实现基于多队列的I/O调度策略。如图1A所示，多队列管理层114例如可以包括I/O调度器115，其被配置为管理针对不同数据类型的多个I/O请求队列。例如，I/O调度器115可以根据I/O请求所涉及的数据类型将该I/O请求加入到与该数据类型对应的队列中，以等待底层处理。每个队列的深度对应于该队列能够容纳的I/O请求的数目，其通常决定了经由该队列处理的I/O请求的吞吐率。
如图1B所示，I/O调度器115例如可以包括I/O性能分析单元115-1和队列深度调整单元115-2。I/O性能分析单元115-1可以从I/O性能监测单元113-1获得与I/O请求的处理性能有关的信息，并且基于所获得的信息执行特定于数据类型的I/O性能分析。例如，I/O性能分析单元115-1可以实时地统计不同数据类型的I/O请求的平均处理性能并且将统计结果提供给队列深度调整单元115-2。队列深度调整单元115-2可以基于所接收的统计结果来动态地调整用于不同数据类型的I/O请求队列的深度，从而对不同数据类型的I/O请求实施服务质量控制。
图2示出了根据本公开的实施例的用于处理I/O请求的示例方法200的流程图。例如，方法200可以由主机110(诸如其中的多路径管理层113)来执行。应当理解，方法200还可以包括未示出的附加动作和/或可以省略所示出的动作，本公开的范围在此方面不受限制。以下结合图1A和图1B来详细描述方法200。
如图2所示，在框210处，针对存储设备120的第一类型的第一I/O请求被主机110接收。在一些实施例中，主机110和存储设备120之间具有至少第一路径和第二路径，其中第一路径被配置用于处理第一类型的I/O请求，而第二路径被配置用于处理第二类型的I/O请求。在一些实施例中，第一类型的I/O请求可以是读请求而第二类型的I/O请求可以是写请求。也即，第一路径被配置用于处理读请求而第二路径被配置用于处理写请求。备选地，在另一些实施例中，第一类型的I/O请求可以是写请求而第二类型的I/O请求可以是读请求。也即，第一路径被配置用于处理写请求而第二路径被配置用于处理读请求。出于简化和便于说明的目的，在下文中，将以读请求作为第一类型I/O请求的示例，并且以写请求作为第二类型I/O请求的示例。应当理解，这无意于限制本公开的范围。
在框220处，主机110从第一路径和第二路径中选择用于处理第一I/O请求的路径。然后，在框230处，主机110可以经由选择的路径来处理第一I/O请求。
在一些实施例中，默认地，主机110可以选择第一路径来处理第一I/O请求。然而，在一些情况下，***中的读请求和写请求可能具有明显的不对称性，例如读请求的数量和优先级明显高于写请求，从而使得被配置用于处理读请求的路径(例如，第一路径)上的工作负荷超过被配置用于处理写请求的路径(例如，第二路径)上的工作负荷。在一些实施例中，当第一路径的工作负荷超过第二路径的工作负荷时，主机110可以基于历史I/O请求的处理性能来选择用于处理第一I/O请求的路径。
图3示出了根据本公开的实施例的用于选择处理I/O请求的路径的示例方法300的流程图。例如，方法300可以被视为如图2所示的框220的一种示例实现。
如图3所示，在框310处，主机110(例如，如图1B所示的I/O性能监测单元113-1)确定第一类型的历史I/O请求(例如，历史读请求)的第一平均处理性能(例如，平均响应时间、平均响应速度等)。在框320处，主机110确定第一平均处理性能是否差于第一目标处理性能(例如，平均响应时间是否超过目标响应时间、平均响应速度是否低于目标响应速度等)。如果主机110确定第一平均处理性能优于第一目标处理性能(例如，平均响应时间低于目标响应时间、平均响应速度超过目标响应速度等)，则在框360处，主机110可以仍然选择第一路径来处理第一I/O请求。
如果主机110确定第一平均处理性能差于第一目标处理性能(例如，平均响应时间超过目标响应时间、平均响应速度低于目标响应速度等)，主机110可以进一步确定第二路径是否被允许用于处理第一类型的I/O请求。如果主机确定第二路径被允许用于处理第一类型的I/O请求，则主机110可以选择第二路径来处理第一I/O请求。
为了确定第二路径是否被允许用于处理第一类型的I/O请求，如图3所示，在框330处，主机110可以确定经由第二路径处理的历史I/O请求(例如，包括读请求和写请求)的第二平均处理性能。在框340处，主机110可以确定第二平均处理性能是否差于第二目标处理性能。如果第二平均处理性能差于第二目标处理性能，则主机110可以确定第二路径本身的I/O处理性能较差，因此其不适合用于处理第一类型的I/O请求。因此，方法300进行至框360处，其中主机110可以仍然选择第一路径来处理第一I/O请求。如果第二平均处理性能优于第二目标处理性能，则主机110可以确定第二路径适合被用于处理第一类型的I/O请求。因此，在框350处，主机110可以选择第二路径来处理第一I/O请求。
通过以上描述可以看出，当***中读请求的整体处理性能较差时，主机110可以将更多的读请求转发至用于处理写请求的I/O路径，以进行处理。当用于处理写请求的I/O路径的整体I/O处理性能下降到某个程度时，主机110可以切换回到默认的I/O路径选择机制，也即，将读请求分配给用于处理读请求的I/O路径而将写请求分配给用于处理写请求的I/O路径。以此方式，主机110能够实现动态I/O路径选择，以适应读请求和写请求存在明显不对称性的存储***(诸如，具有去重功能的存储***)的需求。
图4示出了根据本公开的实施例的用于调整数据类型特定的I/O请求队列的示例方法400的流程图。例如，方法400可以由主机110(诸如，其中的I/O调度器115)来执行。方法400可以在方法200之后被执行，或者与方法200并行地执行。在一些实施例中，方法400可以被周期性地执行。应当理解，方法400还可以包括未示出的附加动作和/或可以省略所示出的动作，本公开的范围在此方面不受限制。以下结合图1A和图1B来详细描述方法400。
在框410处，主机110(例如，如图1B所示的I/O性能分析单元115-1)确定针对特定数据类型的历史I/O请求的平均处理性能(本文也称为“第三平均处理性能”)。特定数据类型可以是存储***100中可能存在的多种数据类型(例如，用户数据、各种类型的元数据等)中的任一种。例如，I/O性能分析单元115-1可以维护针对每种数据类型的数据结构，以用于记录针对每种数据类型的I/O请求的平均处理性能、目标处理性能(例如，上限和下限)、以及与该数据类型相对应的队列的深度等等。
在框420处，主机110确定第三平均处理性能是否差于第三目标处理性能(例如，目标处理性能的下限)。如果第三平均处理性能差于第三目标处理性能(例如，平均响应时间超过目标响应时间的上限、平均响应速度低于目标响应速度的下限等)，则在框430处，主机110增加用于该数据类型的I/O请求队列的深度，以使得更多针对该数据类型的I/O请求能够被加入到该队列中，从而提高该数据类型的I/O请求的吞吐率。
在一些实施例中，主机110可以基于第三平均处理性能与第三目标处理性能的差来决定I/O请求队列深度的增长步长。应当理解，不同数据类型的I/O请求的目标处理性能的下限可以是相同的或者是不同的。例如，不同数据类型的I/O请求可以具有不同的优先级，其中优先级较高的I/O请求的目标处理性能的下限可以更高。例如，如果两种数据类型(诸如，数据类型A和数据类型B)的历史I/O请求的相应平均处理性能均低于其目标处理性能的下限，并且数据类型A的I/O请求的平均处理性能比数据类型B的I/O请求的平均处理性能更差，则用于数据类型A的I/O请求队列的深度的增长幅度可以超过用于数据类型B的I/O请求队列的深度的增长幅度。
如果第三平均处理性能优于第三目标处理性能(例如，平均响应时间低于目标响应时间的上限、平均响应速度超过目标响应速度的下限等)，则在框440处，主机110确定第三平均处理性能是否优于第四目标处理性能(例如，目标处理性能的上限)。在一些实施例中，第四目标处理性能可以优于第三目标处理性能。备选地，在一些实施例中，第四目标处理性能可以与第三目标处理性能相同(也即，目标处理性能为某个值而非范围)。如果第三平均处理性能优于第四目标处理性能(例如，平均响应时间低于目标响应时间的下限、平均响应速度高于目标响应速度的上限等)，则在框450处，主机110减少用于该数据类型的I/O请求队列的深度，以降低该数据类型的I/O请求的吞吐率。
在一些实施例中，主机110可以基于第三平均处理性能与第四目标处理性能的差来决定I/O请求队列深度的减少步长。应当理解，不同数据类型的I/O请求的目标处理性能的上限可以是相同的或者是不同的。例如，不同数据类型的I/O请求可以具有不同的优先级。优先级更高的I/O请求的目标处理性能的上限可以更高。例如，如果两种数据类型(诸如，数据类型A和数据类型B)的历史I/O请求的相应平均处理性能均超过其目标处理性能的上限，并且数据类型A的I/O请求的平均处理性能比数据类型B的I/O请求的平均处理性能更优，则用于数据类型A的I/O请求队列的深度的减小幅度可以超过用于数据类型B的I/O请求队列的深度的减小幅度。
以此方式，主机110能够动态地调整用于不同数据类型的I/O请求队列的深度，从而对不同数据类型的I/O请求实施服务质量控制。
通过以上描述能够看出，本公开的实施例能够适应读请求和写请求具有明显不对称性的存储***的要求，从而实现较好的I/O服务质量。例如，与静态路径选择方案相比，本公开的实施例能够充分地利用多路径的带宽。本公开的实施例能够基于多队列框架来实现I/O路径，从而降低了I/O路径上的锁争用问题出现的概率。此外，通过使用多队列框架，本公开的实施例能够能够满足针对不同数据类型的I/O请求的不同服务质量要求。
图5示出了可以用来实施本公开内容的实施例的示例设备500的示意性框图。例如，如图1所示的主机110可以由设备500实施。如图5所示，设备500包括中央处理单元(CPU)501，其可以根据存储在只读存储器(ROM)502中的计算机程序指令或者从存储单元508加载到随机访问存储器(RAM)503中的计算机程序指令，来执行各种适当的动作和处理。在RAM503中，还可存储设备500操作所需的各种程序和数据。CPU 501、ROM 502以及RAM 503通过总线504彼此相连。输入/输出(I/O)接口505也连接至总线504。
设备500中的多个部件连接至I/O接口505，包括：输入单元506，例如键盘、鼠标等；输出单元507，例如各种类型的显示器、扬声器等；存储单元508，例如磁盘、光盘等；以及通信单元509，例如网卡、调制解调器、无线通信收发机等。通信单元509允许设备500通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
上文所描述的各个过程和处理，例如方法200、300和/或400，可由处理单元501执行。例如，在一些实施例中，方法200、300和/或400可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元508。在一些实施例中，计算机程序的部分或者全部可以经由ROM 502和/或通信单元509而被载入和/或安装到设备500上。当计算机程序被加载到RAM 503并由CPU 501执行时，可以执行上文描述的方法200、300和/或400的一个或多个动作。
本公开可以是方法、装置、***和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于执行本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是——但不限于——电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(***)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理单元，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理单元执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的***、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的***来实现，或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (13)

1.一种用于处理输入/输出I/O请求的方法，包括：
在主机处，接收针对存储设备的第一类型的第一I/O请求，所述主机与所述存储设备之间具有至少第一路径和第二路径，所述第一路径被配置用于处理所述第一类型的I/O请求并且所述第二路径被配置用于处理第二类型的I/O请求；
从所述第一路径和所述第二路径中选择用于处理所述第一I/O请求的所选择的路径；以及
经由所选择的所述路径来处理所述第一I/O请求，
其中所述第一路径的工作负荷超过所述第二路径的工作负荷，并且
其中选择所选择的所述路径包括：
确定所述第一类型的历史I/O请求的第一平均处理性能；
响应于所述第一平均处理性能差于第一目标处理性能，
确定所述第二路径是否被允许用于处理所述第一类型的I/O请求；以及
响应于所述第二路径被允许用于处理所述第一类型的I/O请求，选择所述第二路径作为用于处理所述第一I/O请求的所选择的所述路径。
2.根据权利要求1所述的方法，其中确定所述第二路径是否被允许用于处理所述第一类型的I/O请求包括：
确定经由所述第二路径处理的历史I/O请求的第二平均处理性能；
响应于所述第二平均处理性能优于第二目标处理性能，确定所述第二路径被允许用于处理所述第一类型的I/O请求；以及
响应于所述第二平均处理性能差于所述第二目标处理性能，确定所述第二路径被禁止用于处理所述第一类型的I/O请求。
3.根据权利要求1所述的方法，其中所述第一类型的I/O请求为读请求，并且所述第二类型的I/O请求为写请求。
4.根据权利要求1所述的方法，其中所述第一类型的I/O请求为写请求，并且所述第二类型的I/O请求为读请求。
5.根据权利要求1所述的方法，
其中所选择的所述路径利用多个队列来处理针对不同数据类型的I/O请求，并且
其中经由所选择的所述路径来处理所述第一I/O请求包括：
确定所述第一I/O请求所针对的所述不同数据类型中的所确定的数据类型；
从所述多个队列中确定与所述不同数据类型中的所确定的所述数据类型相关联的所确定的队列；以及
将所述第一I/O请求加入到所确定的所述队列中。
6.根据权利要求5所述的方法，还包括：
确定针对所确定的所述数据类型的历史I/O请求的第三平均处理性能；
响应于所述第三平均处理性能差于第三目标处理性能，增加所确定的所述队列的深度；以及
响应于所述第三平均处理性能优于第四目标处理性能，减少所确定的所述队列的所述深度。
7.一种用于处理输入/输出I/O请求的装置，包括：
至少一个处理单元；
至少一个存储器，所述至少一个存储器被耦合到所述至少一个处理单元并且存储用于由所述至少一个处理单元执行的指令，所述指令当由所述至少一个处理单元执行时，使得所述装置执行动作，所述动作包括：
在主机处，接收针对存储设备的第一类型的第一I/O请求，所述主机与所述存储设备之间具有至少第一路径和第二路径，所述第一路径被配置用于处理所述第一类型的I/O请求并且所述第二路径被配置用于处理第二类型的I/O请求；
从所述第一路径和所述第二路径中选择用于处理所述第一I/O请求的所选择的路径；以及
经由所选择的所述路径来处理所述第一I/O请求，
其中所述第一路径的工作负荷超过所述第二路径的工作负荷，并且
其中选择所选择的所述路径包括：
确定所述第一类型的历史I/O请求的第一平均处理性能；
响应于所述第一平均处理性能差于第一目标处理性能，
确定所述第二路径是否被允许用于处理所述第一类型的I/O请求；以及
响应于所述第二路径被允许用于处理所述第一类型的I/O请求，选择所述第二路径作为用于处理所述第一I/O请求的所选择的所述路径。
8.根据权利要求7所述的装置，其中确定所述第二路径是否被允许用于处理所述第一类型的I/O请求包括：
确定经由所述第二路径处理的历史I/O请求的第二平均处理性能；
响应于所述第二平均处理性能优于第二目标处理性能，确定所述第二路径被允许用于处理所述第一类型的I/O请求；以及
响应于所述第二平均处理性能差于所述第二目标处理性能，确定所述第二路径被禁止用于处理所述第一类型的I/O请求。
9.根据权利要求7所述的装置，其中所述第一类型的I/O请求为读请求，并且所述第二类型的I/O请求为写请求。
10.根据权利要求7所述的装置，其中所述第一类型的I/O请求为写请求，并且所述第二类型的I/O请求为读请求。
11.根据权利要求7所述的装置，
其中所选择的所述路径利用多个队列来处理针对不同数据类型的I/O请求，并且
其中经由所选择的所述路径来处理所述第一I/O请求包括：
确定所述第一I/O请求所针对的所确定的数据类型；
从所述多个队列中确定与所确定的所述数据类型相关联的所确定的队列；以及
将所述第一I/O请求加入到所确定的所述队列中。
12.根据权利要求11所述的装置，其中所述动作还包括：
确定针对所确定的所述数据类型的历史I/O请求的第三平均处理性能；
响应于所述第三平均处理性能差于第三目标处理性能，增加所确定的所述队列的深度；以及
响应于所述第三平均处理性能优于第四目标处理性能，减少所确定的所述队列的所述深度。
13.一种计算机程序产品，所述计算机程序产品被有形地存储在计算机存储介质中并且包括机器可执行指令，所述机器可执行指令在由设备执行时使所述设备执行方法，所述方法包括：
在主机处，接收针对存储设备的第一类型的第一I/O请求，所述主机与所述存储设备之间具有至少第一路径和第二路径，所述第一路径被配置用于处理所述第一类型的I/O请求并且所述第二路径被配置用于处理第二类型的I/O请求；
从所述第一路径和所述第二路径中选择用于处理所述第一I/O请求的所选择的路径；以及
经由所选择的所述路径来处理所述第一I/O请求，
其中所述第一路径的工作负荷超过所述第二路径的工作负荷，并且
其中选择所选择的所述路径包括：
确定所述第一类型的历史I/O请求的第一平均处理性能；
响应于所述第一平均处理性能差于第一目标处理性能，
确定所述第二路径是否被允许用于处理所述第一类型的I/O请求；以及
响应于所述第二路径被允许用于处理所述第一类型的I/O请求，选择所述第二路径作为用于处理所述第一I/O请求的所选择的所述路径。
CN201910566737.2A 2019-06-27 2019-06-27 处理输入/输出请求的方法、装置和计算机程序产品 Active CN112148644B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910566737.2A CN112148644B (zh) 2019-06-27 2019-06-27 处理输入/输出请求的方法、装置和计算机程序产品
US16/699,578 US10977200B2 (en) 2019-06-27 2019-11-30 Method, apparatus and computer program product for processing I/O request

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910566737.2A CN112148644B (zh) 2019-06-27 2019-06-27 处理输入/输出请求的方法、装置和计算机程序产品

Publications (2)

Publication Number Publication Date
CN112148644A CN112148644A (zh) 2020-12-29
CN112148644B true CN112148644B (zh) 2024-05-07

Family

ID=73868667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910566737.2A Active CN112148644B (zh) 2019-06-27 2019-06-27 处理输入/输出请求的方法、装置和计算机程序产品

Country Status (2)

Country Link
US (1) US10977200B2 (zh)
CN (1) CN112148644B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220073998A (ko) * 2020-11-27 2022-06-03 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11675539B2 (en) * 2021-06-03 2023-06-13 International Business Machines Corporation File system operations for a storage supporting a plurality of submission queues
US11782851B2 (en) * 2021-09-01 2023-10-10 Micron Technology, Inc. Dynamic queue depth adjustment
KR20240100083A (ko) * 2022-12-22 2024-07-01 삼성전자주식회사 스토리지 장치, 스토리지 컨트롤러 및 스토리지 컨트롤러의 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992662A (zh) * 2005-12-28 2007-07-04 国际商业机器公司 数据输入/输出请求处理方法和***
CN104423889A (zh) * 2013-08-26 2015-03-18 国际商业机器公司 一种多路径管理方法和***
CN104704569A (zh) * 2012-12-19 2015-06-10 惠普发展公司，有限责任合伙企业 Nvram路径选择
CN107526534A (zh) * 2016-06-21 2017-12-29 伊姆西公司 管理存储设备的输入输出(i/o)的方法和设备
CN108733506A (zh) * 2017-04-17 2018-11-02 伊姆西Ip控股有限责任公司 用于数据同步的方法、设备和计算机可读介质
CN109726151A (zh) * 2017-10-27 2019-05-07 伊姆西Ip控股有限责任公司 用于管理输入输出栈的方法、设备和计算机程序产品

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251743B2 (en) * 2003-11-20 2007-07-31 International Business Machines Corporation Method, system, and program for transmitting input/output requests from a primary controller to a secondary controller
US7188219B2 (en) * 2004-01-30 2007-03-06 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
US20050223131A1 (en) * 2004-04-02 2005-10-06 Goekjian Kenneth S Context-based direct memory access engine for use with a memory system shared by devices associated with multiple input and output ports
US20060242156A1 (en) * 2005-04-20 2006-10-26 Bish Thomas W Communication path management system
US8762338B2 (en) * 2009-10-07 2014-06-24 Symantec Corporation Analyzing backup objects maintained by a de-duplication storage system
US8281033B1 (en) * 2010-06-29 2012-10-02 Emc Corporation Techniques for path selection
JP5304815B2 (ja) * 2011-02-28 2013-10-02 株式会社デンソー マイクロコンピュータ
US9262351B2 (en) * 2014-03-27 2016-02-16 International Business Machines Corporation Inter-adapter cooperation for multipath input/output systems
US20160011812A1 (en) * 2014-07-09 2016-01-14 Kabushiki Kaisha Toshiba Memory System
US20160202909A1 (en) * 2015-01-14 2016-07-14 College Of William And Mary I/o scheduling method using read prioritization to reduce application delay
US9720601B2 (en) * 2015-02-11 2017-08-01 Netapp, Inc. Load balancing technique for a storage array
US9870251B2 (en) * 2015-09-29 2018-01-16 International Business Machines Corporation Semantic-aware and user-aware admission control for performance management in data analytics and data storage systems
US20170109203A1 (en) * 2015-10-15 2017-04-20 International Business Machines Corporation Task scheduling
US9760297B2 (en) * 2016-02-12 2017-09-12 Pure Storage, Inc. Managing input/output (‘I/O’) queues in a data storage system
US20180181186A1 (en) * 2016-12-27 2018-06-28 Paul S. Diefenbaugh Buffering data from high-speed i/o to enable longer reduced power consumption state residency
US10268517B2 (en) * 2017-04-03 2019-04-23 International Business Machines Corporation Parallel input/output via multipath software

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992662A (zh) * 2005-12-28 2007-07-04 国际商业机器公司 数据输入/输出请求处理方法和***
CN104704569A (zh) * 2012-12-19 2015-06-10 惠普发展公司，有限责任合伙企业 Nvram路径选择
CN104423889A (zh) * 2013-08-26 2015-03-18 国际商业机器公司 一种多路径管理方法和***
CN107526534A (zh) * 2016-06-21 2017-12-29 伊姆西公司 管理存储设备的输入输出(i/o)的方法和设备
CN108733506A (zh) * 2017-04-17 2018-11-02 伊姆西Ip控股有限责任公司 用于数据同步的方法、设备和计算机可读介质
CN109726151A (zh) * 2017-10-27 2019-05-07 伊姆西Ip控股有限责任公司 用于管理输入输出栈的方法、设备和计算机程序产品

Also Published As

Publication number Publication date
CN112148644A (zh) 2020-12-29
US20200409878A1 (en) 2020-12-31
US10977200B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
US10318467B2 (en) Preventing input/output (I/O) traffic overloading of an interconnect channel in a distributed data storage system
CN112148644B (zh) 处理输入/输出请求的方法、装置和计算机程序产品
CN109729040B (zh) 协议的选择的方法、设备以及计算机可读介质
US10678437B2 (en) Method and device for managing input/output (I/O) of storage device
US11201836B2 (en) Method and device for managing stateful application on server
US10296234B2 (en) Method and apparatus for adjusting throughput of storage device
US10983828B2 (en) Method, apparatus and computer program product for scheduling dedicated processing resources
US11500577B2 (en) Method, electronic device, and computer program product for data processing
CN109726037B (zh) 用于备份数据的方法、设备和计算机程序产品
CN114356547B (zh) 基于处理器虚拟化环境的低优阻塞方法及装置
CN112068765A (zh) 管理存储***的方法、设备和计算机程序产品
JP2021501936A (ja) トランザクションの長期実行がレコード・ロックを保持することの防止
US11321135B2 (en) Rate limiting compliance assessments with multi-layer fair share scheduling
WO2022057131A1 (zh) 数据拥塞处理方法、装置、计算机设备和存储介质
JP2010108300A (ja) 情報処理システム、及び情報処理システムにおけるｉ／ｏのパスへの割り当て方法
US9298652B2 (en) Moderated completion signaling
US9332071B2 (en) Data stage-in for network nodes
CN114518833B (zh) 用于存储管理的方法、电子设备和计算机程序产品
US11194742B2 (en) Detecting potentially overlapping input/output queues
US11416427B2 (en) Method, device and computer program product for information processing
WO2018106392A1 (en) Technologies for multi-core wireless network data transmission
CN108737293B (zh) 处理请求的方法和装置
JP4089506B2 (ja) ファイル共有システム及びサーバー並びにプログラム
CN114063891B (zh) 管理数据传输的方法、设备和计算机程序产品
WO2013065151A1 (ja) 計算機システム、データ転送方法、および、データ転送プログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant