CN112130386A - 阵列基板、显示面板及显示装置 - Google Patents
阵列基板、显示面板及显示装置 Download PDFInfo
- Publication number
- CN112130386A CN112130386A CN202010900657.9A CN202010900657A CN112130386A CN 112130386 A CN112130386 A CN 112130386A CN 202010900657 A CN202010900657 A CN 202010900657A CN 112130386 A CN112130386 A CN 112130386A
- Authority
- CN
- China
- Prior art keywords
- area
- array substrate
- display area
- display
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板、显示面板及显示装置,该阵列基板包括显示区和围绕所述显示区的非显示区;所述显示区的显示区边缘包括至少一个异形边缘段,所述异形边缘段对应的非显示区部分包括至少多个移位寄存器,每个所述移位寄存器的元器件部分的面积比例沿所述第一非显示区的形状进行调整,使所述移位寄存器的排布形状与所述异形边缘段的形状相适应,其中至少两个移位寄存器的元器件部分的面积比例是不同的。相对于现有技术,使得非显示区域的布局面积得到充分利用,实现窄边框化。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板、显示面板及显示装置。
背景技术
随着显示技术的不断发展,人们对显示面板的窄边框化的关注度越来越高。传统结构的显示面板通常包括显示区域及位于显示区域周侧的非显示区域,在非显示区域内排布有构成栅极驱动电路的移位寄存器。
非晶硅栅驱动器(ASG,Amorphous Silicon Gate,也即移位寄存器)与有源矩阵显示集成技术是将原来的Gate driver IC利用现有的生产线a-Si工艺直接集成于玻璃基板上,这样可以使显示面板明显变得更轻,并且可以增加显示器的可靠性,降低成本。现有技术中,由于刻蚀特点,即不同角度的走线刻蚀量不同,决定了ASG的所有薄膜晶体管TFT必须具有相同的角度。为了保持刻蚀的均一性,所有ASG的薄膜晶体管TFT的形状排布都是一致的,这就导致了非显示区域的斜向区域的面积得不到充分利用,不利于显示面板的窄边框化。
发明内容
有鉴于此,本发明提供了一种阵列基板、显示面板及显示装置,旨在提高非显示区域的布局面积的利用率,实现显示面板的窄边框设计。
根据本发明的一个方面,本发明提供了一种阵列基板,包括显示区和围绕显示区的非显示区;其中,显示区具有显示区边缘,非显示区位于显示区边缘与阵列基板的边缘之间;显示区边缘包括至少一个异形边缘段,异形边缘段包括至少一个弧段;对于非显示区,位于异形边缘段与阵列基板的边缘之间的部分为第一非显示区,第一非显示区包括多个移位寄存器,移位寄存器与异形边缘段相邻;每个移位寄存器的元器件部分的面积比例沿第一非显示区的形状进行调整,使移位寄存器的排布形状与异形边缘段的形状相适应,其中至少两个移位寄存器的元器件部分的面积比例是不同的。
根据本发明的另一个方面,本发明还提供了一种显示面板,包括本发明提供的阵列基板。
根据本发明的另一个方面,本发明还提供了一种显示装置,包括本发明提供的显示面板。
与现有技术相比,本发明提供的阵列基板、显示面板和显示装置,至少具有以下有益效果:
通过将每个移位寄存器的元器件部分的面积比例沿第一非显示区的形状进行调整,使移位寄存器的排布形状与异形边缘段的形状相适应,并且保证其中至少两个移位寄存器的元器件部分的面积比例是不同的,这样使得非显示区域的元器件布局更加合理,非显示区域的斜向区域得到充分利用,实现窄边框的设计。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1为现有技术中阵列基板的结构示意图;
图2为现有技术中阵列基板上每个移位寄存器中元器件排布示意图;
图3为本发明第一实施例中阵列基板非显示区的第一区域中移位寄存器中晶体管的排布示意图;
图4为本发明示出的阵列基板上移位寄存器的级联关系示意图;
图5为本发明示出的移位寄存器电路结构示意图;
图6为现有技术中的移位寄存器中版图面积最大的晶体管的排布结构示意图;
图7为本发明第一实施例中版图面积最大的晶体管的排布结构示意图;
图8为上述图3中移位寄存器11中各元器件的排布示意图;
图9为本发明第一实施例中阵列基板上非显示区的第二区域中移位寄存器的晶体管的排布示意图;
图10为本发明第一实施例中版图面积最大的晶体管的另一种排布结构示意图;
图11为上述图9中移位寄存器13中各元器件的排布示意图;
图12为本发明第二实施例中阵列基板上非显示区的第一区域中移位寄存器的电容的排布示意图;
图13为本发明第二实施例中电容C2的排布结构示意图;
图14为上述图12中移位寄存器11中各元器件的排布示意图;
图15为本发明第三实施例中阵列基板上非显示区的第一区域中移位寄存器的晶体管和电容的排布示意图;
图16为上述图15中移位寄存器11中各元器件的排布示意图;
图17为本发明示出的一种显示面板的结构示意图;
图18为本发明示出的一种显示装置的结构示意图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施方式。虽然附图中显示了本发明的示例性实施方式,然而应当理解,可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本发明,并且能够将本发明的范围完整的传达给本领域的技术人员。
在现有技术中,如图1所示,图1中的(a)、(b)分别为两个圆圈内的屏幕结构中显示面板拐角处的放大俯视图。在显示面板的非显示区域的斜向区域(例如显示面板的右上角、右下角)与直线段区域,为了保持刻蚀的均一性,ASG的所有薄膜晶体管TFT具有相同的角度,所有ASG的薄膜晶体管TFT的形状排布都是一致的,以9T2C的ASG结构为例,如图2所示,ASG中的薄膜晶体管T0~T8均具有相同的方向排布。发明人在研究中发现,图1中斜向区域的面积没有得到充分利用,影响了斜向区域的窄边框化。
第一实施例:
为了解决上述技术问题,本发明第一实施例提供了一种改进的阵列基板,如图3所示,其包括:显示区AA和围绕显示区AA的非显示区BB,显示区AA具有显示区边缘A1,非显示区BB位于显示区边缘A1与阵列基板的边缘B1之间。
在显示区边缘A1上,具有位于点a1与点a2之间的异形边缘段a1a2,该异形边缘段a1a2可以由至少一个弧段组成,在本实施例中,图3仅示出了一个异性边缘段a1a2,实际上在显示区边缘A1上的异形边缘段的数量可以是多个,异形边缘段的数量是根据阵列基板的具体应用环境而定的,每个异形边缘段也可以由多个弧段依次连接形成,其均属于本发明的保护范围内。
在非显示区BB内,与异形边缘段a1a2对应的面积区域定义为第一非显示区,也就是说,位于异形边缘段a1a2与阵列基板的边缘B1之间的部分为第一非显示区,第一非显示区指的是图3中由a1点、a2点、b1点、b2点组成的区域,第一非显示区内包括多个移位寄存器10,且移位寄存器10与异性边缘段a1a2相邻。
通常,显示区AA内设置有多条平行的栅线20,非显示区BB内包括多个级联的移位寄存器,如图4所示的N个级联的移位寄存器,这些级联的移位寄存器当然也包括第一非显示区内的移位寄存器,每条栅线20与一个移位寄存器电连接。可以理解的是,本实施例对于移位寄存器中的晶体管的数量不作具体限制,除此之外,每个移位寄存器中各晶体管之间的电连接关系均不作具体限制。
其中,每个移位寄存器均包括多个晶体管和多个电容等元器件部分,第一非显示区中的每个移位寄存器10包括的元器件部分的面积比例沿第一非显示区的形状进行调整,使得每个移位寄存器10的排布形状与其所在位置对应的异形边缘段a1a2的形状相适应。
需要说明的是,在第一非显示区中,至少有两个移位寄存器的元器件部分的面积比例是不同的,如图3中移位寄存器11中的元器件部分S1和S2的面积比例,与移位寄存器12中的元器件部分S3与S4的面积比例明显不同。
本领域技术人员可以理解的是,上述图4所示的移位寄存器级联关系仅为一种示例,本发明对非显示区中移位寄存器的级联关系不进行具体限定。图4中的RESET线、CK1线、CK2线、CKB1线、CKB2线均属于阵列基板上的信号线,每一级移位寄存器均包括初始化信号端SET、栅极信号端Gn+1、时钟信号端CKB、栅极信号输出端GOUT、初始化信号端RESET、时钟信号端CK。
基于上述描述可知,通过将每个移位寄存器的元器件部分的面积比例沿第一非显示区的形状进行调整,使移位寄存器的排布形状与异形边缘段的形状相适应,并且保证其中至少两个移位寄存器的元器件部分的面积比例是不同的,这样使得非显示区域的元器件布局更加合理,非显示区域的斜向区域得到充分利用,实现窄边框的设计。
在一些实施例中,考虑到移位寄存器中版图面积较大的晶体管会对斜面区域的面积是否充分利用的影响较明显,因此在本实施例中,是移位寄存器包括的多个晶体管中版图面积最大的晶体管沿第一方向y至少被分成电连接的第一部分和第二部分,并且第一部分与第二部分的面积比例沿第一非显示区的形状调整。
在具体实施时,在移位寄存器中,版图面积最大的晶体管通常指的是与移位寄存器的栅极信号输出端(GOUT)电连接的晶体管,该栅极信号输出端(GOUT)与显示区AA中的栅线20电连接,同时还与级联的下一级移位寄存器的输入端(SET)电连接。由于该版图面积最大的晶体管是用于驱动栅线20,因此,一般称之为驱动晶体管,并且在移位寄存器中位于靠近显示区边缘的位置。
举例来说,如图5所示的9T2C结构的移位寄存器具体内部电路结构示意图,包括9个晶体管,分别为晶体管T0至晶体管T8、以及第一电容C1和第二电容C2。其中,
晶体管T0的栅极与初始化信号端SET电连接,第一极与高电位信号线DIR1电连接,第二极与自举点P电连接;
晶体管T1的栅极与栅极信号端Gn+1电连接,第一极与自举点P电连接,第二极与低电位信号线DIR2电连接;
晶体管T2与时钟信号端CKB之间存在第一电容C1,其中,第一电容C1的第一极板与时钟信号端CKB电连接,第二极板与晶体管T2的栅极电连接;晶体管T2的第一极与自举点P电连接,第二极与低电位信号线VGL电连接;
晶体管T3的栅极与自举点P电连接,第一极与时钟信号端CKB之间存在第一电容C1,其中,第一电容C1的第一极板与时钟信号端CKB电连接,第二极板与晶体管T3的第一极电连接,晶体管T3的第二极与低电位信号线VGL电连接;
晶体管T4的栅极与自举点P电连接,第一极与时钟信号端CKB电连接,第二极连接栅极信号输出端GOUT;晶体管T4的栅极与第二极之间存在第二电容C2,其中,第二电容C2的第一极板与晶体管T4的栅极电连接,第二极板与晶体管T4的第二极电连接;
晶体管T5的栅极与晶体管T3的第一极电连接,晶体管T5的第一极与栅极信号输出端GOUT电连接,第二极与低电位信号线VGL电连接;
晶体管T6的栅极与时钟信号端CK电连接,第一极与栅极信号输出端GOUT电连接,第二极与低电位信号线VGL电连接;
晶体管T7的栅极与初始化信号端RESET电连接,第一极与自举点P电连接,第二极与低电位信号线VGL电连接;
晶体管T8的栅极与初始化信号端RESET电连接,第一极与栅极信号输出端GOUT电连接,第二极与低电位信号线VGL电连接。
其中,晶体管包括栅极G、第一极S和第二极D;晶体管T4与栅极信号输出端GOUT电连接,因此晶体管T4即为版图面积最大的晶体管。
可选的,如果要使晶体管的版图面积比较大,通常将晶体管的结构被做成梳形晶体管,如图6所示,为在现有技术中晶体管T4的俯视结构示意图,整体形状是一个四方形,其包括栅极S、有源层B、源极S和漏极D,其中,源极S和漏极D均包括多个梳齿电极,在图6中,源极S包括6根梳齿电极,漏极D包括5根梳齿电极,通过增加梳齿电极的长度,或者增加梳齿电极的数量都可以增大沟道宽度W,进而增大晶体管T4的版图面积。
在本实施例中,以上述图3中的移位寄存器11为例,如图7所示,为晶体管T4的一种排布示意图,通过将移位寄存器11中的晶体管T4沿第一方向y至少划分成电连接的第一部分S1和第二部分S2,使得第一部分S1与第二部分S2的面积比例沿第一非显示区的形状调整。
示例性的,为了保证晶体管T4的驱动能力,第一部分S1中的梳齿电极的长度和第二部分S2中的梳齿电极的长度均大于5um。
本领域技术人员可以理解的是,晶体管T4沿第一方向y的划分方式既可以是平均划分,也可以不是平均划分,本发明对此不进行限定。
由此可得到,如图8所示,为上述图3中移位寄存器11的排布结构示意图,晶体管T4只是沿第一方向y被划分成电连接的两部分,第一部分S1中梳齿电极的方向与第二部分S2中梳齿电极的方向仍保持一致,即均平行于第二方向x,对于移位寄存器中其他的元器件部分始终不变,即为第三部分S13,该S13即包括晶体管T0~晶体管T3、晶体管T5~晶体管T8、电容C1以及电容C2。另外,第一部分S1和第二部分S2的远离异形边缘段a1a2的端部对齐,靠近异形边缘段a1a2的端部错开。
需要说明的是,图3中移位寄存器12中的晶体管T4被划分为的电连接的第一部分S3和第二部分S4的面积比例,与图8中移位寄存器11中的晶体管T4被划分为的电连接的第一部分S1和第二部分S2面积比例不同。并且由于面积比例的不同是通过调整各部分长宽比例实现,晶体管T4的版图面积本身也比较大,而在阵列基板的第一方向y上面积比例变化范围有限,因此可以只改变第一部分和第二部分沿第二方向x的长度比例达到面积比例不同的目的。
需要进一步说明的是,为了确保各个移位寄存器的驱动能力一致性,每个移位寄存器中的晶体管T4无论被划分成几部分,各个部分的面积之和始终不变。例如,图3中移位寄存器11中晶体管T4的第一部分S1与第二部分S2的面积之和,与移位寄存器12中晶体管T4的第一部分S3与第二部分S4的面积之和相同。
举例来说,如上述图6中所示,在现有技术中,晶体管T4沿第二方向x的长度为L,沿第一方向Y的高度为H,晶体管T4的版图面积为H*L。如图7所示,假设晶体管T4沿第一方向y被平均划分为电连接的两部分,即第一部分S1的高度为H1、第二部分S2的高度为H2,第一部分S1沿第二方向x的长度为L1+L2,第二部分S2沿第二方向x的长度为L1,其中,H=H1+H2,为了保证移位寄存器的驱动能力一致性,晶体管T4的面积仍然为H*L大小,第一部分S1的长度(L1+L2)>L,也就是说,H、L、H1、H2、L1、L2之间的关系需要满足H*L=(L1+L2)*H1+L1*H2的条件。
本领域技术人员可以理解的是,本发明对移位寄存器中除了版图面积最大的晶体管为梳形晶体管之外的其他晶体管的具体结构不进行限定,为了简化刻蚀工艺,只要所有晶体管的沟道方向一致即可,即所有晶体管具有相同的角度。
值得注意的是,当第一非显示区位于阵列基板的第一区域(即图1中屏幕的左上角或右上角)时,第一部分的面积大于第二部分的面积,如图3所示,第一非显示区位于阵列基板的右上角,在第一方向Y上,位于上半部的第一部分的面积要大于位于下半部的第二部分的面积。
当第一非显示区位于阵列基板的第二区域(即图1中屏幕的左下角或右下角),第一部分的面积小于第二部分的面积,如图9所示,第一非显示区(由点a3、点a4、点b3、点b4组成的区域)位于阵列基板的右下角,在第一方向Y上,位于上半部的第一部分的面积要小于位于下半部的第二部分的面积。
以上述图9中的移位寄存器13为例,如图10所示,为晶体管T4的另一种排布示意图,在第一方向Y上,位于上半部的第一部分C2的面积小于位于下半部的第二部分C1的面积,使得第一部分C2与第二部分C1的面积比例沿第一非显示区的形状调整。
基于上述所述的移位寄存器驱动能力一致的原理,无论晶体管T4被划分为几部分,最终各个部分的面积之和始终不变。
假设图10中的晶体管T4仍然是沿第一方向y被平均划分为电连接的两部分,即第一部分C2的高度为H1、第二部分C1的高度为H2,第一部分C2沿第二方向x的长度为L1,第二部分C1沿第二方向x的长度为L1+L2,其中,H=H1+H2,为了保证移位寄存器的驱动能力一致性,晶体管T4的面积仍然为上述图6中的H*L大小,第二部分C1的长度(L1+L2)>L,也就是说,H、L、H1、H2、L1、L2之间的关系也需要满足H*L=(L1+L2)*H1+L1*H2的条件。
如图11所示,为上述图9中移位寄存器13的排布结构示意图,晶体管T4是沿第一方向y被划分成电连接的两部分,第一部分C2中梳齿电极的方向与第二部分C1中梳齿电极的方向仍保持一致,即均平行于第二方向x,对于移位寄存器中其他的元器件部分始终不变,即仍为第三部分S13。另外,第一部分C2和第二部分C1的远离异形边缘段a3a4的端部对齐,靠近异形边缘段a3a4的端部错开。
在一些实施例中,由于阵列基板上的四个拐角处的曲率通常都是一致的,为了简化移位寄存器中元器件部分面积比例的调整方式,可以对于阵列基板中位于右上角处、左上角处的移位寄存器,将位于同一水平线上的移位寄存器的元器件部分面积比例设置为相同;可以对于阵列基板中位于右下角处、左下角处的移位寄存器,将位于同一水平线上的移位寄存器的元器件部分面积比例设置为相同。
将上述图3与上述图9对比,图3为第一非显示区位于阵列基板的右上角,图9为第一非显示区位于阵列基板的右下角,而阵列基板的右上角与阵列基板的右下角是沿阵列基板水平中心线对称的,因此如果位于阵列基板的右下角的移位寄存器的位置与位于阵列基板的右上角的移位寄存器的位置,如果沿阵列基板水平中心线对称,两个移位寄存器中晶体管T4的两个部分的面积比例可以设置相同。也就是说,位于阵列基板的右下角的移位寄存器中晶体管T4的第一部分C2的面积可以与位于阵列基板的右上角的移位寄存器中晶体管T4的第二部分S2的面积相同;位于阵列基板的右下角的移位寄存器中晶体管T4的第二部分C1的面积可以与位于阵列基板的右上角的移位寄存器中晶体管T4的第二部分S2的面积相同。
由此可知,只要将阵列基板上其中一个拐角处的移位寄存器的晶体管划分的面积比例调整完成,其他三个拐角处的面积比例即可确定。
基于上述描述的实施例,通过将移位寄存器中版图面积最大的晶体管至少划分成两部分,并使两部分的面积比例根据异形边缘段的形状进行适应性调整,从而使移位寄存器的所占面积与第一非显示区的形状更适应、更贴合,这样使得非显示区的斜面区域的面积能够得到充分利用,实现窄边框设计。
第二实施例:
在本实施例中,提供了另一种阵列基板,如图12所示,与第一实施例的阵列基板相比,本实施例阵列基板的区别在于:
对第一非显示区中的每个移位寄存器10的电容的排布进行适应性调整,使移位寄存器10的排布形状与第一非显示区的形状相适应。在本实施例中,将移位寄存器10中多个电容中的至少一个电容沿第一方向y至少划分为电连接的第三部分和第四部分,并且每个移位寄存器中的第三部分和第四部分的面积比例沿第一非显示区的形状进行调整,使得移位寄存器10的排布形状与第一非显示区的形状相适应,其中,要保证至少两个移位寄存器10的第三部分和第四部分的面积比例是不同的。
需要说明的是,由于移位寄存器10中的晶体管T4需要靠近显示区边缘A1,为了使得移位寄存器10中电容的排布与第一非显示区的形状相适应,因此被划分为第三部分和第四部分的电容可以靠近阵列基板的边缘B1设置。并且第三部分和第四部分的远离阵列基板的边缘B1的端部对其,靠近阵列基板的边缘B1的端部错开。
以图12中的移位寄存器11举例来说,如图13所示,为移位寄存器11中电容的一种排布示意图,电容C2沿第一方向y被划分成电连接的第三部分D1和第四部分D2,使得第三部分D1与第四部分D2的面积比例沿第一非显示区的形状调整。
本领域技术人员可以理解的是,也可以是将电容C1划分为电连接的第三部分和第四部分,或者还可以将电容C1和电容C2均进行划分排布。
如图14所示,为上述图12中移位寄存器11中各元器件的排布示意图,其中的电容C2沿第一方向y被划分成电连接的第三部分D1和第四部分D2,S14所指示的元器件部分为除了电容C2之外的所有元件,该S14即包括晶体管T0~晶体管T8以及电容C1。
需要说明的是,图12中移位寄存器12中电容C2被划分为电连接的第三部分D3和第四部分D4的面积比例,与图12中移位寄存器11电容C2被划分为电连接的第三部分D1和第四部分D2的面积比例不同。
本领域技术人员可以理解的是,由于面积比例的不同是通过调整各部分长宽比例实现,电容的版图面积相对晶体管T4的版图面积比较小,因此既可以只改变第三部分和第四部分沿第二方向x的长度比例达到面积比例不同的目的,也可以只改变第三部分和第四部分沿第一方向y的高度比例达到面积比例不同的目的,当然还可以同时改变第三部分和第四部分沿第一方向y的高度比例和沿第二方向x的长度比例达到面积比例不同的目的。
需要进一步说明的是,由于电容的性能与电容的极板面积相关,而极板面积即为电容的版图面积,为了确保各个移位寄存器的驱动能力一致性,每个移位寄存器中的电容无论被划分成几部分,各个部分的面积之和始终不变。例如,图12中移位寄存器11中电容C2的第三部分D1与第四部分D2的面积之和,与移位寄存器12中电容C2的第三部分D3与第四部分D4的面积之和相同。
值得注意的是,当第一非显示区位于阵列基板的第一区域(即图1中屏幕的左上角或右上角)时,第三部分的面积小于第四部分的面积,如图12所示,第一非显示区位于阵列基板的右上角,在第一方向y上,位于上半部的第三部分的面积小于位于下半部的第四部分的面积。
举例来说,假设电容C2的原始版图面积为S,再如上述图13所示,假设将电容C2沿第一方向y被划分为第三部分D1和第四部分D2的高度分别为h1和h2,第三部分D1沿第二方向x的长度为w1,第四部分D2沿第二方向x的长度为w2。其中,h1、h2、w1、w2与S之间的关系需要满足S=(h2*w2)+h1*(w2-w1)并且h1*(w2-w1)<h2*w2。
相对应的,当第一非显示区位于阵列基板的第二区域(即图1中屏幕的左下角或右下角),第三部分的面积大于第四部分的面积。
在本实施例中,通过将移位寄存器中的至少一个电容至少划分成两部分,并使两部分的面积比例根据阵列基板的边缘的形状进行适应性调整,从而使移位寄存器的所占面积与第一非显示区的形状更适应、更贴合,这样使得非显示区的斜面区域的面积能够得到充分利用,实现窄边框设计。
为了达到简要说明的目的,上述第一实施例中任何可用作相同应用的技术特征叙述皆并于此,无需再重复相同叙述。
第三实施例:
结合上述第一实施例和第二实施例,在本实施例中,提供了另一种阵列基板,如图15所示,与第一实施例和第二实施例的阵列基板相比,本实施例阵列基板的区别在于:
对第一非显示区中每个移位寄存器10的版图面积最大的晶体管和电容的排布同时进行适应性调整,使移位寄存器10的排布形状与第一非显示区的形状相适应。在本实施例中,将移位寄存器10中版图面积最大的晶体管沿第一方向y至少划分为电连接的第一部分和第二部分,同时将至少一个电容沿第一方向y至少划分为电连接的第三部分和第四部分,并且每个移位寄存器10中的第一部分和第二部分的面积比例,以及第三部分和第四部分的面积比例均沿第一非显示区的形状进行调整,使得移位寄存器10的排布形状与第一非显示区的形状相适应。其中,要保证至少两个移位寄存器10的第一部分和第二部分的面积比例,和/或,第三部分和第四部分的面积比例是不同的。
以图15中的移位寄存器11举例来说,如图16所示的移位寄存器11的晶体管和电容的排布结构示意图,版图面积最大的晶体管T4被划分成电连接的第一部分S1和第二部分S2,电容C2被划分成电连接的第三部分D1和第四部分D2,S15所指示的元器件部分为除了电容C2和晶体管T4之外的所有元件,该S15即包括晶体管T0~晶体管T3、晶体管T5~晶体管T8、电容C1。
本领域技术人员可以理解的是,也可以是将电容C1划分为电连接的第三部分和第四部分,或者还可以将电容C1和电容C2均进行划分排布。
在本实施例中,通过对移位寄存器中版图面积最大的晶体管的划分和电容的划分结合,使晶体管的划分部分的面积比例、电容的划分部分的面积比例均根据第一非显示区的形状进行适应性调整,从而使移位寄存器的所占面积与第一非显示区的形状更适应、更贴合,这样使得非显示区的斜面区域的面积能够得到充分利用,实现窄边框设计。
为了达到简要说明的目的,上述第一实施例和第二实施例中任何可用作相同应用的技术特征叙述皆并于此,无需再重复相同叙述。
基于上述第一实施例、第二实施例及第三实施例所描述的阵列基板可知,在第一非显示区中,远离阵列基板第二方向x中心线的移位寄存器的元器件部分的面积比例大于靠近阵列基板第二方向x中心线的移位寄存器的元器件部分的面积比例。
也就是说,如图15和图16所示,移位寄存器11是远离阵列基板第二方向x中心线的移位寄存器,移位寄存器12是靠近阵列基板第二方向x中心线的移位寄存器,具体为,移位寄存器11中晶体管T4的第一部分S1和第二部分S2的面积比例大于移位寄存器12中晶体管T4的第一部分S3和第二部分S4的面积比例,和/或,移位寄存器11中电容C2的第三部分D1和第四部分D2的面积比例大于移位寄存器12中电容C2的第三部分D3和第四部分D4的面积比例。
本发明还提供了一种显示面板,如图17所示,包括如上述任一实施例所述的阵列基板30、彩膜基板40、以及设置在阵列基板30与彩膜基板40之间的液晶层50。需要说明的是,本实施例的显示面板是以液晶显示面板为例进行说明,本领域内技术人员应该理解,在本发明的其他实现方式中,显示面板还可以是有机发光显示面板(OLED),微型发光二极管显示面板(micro LED),量子点显示面板(QLED,Quantum Dot Light Emitting Diodes),电子纸等类型的面板或显示部件,本发明对此不做限定,具体以实际情况而定。本发明实施例提供的显示面板具有本发明实施例提供的阵列基板30的有益效果,具体可以参考上述对于阵列基板30的具体说明,在此不再赘述。
本发明还提供了一种显示装置100,如图18所示,其包括上述图17所示的显示面板,图18为本发明实施例提供的显示装置为手机时的结构示意图,上述显示装置还可以为:电脑、电视、门禁、车载显示装置、导航仪、控制台等具有显示功能的设备,本发明对此不作具体限制。本发明实施例提供的显示装置,具有本发明实施例提供的显示面板的有益效果,具体可以参考上述对于显示面板的具体说明,在此不再赘述。
需要说明的是,在附图或说明书正文中,未绘示或描述的实现方式,均为所属技术领域中普通技术人员所知的形式,并未进行详细说明。此外,上述对各元件的定义并不仅限于实施例中提到的各种具体结构、形状或方式,本领域普通技术人员可对其进行简单地更改或替换。实施例中提到的方向用语,例如“上”、“下”、“前”、“后”、“左”、“右”等,仅是参考附图的方向,并非用来限制本发明的保护范围。并且上述实施例可基于设计及可靠度的考虑,彼此混合搭配使用或与其他实施例混合搭配使用,即不同实施例中的技术特征可以自由组合形成更多的实施例。单词“包含”不排除存在未列在权利要求中的元件。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。单词第一、第二、以及第三等的使用不表示任何顺序,仅用来使具有某命名的一元件得以和另一具有相同命名的元件能作出清楚区分。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (11)
1.一种阵列基板,其特征在于,包括显示区和围绕所述显示区的非显示区;其中,所述显示区具有显示区边缘,所述非显示区位于所述显示区边缘与所述阵列基板的边缘之间;
所述显示区边缘包括至少一个异形边缘段,所述异形边缘段包括至少一个弧段;
对于所述非显示区,位于所述异形边缘段与所述阵列基板的边缘之间的部分为第一非显示区,所述第一非显示区包括多个移位寄存器,所述移位寄存器与所述异形边缘段相邻;
每个所述移位寄存器的元器件部分的面积比例沿所述第一非显示区的形状进行调整,使所述多个移位寄存器的排布形状与所述异形边缘段的形状相适应,其中至少两个移位寄存器的元器件部分的面积比例是不同的。
2.根据权利要求1所述的阵列基板,其特征在于,每个所述移位寄存器包括多个晶体管和多个电容,所述多个晶体管中版图面积最大的晶体管沿第一方向y至少被分成电连接的第一部分和第二部分,所述第一部分与所述第二部分的面积比例沿所述第一非显示区的形状调整。
3.根据权利要求2所述的阵列基板,其特征在于,所述版图面积最大的晶体管的结构为梳形晶体管。
4.根据权利要求3所述的阵列基板,其特征在于,所述梳形晶体管包括多个梳齿电极,所述第一部分中的梳齿电极的长度和所述第二部分中的梳齿电极的长度均大于5um。
5.根据权利要求2所述的阵列基板,其特征在于,
当所述第一非显示区位于所述阵列基板的第一区域时,所述第一部分的面积大于所述第二部分的面积;
当所述第一非显示区位于所述阵列基板的第二区域时,所述第一部分的面积小于所述第二部分的面积。
6.根据权利要求2所述的阵列基板,其特征在于,所述多个电容中的至少一个电容沿第一方向y至少被分成电连接的第三部分和第四部分,所述第三部分与所述第四部分的面积比例沿所述第一非显示区的形状调整。
7.根据权利要求1所述的阵列基板,其特征在于,每个所述移位寄存器包括多个电容,所述多个电容中的至少一个电容沿第一方向y至少被分成电连接的第三部分和第四部分,所述第三部分与所述第四部分的面积比例沿所述第一非显示区的形状调整。
8.根据权利要求6或7所述的阵列基板,其特征在于,
当所述第一非显示区位于所述阵列基板的第一区域时,所述第三部分的面积小于所述第四部分的面积;
当所述第一非显示区位于所述阵列基板的第二区域时,所述第三部分的面积大于所述第四部分的面积。
9.根据权利要求1所述的阵列基板,其特征在于,远离所述阵列基板第二方向x中心线的移位寄存器的元器件部分的面积比例大于靠近所述阵列基板第二方向x中心线的移位寄存器的元器件部分的面积比例。
10.一种显示面板,其特征在于,包括如权利要求1-9任一项所述的阵列基板。
11.一种显示装置,其特征在于,包括如权利要求10所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010900657.9A CN112130386B (zh) | 2020-08-31 | 2020-08-31 | 阵列基板、显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010900657.9A CN112130386B (zh) | 2020-08-31 | 2020-08-31 | 阵列基板、显示面板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112130386A true CN112130386A (zh) | 2020-12-25 |
CN112130386B CN112130386B (zh) | 2023-08-15 |
Family
ID=73848431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010900657.9A Active CN112130386B (zh) | 2020-08-31 | 2020-08-31 | 阵列基板、显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112130386B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022183313A1 (zh) * | 2021-03-01 | 2022-09-09 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路和显示面板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105448224A (zh) * | 2015-12-31 | 2016-03-30 | 上海中航光电子有限公司 | 显示面板及显示装置 |
CN107644614A (zh) * | 2017-10-26 | 2018-01-30 | 上海中航光电子有限公司 | 一种阵列基板、显示面板和显示装置 |
CN108573682A (zh) * | 2018-03-15 | 2018-09-25 | 上海中航光电子有限公司 | 阵列基板、显示面板和显示装置 |
CN110136632A (zh) * | 2019-06-27 | 2019-08-16 | 昆山国显光电有限公司 | 阵列基板、显示面板及显示装置 |
-
2020
- 2020-08-31 CN CN202010900657.9A patent/CN112130386B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105448224A (zh) * | 2015-12-31 | 2016-03-30 | 上海中航光电子有限公司 | 显示面板及显示装置 |
CN107644614A (zh) * | 2017-10-26 | 2018-01-30 | 上海中航光电子有限公司 | 一种阵列基板、显示面板和显示装置 |
CN108573682A (zh) * | 2018-03-15 | 2018-09-25 | 上海中航光电子有限公司 | 阵列基板、显示面板和显示装置 |
CN110136632A (zh) * | 2019-06-27 | 2019-08-16 | 昆山国显光电有限公司 | 阵列基板、显示面板及显示装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022183313A1 (zh) * | 2021-03-01 | 2022-09-09 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路和显示面板 |
CN115335890A (zh) * | 2021-03-01 | 2022-11-11 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路和显示面板 |
US20230169906A1 (en) * | 2021-03-01 | 2023-06-01 | Beijing Boe Display Technology Co., Ltd. | Shift register, gate driving circuit and display panel |
CN115335890B (zh) * | 2021-03-01 | 2023-06-09 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路和显示面板 |
US11862061B2 (en) * | 2021-03-01 | 2024-01-02 | Beijing Boe Display Technology Co., Ltd. | Shift register, gate driving circuit and display panel |
US20240054938A1 (en) * | 2021-03-01 | 2024-02-15 | Beijing Boe Display Technology Co., Ltd. | Shift register, gate driving circuit and display panel |
Also Published As
Publication number | Publication date |
---|---|
CN112130386B (zh) | 2023-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10373986B2 (en) | Array substrate, display panel and display device | |
EP3961611A1 (en) | Display substrate | |
CN113325642B (zh) | 一种阵列基板、显示面板及显示装置 | |
CN108648683B (zh) | 一种阵列基板、触控显示面板和触控显示装置 | |
CN107992229B (zh) | 触控显示面板和触控显示装置 | |
US10636505B2 (en) | Display panel and display device | |
CN108445687B (zh) | 一种阵列基板、显示面板和液晶显示装置 | |
CN105469764B (zh) | 一种阵列基板、液晶显示面板及电子设备 | |
CN105719613B (zh) | 阵列基板、显示面板及显示装置 | |
US7885497B2 (en) | TFT array substrate with storage capacitor having large capacitance and LCD panel using the same | |
CN111309177A (zh) | 阵列基板、显示面板和显示装置 | |
CN113066414B (zh) | 显示面板和显示装置 | |
CN107331295B (zh) | 显示器面板 | |
CN111445862A (zh) | 显示面板和显示装置 | |
CN112130386B (zh) | 阵列基板、显示面板及显示装置 | |
US11150706B2 (en) | Circuit substrate and display panel | |
CN111402741B (zh) | 一种显示面板及显示装置 | |
CN109637421A (zh) | 栅极驱动电路以及显示基板 | |
CN112180645B (zh) | 阵列基板 | |
CN111969018B (zh) | 一种像素结构、显示面板及掩膜板组 | |
US11487178B2 (en) | Display panel and display device | |
US20060092368A1 (en) | Liquid crystal display device | |
CN111812902B (zh) | 阵列基板、显示面板及显示装置 | |
CN111580293B (zh) | 一种阵列基板及其驱动方法、显示面板、显示装置 | |
CN219997453U (zh) | 阵列基板、显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |