CN112119498B - 制造阵列基板的方法、阵列基板、显示设备 - Google Patents

制造阵列基板的方法、阵列基板、显示设备 Download PDF

Info

Publication number
CN112119498B
CN112119498B CN201980000497.8A CN201980000497A CN112119498B CN 112119498 B CN112119498 B CN 112119498B CN 201980000497 A CN201980000497 A CN 201980000497A CN 112119498 B CN112119498 B CN 112119498B
Authority
CN
China
Prior art keywords
layer
active layer
sub
thin film
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980000497.8A
Other languages
English (en)
Other versions
CN112119498A (zh
Inventor
陈竹
尹正民
曹鑫
刘红灿
戴明
徐海峰
樊浩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Mianyang BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Mianyang BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Mianyang BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN112119498A publication Critical patent/CN112119498A/zh
Application granted granted Critical
Publication of CN112119498B publication Critical patent/CN112119498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了制造阵列基板的方法。所述方法包括：在基底基板上形成多个第一薄膜晶体管，多个第一薄膜晶体管中的对应一个形成为包括第一有源层、第一栅电极、第一源电极和第一漏电极；以及，在基底基板上形成多个第二薄膜晶体管，多个第二薄膜晶体管中的对应一个形成为包括第二有源层、第二栅电极、第二源电极和第二漏电极。形成第一源电极包括在分开的构图步骤中形成第一源极子层和形成第二源极子层。形成第一漏电极包括在分开的构图步骤中形成第一漏极子层和形成第二漏极子层。

Description

制造阵列基板的方法、阵列基板、显示设备
技术领域
本发明涉及显示技术，更具体地，涉及制造阵列基板的方法、阵列基板和显示设备。
背景技术
阵列基板通常包括位于其显示区域中的多个子像素，所述多个子像素中的每一个受薄膜晶体管控制以进行图像显示。阵列基板的各种驱动电路通常布置在阵列基板的周边区域中。这些驱动电路还包括其操作所需的薄膜晶体管。
发明内容
一方面，本发明提供了一种制造阵列基板的方法，包括：在基底基板上形成多个第一薄膜晶体管，所述多个第一薄膜晶体管中的对应一个形成为包括第一有源层、第一栅电极、第一源电极和第一漏电极；以及，在基底基板上形成多个第二薄膜晶体管，所述多个第二薄膜晶体管中的对应一个形成为包括第二有源层、第二栅电极、第二源电极和第二漏电极；其中，形成第一源电极包括在分开的构图步骤中形成第一源极子层和形成第二源极子层；形成第一漏电极包括在分开的构图步骤中形成第一漏极子层和形成第二漏极子层；利用单个掩模板在相同构图工艺中使用相同材料将第一源极子层和第一漏极子层形成在相同层；并且，利用单个掩模板在相同构图工艺中使用相同材料将第二源极子层、第二漏极子层、第二源电极和第二漏电极形成在相同层。
可选地，第一有源层和第二有源层形成在不同层；第二有源层的整个表面在用于暴露第一有源层的第一源电极接触区域和第一漏电极接触区域的第一蚀刻处理期间受保护且未暴露；并且，第一有源层的整个表面在用于暴露第二有源层的第二源电极接触区域和第二漏电极接触区域的第二蚀刻处理期间受保护且未暴露。
可选地，第一有源层的整个表面在第二蚀刻处理期间部分地通过第一源极子层和第一漏极子层而未暴露且受保护；并且，第二有源层的整个表面在第一蚀刻处理期间通过绝缘材料而未暴露且受保护。
可选地，在第二蚀刻处理之前执行第一蚀刻处理。
可选地，第一有源层和第二有源层形成为选自硅有源层和金属氧化物有源层的两个不同有源层；通过用于将非晶硅材料转换为多晶硅材料的结晶化处理来形成硅有源层；并且，金属氧化物有源层的整个表面在结晶化处理期间受保护且未暴露。
可选地，第一有源层和第二有源层形成在两个不同层；所述方法还包括形成第一层间介电层和形成第二层间介电层；第一层间介电层形成在第一有源层与第二有源层之间；并且第二层间介电层形成在第一有源层和第二有源层的远离基底基板的一侧。
可选地，所述方法包括：在第一蚀刻处理期间形成第一过孔和第二过孔以暴露第一有源层的第一源电极接触区域和第一漏电极接触区域；形成填充在第一过孔中的第一源极子层和填充在第二过孔中的第一漏极子层以保护第一有源层；在形成第一源极子层和第一漏极子层之后，在第二蚀刻处理期间形成第三过孔和第四过孔以暴露第二有源层的第二源电极接触区域和第二漏电极接触区域；以及，在相同构图工艺中形成第二源极子层、第二漏极子层、第二源电极和第二漏电极，第二源电极形成为填充在第三过孔中，第二漏电极形成为填充在第四过孔中。
可选地，第一层间介电层形成在第二有源层的远离基底基板的一侧；第一有源层形成在第一层间介电层的远离基底基板的一侧；并且，第二层间介电层形成在第一有源层的远离基底基板的一侧。
可选地，所述方法包括：在第一蚀刻处理期间分别形成贯穿第二层间介电层的第一过孔和第二过孔以暴露第一有源层的第一源电极接触区域和第一漏电极接触区域；形成填充在第一过孔中的第一源极子层和填充在第二过孔中的第一漏极子层以保护第一有源层；在形成第一源极子层和第一漏极子层之后，在第二蚀刻处理期间分别形成贯穿第一层间介电层和第二层间介电层的第三过孔和第四过孔以暴露第二有源层的第二源电极接触区域和第二漏电极接触区域；以及，在相同构图工艺中形成第二源极子层、第二漏极子层、第二源电极和第二漏电极，第二源电极形成为填充在第三过孔中，第二漏电极形成为填充在第四过孔中。
可选地，第一有源层是金属氧化物有源层并且第二有源层是硅有源层；并且，在形成第一源极子层和第一漏极子层之后，所述方法还包括执行结晶化处理以将非晶硅材料转换为多晶硅材料，从而形成第二有源层。
可选地，第一层间介电层形成在第二有源层的远离基底基板的一侧；第一有源层形成在第一层间介电层的远离基底基板的一侧；并且，第二层间介电层形成在第一有源层的远离基底基板的一侧。
可选地，所述方法包括：在第一蚀刻处理期间分别形成贯穿第一层间介电层和第二层间介电层的第一过孔和第二过孔以暴露第一有源层的第一源电极接触区域和第一漏电极接触区域；形成填充在第一过孔中的第一源极子层和填充在第二过孔中的第一漏极子层以保护第一有源层；在形成第一源极子层和第一漏极子层之后，在第二蚀刻处理期间分别形成贯穿第二层间介电层的第三过孔和第四过孔以暴露第二有源层的第二源电极接触区域和第二漏电极接触区域；以及，在相同构图工艺中形成第二源极子层、第二漏极子层、第二源电极和第二漏电极，第二源电极形成为填充在第三过孔中，第二漏电极形成为填充在第四过孔中。
可选地，第一有源层是硅有源层并且第二有源层是金属氧化物有源层；并且，在形成第三过孔和第四过孔之前，所述方法还包括执行结晶化处理以将非晶硅材料转换为多晶硅材料，从而形成第一有源层。
可选地，所述多个第一薄膜晶体管中的对应一个和所述多个第二薄膜晶体管中的对应一个形成为选自硅薄膜晶体管和金属氧化物薄膜晶体管的两个不同薄膜晶体管；并且，金属氧化物薄膜晶体管形成在阵列基板的显示区域中，并且硅薄膜晶体管形成在阵列基板的周边区域中。
可选地，所述多个第一薄膜晶体管中的对应一个和所述多个第二薄膜晶体管中的对应一个形成为选自硅薄膜晶体管和金属氧化物薄膜晶体管的两个不同薄膜晶体管；硅薄膜晶体管形成为与电源线和有机发光二极管电连接的驱动薄膜晶体管；并且金属氧化物薄膜晶体管形成为与数据线和硅薄膜晶体管的栅电极电连接的开关薄膜晶体管。
可选地，第一有源层是金属氧化物有源层并且第二有源层是硅有源层。
可选地，第一有源层是硅有源层并且第二有源层是金属氧化物有源层。
可选地，使用金属材料形成第一源极子层和第一漏极子层；并且，使用金属材料形成第二源极子层、第二漏极子层、第二源电极和第二漏电极。
另一方面，本发明提供了一种通过本文所述方法制造的阵列基板。
另一方面，本发明提供了一种显示设备，其包括通过本文所述方法制造的阵列基板以及与阵列基板连接的一个或多个集成电路。
附图说明
以下附图仅为根据所公开的各种实施例的用于示意性目的的示例，而不旨在限制本发明的范围。
图1A是示出根据本公开的一些实施例中的阵列基板的结构的示意图。
图1B是示出根据本公开的一些实施例中的阵列基板的结构的示意图。
图1C是示出根据本公开的一些实施例中的阵列基板的结构的示意图。
图2A至图2E示出了根据本公开的一些实施例中的制造阵列基板的方法。
图3A示出了根据本公开的一些实施例中的第一有源层的区域。
图3B示出了根据本公开的一些实施例中的第二有源层的区域。
图4A至图4I示出了根据本公开的一些实施例中的制造阵列基板的方法。
图5A至图5I示出了根据本公开的一些实施例中的制造阵列基板的方法。
具体实施方式
现在将参照以下实施例更具体地描述本公开。需注意，以下对一些实施例的描述仅针对示意和描述的目的而呈现于此。其不旨在是穷尽性的或者受限为所公开的确切形式。
低温多晶硅氧化物技术结合了阵列基板中的低温多晶硅薄膜晶体管和金属氧化物薄膜晶体管的优点。在制造低温多晶硅氧化物阵列基板时，本公开中发现用于形成多晶硅薄膜晶体管的高温退火工艺和酸性蚀刻工艺常常损坏金属氧化物有源层，导致薄膜晶体管性能较差。
因此，本公开特别提供了制造阵列基板的方法、阵列基板和显示设备，其实质上消除了由于相关技术的限制和缺陷而导致的问题中的一个或多个。一方面，本公开提供了一种制造阵列基板的方法。在一些实施例中，所述方法包括：在基底基板上形成多个第一薄膜晶体管，所述多个第一薄膜晶体管中的对应一个形成为包括第一有源层、第一栅电极、第一源电极和第一漏电极；以及，在基底基板上形成多个第二薄膜晶体管，所述多个第二薄膜晶体管中的对应一个形成为包括第二有源层、第二栅电极、第二源电极和第二漏电极。可选地，形成第一源电极包括在分开的构图步骤中形成第一源极子层和形成第二源极子层。可选地，形成第一漏电极包括在分开的构图步骤中形成第一漏极子层和形成第二漏极子层。可选地，利用单个掩模板在相同构图工艺中使用相同材料将第一源极子层和第一漏极子层形成在相同层。可选地，利用单个掩模板在相同构图工艺中使用相同材料将第二源极子层、第二漏极子层、第二源电极和第二漏电极形成在相同层。可选地，所述多个第一薄膜晶体管是多个顶栅型薄膜晶体管。可选地，所述多个第一薄膜晶体管是多个底栅型薄膜晶体管。可选地，所述多个第二薄膜晶体管是多个顶栅型薄膜晶体管。可选地，所述多个第二薄膜晶体管是多个底栅型薄膜晶体管。
图1A是示出根据本公开的一些实施例中的阵列基板的结构的示意图。参照图1A，在一些实施例中，阵列基板包括多个第一薄膜晶体管1和多个第二薄膜晶体管2。阵列基板形成为具有显示区域DA和周边区域PA。可选地，所述多个第一薄膜晶体管1位于显示区域DA中，并且所述多个第二薄膜晶体管2位于周边区域PA中。可选地，阵列基板包括多个子像素11的矩阵阵列，并且所述多个第一薄膜晶体管1中的对应一个位于所述多个子像素11中的一个中，如图1A所示。可选地，阵列基板包括显示驱动器电路12，并且显示驱动器电路12包括所述多个第二薄膜晶体管2。可选地，显示驱动器电路12是阵列基板中的用于驱动多条栅线的阵列上栅极(gate-on-array)电路。可选地，显示驱动器电路12是多路输出选择器(demultiplexer)电路。可选地，阵列基板为液晶阵列基板。
可选地，所述多个第一薄膜晶体管1中的对应一个是具有金属氧化物有源层的薄膜晶体管。可选地，所述多个第二薄膜晶体管2中的对应一个是具有多晶硅有源层的薄膜晶体管。
可选地，所述多个第一薄膜晶体管1中的对应一个是具有多晶硅有源层的薄膜晶体管。可选地，所述多个第二薄膜晶体管2中的对应一个是具有金属氧化物有源层的薄膜晶体管。
如本文所使用，术语“周边区域”指的是设置有用于向阵列基板发送信号的各种电路和电线的区域。为了增加显示设备的透明度，显示设备的非透明或不透明部件(例如，电池、印刷电路板、金属框)可以布置在周边区域中而非布置在显示区域中。如本文所使用，术语“显示区域”指的是阵列基板的实际显示图像的区域。可选地，显示区域可以包括子像素区域和子像素间区域两者。子像素区域指的是子像素的发光区域，比如液晶显示器中与像素电极对应的区域或者有机发光二极管显示器中与发光层对应的区域。子像素间区域指的是相邻子像素区域之间的区域，比如液晶显示器中与黑矩阵对应的区域或者有机发光二极管显示器中与像素限定层对应的区域。可选地，子像素间区域是同一像素中相邻子像素区域之间的区域。可选地，子像素间区域是来自两个相邻像素的两个相邻子像素区域之间的区域。
在一些实施例中，阵列基板的显示区域包括多个第一薄膜晶体管和多个第二薄膜晶体管两者。图1B是示出根据本公开的一些实施例中的阵列基板的结构的示意图。参照图1B，在一些实施例中，阵列基板包括多个第一薄膜晶体管1和多个第二薄膜晶体管2，两者均位于显示区域DA中。在一个示例中，阵列基板包括多个子像素11的矩阵阵列，所述多个子像素11中的对应一个包括所述多个第一薄膜晶体管1中的至少一个和所述多个第二薄膜晶体管2中的对应一个。可选地，阵列基板为有机发光二极管阵列基板。
可选地，所述多个第一薄膜晶体管1中的对应一个是具有金属氧化物有源层的薄膜晶体管。可选地，所述多个第二薄膜晶体管2中的对应一个是具有多晶硅有源层的薄膜晶体管。
可选地，所述多个第一薄膜晶体管1中的对应一个是具有多晶硅有源层的薄膜晶体管。可选地，所述多个第二薄膜晶体管2中的对应一个是具有金属氧化物有源层的薄膜晶体管。
可选地，所述多个第一薄膜晶体管1是有机发光二极管阵列基板中的驱动薄膜晶体管(例如，连接至电源线并且连接至发光二极管的晶体管)。可选地，所述多个第二薄膜晶体管2是有机发光二极管阵列基板中的开关薄膜晶体管(例如，连接至数据线和驱动晶体管的栅电极的晶体管，即，地址选择薄膜晶体管)。
可选地，所述多个第一薄膜晶体管1是有机发光二极管阵列基板中的开关薄膜晶体管(例如，连接至数据线和驱动晶体管的栅电极的晶体管，即，地址选择薄膜晶体管)。可选地，所述多个第二薄膜晶体管2是有机发光二极管阵列基板中的驱动薄膜晶体管(例如，连接至电源线并且连接至发光二极管的晶体管)。
在一些实施例中，所述多个第一薄膜晶体管位于显示区域中，并且所述多个第二薄膜晶体管位于显示区域和周边区域中。图1C是示出根据本公开的一些实施例中的阵列基板的结构的示意图。参照图1C，在一些实施例中，阵列基板包括多个第一薄膜晶体管1和多个第二薄膜晶体管2。周边区域PA包括所述多个第二薄膜晶体管2中的复数个第二薄膜晶体管。显示区域DA包括所述多个第一薄膜晶体管1和所述多个第二薄膜晶体管2中的复数个第二薄膜晶体管。在一个示例中，阵列基板为有机发光二极管阵列基板。可选地，位于周边区域PA中的所述复数个第二薄膜晶体管2是布置在周边区域PA中的显示驱动器电路12中的薄膜晶体管。
可选地，所述多个第一薄膜晶体管1是有机发光二极管阵列基板中的驱动薄膜晶体管(例如，连接至电源线并且连接至发光二极管的晶体管)。可选地，位于显示区域DA中的所述复数个第二薄膜晶体管2是有机发光二极管阵列基板中的开关薄膜晶体管(例如，连接至数据线和驱动晶体管的栅电极的晶体管，即，地址选择薄膜晶体管)。
可选地，所述多个第一薄膜晶体管1是有机发光二极管阵列基板中的开关薄膜晶体管(例如，连接至数据线和驱动晶体管的栅电极的晶体管，即，地址选择薄膜晶体管)。可选地，位于显示区域DA中的所述复数个第二薄膜晶体管2是有机发光二极管阵列基板中的驱动薄膜晶体管(例如，连接至电源线并且连接至发光二极管的晶体管)。
图2A至图2E示出了根据本公开的一些实施例中的制造阵列基板的方法。参照图2E，所述方法包括在基底基板10上形成多个第一薄膜晶体管1和在基底基板10上形成多个第二薄膜晶体管2。所述多个第一薄膜晶体管1中的对应一个形成为包括第一有源层ACT1、第一栅电极G1、第一源电极S1和第一漏电极D1。所述多个第二薄膜晶体管2中的对应一个形成为包括第二有源层ACT2、第二栅电极G2、第二源电极S2和第二漏电极D2。第一栅绝缘层GI1形成在第一栅电极G1与第一有源层ACT1之间。第二栅绝缘层GI2形成在第二栅电极G2与第二有源层ACT2之间。可选地，第一有源层ACT1和第二有源层ACT2形成在不同层。可选地，第一栅绝缘层GI1和第二栅绝缘层GI2形成为两个不同绝缘层。可选地，第一栅电极G1和第二栅电极G2形成在不同层。
在一些实施例中，形成第一源电极S1的步骤包括在分开的构图步骤中形成第一源极子层S1-1和形成第二源极子层S1-2，并且形成第一漏电极D1的步骤包括在分开的构图步骤中形成第一漏极子层D1-1和形成第二漏极子层D1-2，如图2A至图2E所示。可选地，利用单个掩模板在相同构图工艺中使用相同材料将第一源极子层S1-1和第一漏极子层D1-1形成在相同层。可选地，利用单个掩模板在相同构图工艺中使用相同材料将第二源极子层S1-2、第二漏极子层D1-2、第二源电极S2和第二漏电极D2形成在相同层。
如本文所使用，术语“相同层”指的是在相同步骤中同时形成的各层之间的关系。在一个示例中，当第一源极子层S1-1和第一漏极子层D1-1作为在相同材料层中执行的相同构图工艺的一个或多个步骤的结果而形成时，它们位于相同层。在另一个示例中，可以通过同时执行形成第一源极子层S1-1的步骤和形成第一漏极子层D1-1的步骤而将第一源极子层S1-1和第一漏极子层D1-1形成在相同层。术语“相同层”不总是意味着层的厚度或层的高度在截面图中是相同的。
参照图2A，描述顶栅型薄膜晶体管以示出所述方法。具体地，在基底基板10上形成第一有源层ACT1，在第一有源层ACT1的远离基底基板10的一侧形成第一栅绝缘层GI1，并且在第一栅绝缘层GI1的远离第一有源层ACT1的一侧形成第一栅电极G1。在基底基板10上形成第二有源层ACT2，在第二有源层ACT2的远离基底基板10的一侧形成第二栅绝缘层GI2，并且在第二栅绝缘层GI2的远离第二有源层ACT2的一侧形成第二栅电极G2。可选地，第一有源层ACT1和第二有源层ACT2形成在不同层。
参照图2B，执行第一蚀刻处理以暴露第一有源层ACT1的第一源电极接触区域和第一漏电极接触区域。具体地，形成分别与第一有源层ACT1的第一源电极接触区域和第一漏电极接触区域对应的第一过孔V1和第二过孔V2，以暴露第一有源层ACT1的第一源电极接触区域和第一漏电极接触区域。在第一蚀刻处理期间，第二有源层ACT2的整个表面由例如绝缘材料保护且未暴露。由于在第一蚀刻处理期间保护并且未暴露第二有源层ACT2，因此第二有源层ACT2未暴露于第一蚀刻处理中使用的蚀刻剂(例如，酸性蚀刻剂)。因此，可以避免蚀刻剂导致的对第二有源层ACT2的损坏的问题，导致薄膜晶体管的更稳定的有源层和增强的性能，特别是当第二有源层ACT2由金属氧化物材料制成时。
参照图2C，形成第一源极子层S1-1以填充在第一过孔V1中，并且形成第一漏极子层D1-1以填充在第二过孔V2中。可选地，第一源极子层S1-1形成为与第一有源层ACT1的第一源电极接触区域直接接触，并且第一漏极子层D1-1形成为与第一有源层ACT1的第一漏电极接触区域直接接触，以保护第一有源层ACT1。
参照图2D，在形成第一源极子层S1-1和第一漏极子层D1-1之后，随后执行第二蚀刻处理以暴露第二有源层ACT2的第二源电极接触区域和第二漏电极接触区域。具体地，形成分别与第二有源层ACT2的第二源电极接触区域和第二漏电极接触区域对应的第三过孔V3和第四过孔V4，以暴露第二有源层ACT2的第二源电极接触区域和第二漏电极接触区域。在第二蚀刻处理期间，第一有源层ACT1的整个表面受保护且未暴露，例如，第一有源层ACT1的整个表面部分地通过第一源极子层S1-1和第一漏极子层D1-1而未暴露且受保护。由于在第二蚀刻处理期间保护并且未暴露第一有源层ACT1，因此第一有源层ACT1未暴露于第二蚀刻处理中使用的蚀刻剂(例如，酸性蚀刻剂)。因此，可以避免蚀刻剂导致的对第一有源层ACT1的损坏的问题，导致薄膜晶体管的更稳定的有源层和增强的性能，特别是当第一有源层ACT1由金属氧化物材料制成时。
参照图2E，在形成第三过孔V3和第四过孔V4之后，在相同构图工艺中在相同层形成第二源极子层S1-2、第二漏极子层D1-2、第二源电极S2和第二漏电极D2。第二源极子层S1-2形成在第一源极子层S1-1的远离基底基板10的一侧，并且可选地形成为与第一源极子层S1-1直接接触。第二漏极子层D1-2形成在第一漏极子层D1-1的远离基底基板10的一侧，并且可选地形成为与第一漏极子层D1-1直接接触。第二源电极S2形成为填充在第三过孔V3中，第二漏电极D2形成为填充在第四过孔V4中。
在一些实施例中，第一有源层ACT1和第二有源层ACT2形成为选自硅有源层和金属氧化物有源层的两个不同有源层。可选地，通过用于将非晶硅材料转换为多晶硅材料的结晶化处理来形成硅有源层。可选地，金属氧化物有源层的整个表面在结晶化处理期间受保护且未暴露。由于结晶化处理通常涉及高温退火工艺，如果在结晶化处理期间暴露金属氧化物有源层的表面，高温退火工艺将会不利地影响所制造的薄膜晶体管的金属氧化物有源层的稳定性和性能。
在一个示例中，第一有源层ACT1形成为金属氧化物有源层并且第二有源层ACT2形成为硅有源层。例如，可以在图2A或图2C所示的步骤中而不是在图2B所示的步骤(第一有源层ACT1的表面部分暴露时)中执行用于形成第二有源层ACT2的结晶化处理。
在一个示例中，第二有源层ACT2形成为金属氧化物有源层并且第一有源层ACT1形成为硅有源层。例如，可以在图2A至图2C所示的步骤中而不是在图2D所示的步骤(第二有源层ACT2的表面部分暴露时)中执行用于形成第二有源层ACT2的结晶化处理。
图3A示出了根据本公开的一些实施例中的第一有源层的区域。参照图3A，形成分别与第一有源层ACT1的第一源电极接触区域SCR1和第一漏电极接触区域DCR1对应的第一过孔V1和第二过孔V2，以暴露第一有源层ACT1的第一源电极接触区域SCR1和第一漏电极接触区域DCR1。第一有源层ACT1的第一沟道区域CR1位于第一源电极接触区域SCR1和第一漏电极接触区域DCR1之间。
图3B示出了根据本公开的一些实施例中的第二有源层的区域。参照图3B，形成分别与第二有源层ACT2的第二源电极接触区域SCR2和第二漏电极接触区域DCR2对应的第三过孔V3和第四过孔V4，以暴露第二有源层ACT2的第二源电极接触区域SCR2和第二漏电极接触区域DCR2。第二有源层ACT2的第二沟道区域CR2位于第二源电极接触区域SCR2和第二漏电极接触区域DCR2之间。
图4A至图4I示出了根据本公开的一些实施例中的制造阵列基板的方法。图5A至图5I示出了根据本公开的一些实施例中的制造阵列基板的方法。参照图4A至图4I和图5A至图5I，在基底基板10(例如，玻璃基板)、基底基板10上的柔性基底基板20(例如，聚酰亚胺基板)和柔性基底基板20的远离基底基板10的一侧的缓冲层30上，制造阵列基板。在图4A至图4I中，第一有源层ACT1位于第二有源层ACT2的远离基底基板10的一侧。在图5A至图5I中，第二有源层ACT2位于第一有源层ACT1的远离基底基板10的一侧。可选地，所述多个第一薄膜晶体管1是金属氧化物薄膜晶体管。可选地，所述多个第一薄膜晶体管1是多晶硅薄膜晶体管。可选地，所述多个第二薄膜晶体管2是金属氧化物薄膜晶体管。可选地，所述多个第二薄膜晶体管2是多晶硅薄膜晶体管。
可选地，所述多个第一薄膜晶体管1位于显示区域中，并且所述多个第二薄膜晶体管2位于周边区域中。可选地，所述多个第一薄膜晶体管1位于周边区域中，并且所述多个第二薄膜晶体管2位于显示区域中。
可选地，所述多个第一薄膜晶体管1是有机发光二极管阵列基板中的驱动薄膜晶体管(例如，连接至电源线并且连接至发光二极管的晶体管)。可选地，所述多个第二薄膜晶体管2是有机发光二极管阵列基板中的开关薄膜晶体管(例如，连接至数据线和驱动晶体管的栅电极的晶体管，即，地址选择薄膜晶体管)。可选地，所述多个第一薄膜晶体管1是有机发光二极管阵列基板中的开关薄膜晶体管(例如，连接至数据线和驱动晶体管的栅电极的晶体管，即，地址选择薄膜晶体管)。可选地，所述多个第二薄膜晶体管2是有机发光二极管阵列基板中的驱动薄膜晶体管(例如，连接至电源线并且连接至发光二极管的晶体管)。
在一些实施例中，第一有源层ACT1和第二有源层ACT2形成在两个不同层。在一些实施例中，所述方法还包括形成第一层间介电层40和形成第二层间介电层50。第一层间介电层40形成在第一有源层ACT1与第二有源层ACT2之间。第二层间介电层50形成在第一有源层ACT1和第二有源层ACT2的远离基底基板10的一侧。
参照图4A，在基底基板10上形成第二有源层ACT2，在第二有源层ACT2的远离基底基板10的一侧形成第二栅绝缘层GI2，在第二栅绝缘层GI2的远离第二有源层ACT2的一侧形成第二栅电极G2，在第二栅电极G2的远离基底基板10的一侧形成第一层间介电层40，在第一层间介电层40的远离基底基板10的一侧形成第一有源层ACT1，在第一有源层ACT1的远离基底基板10的一侧形成第一栅绝缘层GI1，在第一栅绝缘层GI1的远离基底基板10的一侧形成第一栅电极G1，并且在第一栅电极G1的远离基底基板10的一侧形成第二层间介电层50。第一层间介电层40形成在第二有源层ACT2的远离基底基板10的一侧，第一有源层ACT1形成在第一层间介电层40的远离基底基板10的一侧，并且第二层间介电层50形成在第一有源层ACT1的远离基底基板10的一侧。
参照图4B，在第一蚀刻处理期间分别形成贯穿第二层间介电层50的第一过孔V1和第二过孔V2以暴露第一有源层ACT1的第一源电极接触区域和第一漏电极接触区域。
参照图4C，形成第一源极子层S1-1以填充在第一过孔V1中，并且形成第一漏极子层D1-1以填充在第二过孔V2中，以例如盖住第一有源层ACT1的暴露表面。
参照图4D，在形成第一源极子层S1-1和第一漏极子层D1-1之后，在第二蚀刻处理期间分别形成贯穿第一层间介电层40，第二栅绝缘层GI2，和第二层间介电层50的第三过孔V3和第四过孔V4以暴露第二有源层ACT2的第二源电极接触区域和第二漏电极接触区域。
参照图4E，在相同构图工艺中并且可选地使用相同材料和单个掩膜板形成第二源极子层S1-2、第二漏极子层D1-2、第二源电极S2和第二漏电极D2。第二源电极S2形成为填充在第三过孔V3中，第二漏电极D2形成为填充在第四过孔V4中。第二源极子层S1-2形成在第一源极子层S1-1的一侧，并且电连接至第一源极子层S1-1。第二漏极子层D1-2形成在第一漏极子层D1-1的一侧，并且电连接至第一漏极子层D1-1。
在一些实施例中，第一有源层ACT1为金属氧化物有源层并且第二有源层ACT2为硅有源层。可选地，在形成第一源极子层S1-1和第一漏极子层D1-1之后，所述方法还包括在部分地通过第一源极子层S1-1和第一漏极子层D1-1保护第一有源层ACT1的同时执行结晶化处理以将非晶硅材料转换成多晶硅材料，从而形成第二有源层ACT2。
可选地，使用金属材料形成第一源极子层S1-1和第一漏极子层D1-1；并且，使用金属材料形成第二源极子层S1-2、第二漏极子层D1-2、第二源电极S2和第二漏电极D2。可选地，使用相同金属材料形成第一源极子层S1-1、第一漏极子层D1-1、第二源极子层S1-2、第二漏极子层D1-2、第二源电极S2和第二漏电极D2。
参照图4F，在第一源电极S1、第一漏电极D1、第二源电极S2和第二漏电极D2的远离基底基板10的一侧形成平坦化层60。形成贯穿平坦化层60的过孔，从而暴露第一漏电极D1的表面。
参照图4G，在平坦化层60的远离基底基板10的一侧形成像素电极70。像素电极70形成为通过贯穿平坦化层60的过孔电连接至第一漏电极D1。
参照图4H，在像素电极70的远离基底基板10的一侧形成绝缘层80。
参照图4I，在绝缘层80的远离基底基板10的一侧形成公共电极90。
参照图5A，在基底基板10上形成第一有源层ACT1，在第一有源层ACT1的远离基底基板10的一侧形成第一栅绝缘层GI1，在第一栅绝缘层GI1的远离第一有源层ACT1的一侧形成第一栅电极G1，在第一栅电极G1的远离基底基板10的一侧形成第一层间介电层40，在第一层间介电层40的远离基底基板10的一侧形成第二有源层ACT2，在第二有源层ACT2的远离基底基板10的一侧形成第二栅绝缘层GI2，在第二栅绝缘层GI2的远离基底基板10的一侧形成第二栅电极G2，并且在第二栅电极G2的远离基底基板10的一侧形成第二层间介电层50。第一层间介电层40形成在第一有源层ACT1的远离基底基板10的一侧，第二有源层ACT2形成在第一层间介电层40的远离基底基板10的一侧，并且第二层间介电层50形成在第二有源层ACT2的远离基底基板10的一侧。
参照图5B，在第一蚀刻处理期间分别形成贯穿第一层间介电层40，第一栅绝缘层GI1，和第二层间介电层50的第一过孔V1和第二过孔V2以暴露第一有源层ACT1的第一源电极接触区域和第一漏电极接触区域。
参照图5C，形成第一源极子层S1-1以填充在第一过孔V1中，并且形成第一漏极子层D1-1以填充在第二过孔V2中，以例如盖住第一有源层ACT1的暴露表面。
参照图5D，在形成第一源极子层S1-1和第一漏极子层D1-1之后，在第二蚀刻处理期间分别形成贯穿第二层间介电层50的第三过孔V3和第四过孔V4以暴露第二有源层ACT2的第二源电极接触区域和第二漏电极接触区域。
参照图5E，在相同构图工艺中并且可选地使用相同材料和单个掩膜板形成第二源极子层S1-2、第二漏极子层D1-2、第二源电极S2和第二漏电极D2。第二源电极S2形成为填充在第三过孔V3中，第二漏电极D2形成为填充在第四过孔V4中。第二源极子层S1-2形成在第一源极子层S1-1的一侧，并且电连接至第一源极子层S1-1。第二漏极子层D1-2形成在第一漏极子层D1-1的一侧，并且电连接至第一漏极子层D1-1。
在一些实施例中，第一有源层ACT1为硅有源层并且第二有源层ACT2为金属氧化物有源层。可选地，在形成第三过孔V3和第四过孔V4之前，所述方法还包括在通过第二层间介电层50保护第二有源层ACT2的同时执行结晶化处理以将非晶硅材料转换为多晶硅材料，从而形成第一有源层ACT1。
可选地，使用金属材料形成第一源极子层S1-1和第一漏极子层D1-1；并且，使用金属材料形成第二源极子层S1-2、第二漏极子层D1-2、第二源电极S2和第二漏电极D2。可选地，使用相同金属材料形成第一源极子层S1-1、第一漏极子层D1-1、第二源极子层S1-2、第二漏极子层D1-2、第二源电极S2和第二漏电极D2。
参照图5F，在第一源电极S1、第一漏电极D1、第二源电极S2和第二漏电极D2的远离基底基板10的一侧形成平坦化层60。形成贯穿平坦化层60的过孔，从而暴露第二漏电极D2的表面。
参照图5G，在平坦化层60的远离基底基板10的一侧形成像素电极70。像素电极70形成为通过贯穿平坦化层60的过孔电连接至第二漏电极D2。
参照图5H，在像素电极70的远离基底基板10的一侧形成绝缘层80。
参照图5I，在绝缘层80的远离基底基板10的一侧形成公共电极90。
另一方面，本公开提供了一种阵列基板。在一些实施例中，阵列基板包括多个第一薄膜晶体管和多个第二薄膜晶体管。所述多个第一薄膜晶体管中的对应一个包括第一有源层、第一栅电极、第一源电极和第一漏电极。所述多个第二薄膜晶体管中的对应一个包括第二有源层、第二栅电极、第二源电极和第二漏电极。第一源电极包括第一源极子层和位于第一源极子层的远离基底基板的一侧的第二源极子层。第一漏电极包括第一漏极子层和位于第一漏极子层的远离基底基板的一侧的第二漏极子层。第一源极子层和第一漏极子层位于相同层并且由相同材料制成。第二源极子层、第二漏极子层、第二源电极和第二漏电极位于相同层并且由相同材料制成。可选地，第一源极子层和第一漏极子层由第一金属材料制成；第二源极子层、第二漏极子层、第二源电极和第二漏电极由不同于第一金属材料的第二金属材料制成。
可选地，所述多个第一薄膜晶体管是金属氧化物薄膜晶体管。可选地，所述多个第一薄膜晶体管是多晶硅薄膜晶体管。可选地，所述多个第二薄膜晶体管是金属氧化物薄膜晶体管。可选地，所述多个第二薄膜晶体管是多晶硅薄膜晶体管。
可选地，所述多个第一薄膜晶体管位于显示区域中，并且所述多个第二薄膜晶体管位于周边区域中。可选地，所述多个第一薄膜晶体管位于周边区域中，并且所述多个第二薄膜晶体管位于显示区域中。
可选地，所述多个第一薄膜晶体管是有机发光二极管阵列基板中的驱动薄膜晶体管(例如，连接至电源线并且连接至发光二极管的晶体管)。可选地，所述多个第二薄膜晶体管是有机发光二极管阵列基板中的开关薄膜晶体管(例如，连接至数据线和驱动晶体管的栅电极的晶体管，即，地址选择薄膜晶体管)。可选地，所述多个第一薄膜晶体管是有机发光二极管阵列基板中的开关薄膜晶体管(例如，连接至数据线和驱动晶体管的栅电极的晶体管，即，地址选择薄膜晶体管)。可选地，所述多个第二薄膜晶体管是有机发光二极管阵列基板中的驱动薄膜晶体管(例如，连接至电源线并且连接至发光二极管的晶体管)。
另一方面，本公开提供了一种显示面板，其具有本文所述的或通过本文所述方法制造的阵列基板和面对阵列基板的对置基板。可选地，显示面板为液晶显示面板。可选地，显示面板为有机发光二极管显示面板。
另一方面，本公开提供了一种显示设备，其具有本文所述的或通过本文所述方法制造的阵列基板以及与阵列基板连接的一个或多个集成电路。可选地，所述显示设备为液晶显示设备。可选地，所述显示设备为有机发光二极管显示设备。适当显示设备的示例包括但不限于：电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数字相框、GPS等。
出于示意和描述目的已示出对本发明实施例的上述描述。其并非旨在穷举或将本发明限制为所公开的确切形式或示例性实施例。因此，上述描述应当被认为是示意性的而非限制性的。显然，许多修改和变形对于本领域技术人员而言将是显而易见的。选择和描述这些实施例是为了解释本发明的原理和其最佳方式的实际应用，从而使得本领域技术人员能够理解本发明适用于特定用途或所构思的实施方式的各种实施例及各种变型。本发明的范围旨在由所附权利要求及其等同形式限定，其中除非另有说明，否则所有术语以其最宽的合理意义解释。因此，术语“发明”、“本发明”等不一定将权利范围限制为具体实施例，并且对本发明示例性实施例的参考不隐含对本发明的限制，并且不应推断出这种限制。本发明仅由随附权利要求的精神和范围限定。此外，这些权利要求可涉及使用跟随有名词或元素的“第一”、“第二”等术语。这种术语应当理解为一种命名方式而非意在对由这种命名方式修饰的元素的数量进行限制，除非给出具体数量。所描述的任何优点和益处不一定适用于本发明的全部实施例。应当认识到的是，本领域技术人员在不脱离随附权利要求所限定的本发明的范围的情况下可以对所描述的实施例进行变化。此外，本公开中没有元件和组件是意在贡献给公众的，无论该元件或组件是否明确地记载在随附权利要求中。

Claims (16)

1.一种制造阵列基板的方法，包括：
在基底基板上形成多个第一薄膜晶体管，所述多个第一薄膜晶体管中的对应一个形成为包括第一有源层、第一栅电极、第一源电极和第一漏电极；以及
在所述基底基板上形成多个第二薄膜晶体管，所述多个第二薄膜晶体管中的对应一个形成为包括第二有源层、第二栅电极、第二源电极和第二漏电极；
其中，形成所述第一源电极包括在分开的构图步骤中形成第一源极子层和形成第二源极子层；
形成所述第一漏电极包括在分开的构图步骤中形成第一漏极子层和形成第二漏极子层；
利用单个掩模板在相同构图工艺中使用相同材料将所述第一源极子层和所述第一漏极子层形成在相同层；并且
利用单个掩模板在相同构图工艺中使用相同材料将所述第二源极子层、所述第二漏极子层、所述第二源电极和所述第二漏电极形成在相同层；
所述第一有源层和所述第二有源层形成在不同层；
所述第二有源层的整个表面在用于暴露所述第一有源层的第一源电极接触区域和第一漏电极接触区域的第一蚀刻处理期间受保护且未暴露；并且
所述第一有源层的整个表面在用于暴露所述第二有源层的第二源电极接触区域和第二漏电极接触区域的第二蚀刻处理期间受保护且未暴露；
所述第一有源层和所述第二有源层形成为选自硅有源层和金属氧化物有源层的两个不同有源层；
通过用于将非晶硅材料转换为多晶硅材料的结晶化处理来形成所述硅有源层；并且
所述金属氧化物有源层的整个表面在所述结晶化处理期间受保护且未暴露；
其中，在对与所述金属氧化物有源层的源电极和漏电极对应的过孔进行填充以分别形成源电极子层和漏电极子层之后，执行所述结晶化处理。
2.根据权利要求1所述的方法，其中，所述第一有源层的所述整个表面在所述第二蚀刻处理期间部分地通过所述第一源极子层和所述第一漏极子层而未暴露且受保护；并且
所述第二有源层的所述整个表面在所述第一蚀刻处理期间通过绝缘材料而未暴露且受保护。
3.根据权利要求1所述的方法，其中，在所述第二蚀刻处理之前执行所述第一蚀刻处理。
4.根据权利要求1所述的方法，其中，所述第一有源层和所述第二有源层形成在两个不同层；
所述方法还包括形成第一层间介电层和形成第二层间介电层；
所述第一层间介电层形成在所述第一有源层与所述第二有源层之间；并且
所述第二层间介电层形成在所述第一有源层和所述第二有源层的远离所述基底基板的一侧。
5.根据权利要求4所述的方法，包括：
在所述第一蚀刻处理期间形成第一过孔和第二过孔以暴露所述第一有源层的所述第一源电极接触区域和所述第一漏电极接触区域；
形成填充在所述第一过孔中的所述第一源极子层和填充在所述第二过孔中的所述第一漏极子层以保护所述第一有源层；
在形成所述第一源极子层和所述第一漏极子层之后，在所述第二蚀刻处理期间形成第三过孔和第四过孔以暴露所述第二有源层的所述第二源电极接触区域和所述第二漏电极接触区域；以及
在相同构图工艺中形成所述第二源极子层、所述第二漏极子层、所述第二源电极和所述第二漏电极，所述第二源电极形成为填充在所述第三过孔中，所述第二漏电极形成为填充在所述第四过孔中。
6.根据权利要求5所述的方法，其中，所述第一层间介电层形成在所述第二有源层的远离所述基底基板的一侧；
所述第一有源层形成在所述第一层间介电层的远离所述基底基板的一侧；并且
所述第二层间介电层形成在所述第一有源层的远离所述基底基板的一侧。
7.根据权利要求6所述的方法，包括：
在所述第一蚀刻处理期间分别形成贯穿所述第二层间介电层的第一过孔和第二过孔以暴露所述第一有源层的所述第一源电极接触区域和所述第一漏电极接触区域；
形成填充在所述第一过孔中的所述第一源极子层和填充在所述第二过孔中的所述第一漏极子层以保护所述第一有源层；
在形成所述第一源极子层和所述第一漏极子层之后，在所述第二蚀刻处理期间分别形成贯穿所述第一层间介电层和所述第二层间介电层的第三过孔和第四过孔以暴露所述第二有源层的所述第二源电极接触区域和所述第二漏电极接触区域；并且
在相同构图工艺中形成所述第二源极子层、所述第二漏极子层、所述第二源电极和所述第二漏电极，所述第二源电极形成为填充在所述第三过孔中，所述第二漏电极形成为填充在所述第四过孔中。
8.根据权利要求7所述的方法，其中，所述第一有源层是金属氧化物有源层并且所述第二有源层是硅有源层；并且
在形成所述第一源极子层和所述第一漏极子层之后，所述方法还包括执行结晶化处理以将非晶硅材料转换为多晶硅材料，从而形成所述第二有源层。
9.根据权利要求5所述的方法，其中，所述第一层间介电层形成在所述第一有源层的远离所述基底基板的一侧；
所述第二有源层形成在所述第一层间介电层的远离所述基底基板的一侧；并且
所述第二层间介电层形成在所述第二有源层的远离所述基底基板的一侧。
10.根据权利要求9所述的方法，包括：
在所述第一蚀刻处理期间分别形成贯穿所述第一层间介电层和所述第二层间介电层的第一过孔和第二过孔以暴露所述第一有源层的所述第一源电极接触区域和所述第一漏电极接触区域；
形成填充在所述第一过孔中的所述第一源极子层和填充在所述第二过孔中的所述第一漏极子层以保护所述第一有源层；
在形成所述第一源极子层和所述第一漏极子层之后，在所述第二蚀刻处理期间分别形成贯穿所述第二层间介电层的第三过孔和第四过孔以暴露所述第二有源层的所述第二源电极接触区域和所述第二漏电极接触区域；以及
在相同构图工艺中形成所述第二源极子层、所述第二漏极子层、所述第二源电极和所述第二漏电极，所述第二源电极形成为填充在所述第三过孔中，所述第二漏电极形成为填充在所述第四过孔中。
11.根据权利要求10所述的方法，其中，所述第一有源层是硅有源层并且所述第二有源层是金属氧化物有源层；并且
在形成所述第三过孔和所述第四过孔之前，所述方法还包括执行结晶化处理以将非晶硅材料转换为多晶硅材料，从而形成所述第一有源层。
12.根据权利要求1至11中任一项所述的方法，其中，所述多个第一薄膜晶体管中的所述对应一个和所述多个第二薄膜晶体管中的所述对应一个形成为选自硅薄膜晶体管和金属氧化物薄膜晶体管的两个不同薄膜晶体管；并且
所述金属氧化物薄膜晶体管形成在所述阵列基板的显示区域中，并且所述硅薄膜晶体管形成在所述阵列基板的周边区域中。
13.根据权利要求1至11中任一项所述的方法，其中，所述多个第一薄膜晶体管中的所述对应一个和所述多个第二薄膜晶体管中的所述对应一个形成为选自硅薄膜晶体管和金属氧化物薄膜晶体管的两个不同薄膜晶体管；
所述硅薄膜晶体管形成为与电源线和有机发光二极管电连接的驱动薄膜晶体管；并且
所述金属氧化物薄膜晶体管形成为与数据线和所述硅薄膜晶体管的栅电极电连接的开关薄膜晶体管。
14.根据权利要求1至11中任一项所述的方法，其中，使用金属材料形成所述第一源极子层和所述第一漏极子层；并且
使用金属材料形成所述第二源极子层、所述第二漏极子层、所述第二源电极和所述第二漏电极。
15.一种阵列基板，所述阵列基板通过权利要求1至14中任一项所述的方法制造。
16.一种显示设备，包括通过权利要求1至14中任一项所述的方法制造的阵列基板、以及与所述阵列基板连接的一个或多个集成电路。
CN201980000497.8A 2019-04-15 2019-04-15 制造阵列基板的方法、阵列基板、显示设备 Active CN112119498B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/082704 WO2020210946A1 (en) 2019-04-15 2019-04-15 Method of fabricating array substrate, array substrate, and display apparatus

Publications (2)

Publication Number Publication Date
CN112119498A CN112119498A (zh) 2020-12-22
CN112119498B true CN112119498B (zh) 2024-05-24

Family

ID=72836990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980000497.8A Active CN112119498B (zh) 2019-04-15 2019-04-15 制造阵列基板的方法、阵列基板、显示设备

Country Status (3)

Country Link
US (1) US11532679B2 (zh)
CN (1) CN112119498B (zh)
WO (1) WO2020210946A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097230B (zh) * 2021-03-29 2023-01-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997025A (zh) * 2009-08-25 2011-03-30 三星移动显示器株式会社 有机发光二极管显示器及其制造方法
CN106803510A (zh) * 2015-11-26 2017-06-06 乐金显示有限公司 薄膜晶体管基板、显示器及其制造方法
CN107910302A (zh) * 2017-12-15 2018-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102326170B1 (ko) 2015-04-20 2021-11-17 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
KR20180071538A (ko) 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR102519087B1 (ko) * 2017-06-30 2023-04-05 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997025A (zh) * 2009-08-25 2011-03-30 三星移动显示器株式会社 有机发光二极管显示器及其制造方法
CN106803510A (zh) * 2015-11-26 2017-06-06 乐金显示有限公司 薄膜晶体管基板、显示器及其制造方法
CN107910302A (zh) * 2017-12-15 2018-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置

Also Published As

Publication number Publication date
US11532679B2 (en) 2022-12-20
CN112119498A (zh) 2020-12-22
WO2020210946A1 (en) 2020-10-22
US20210233978A1 (en) 2021-07-29

Similar Documents

Publication Publication Date Title
JP4139346B2 (ja) 平板表示装置及びその製造方法
JP5044273B2 (ja) 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
US11665940B2 (en) Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus
US11374074B2 (en) Display panel, display apparatus, and method of fabricating the display panel
JP2008112136A (ja) 表示装置及びその製造方法
US11233106B2 (en) Array substrate, display apparatus, and method of fabricating array substrate
WO2019242600A1 (zh) 有机电致发光显示面板、其制作方法及显示装置
US11563068B2 (en) Substantially transparent display substrate, substantially transparent display apparatus, and method of fabricating substantially transparent display substrate
CN109952532B (zh) 阵列基板、显示装置和制造阵列基板的方法
TWI424237B (zh) 顯示裝置及製造其之方法
CN113345929A (zh) 显示基板及其制备方法、显示装置
US20080197357A1 (en) Display panel and manufacturing method
US20220293640A1 (en) Display device
US8552433B2 (en) Display device
US10741632B2 (en) Display device and manufacturing method thereof
CN112119498B (zh) 制造阵列基板的方法、阵列基板、显示设备
CN113745240A (zh) 显示装置和制造显示装置的方法
TW200530664A (en) Semiconductor device, semiconductor device array substrate and method of manufacturing the same
US20060118787A1 (en) Electronic device with electrostatic discharge protection
CN110783368B (zh) 显示面板及其制造方法、显示终端
US11973088B2 (en) Display device having varying thickness insulating layer
US12022697B2 (en) Display panel, display apparatus, and method of fabricating the display panel
JP2013250319A (ja) アクティブマトリクス基板、製造方法、及び表示装置
US20240049521A1 (en) Display panel and method for manufacturing same
WO2024020750A1 (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant