CN112084128B - 消息中断通信方法、计算机设备和存储介质 - Google Patents
消息中断通信方法、计算机设备和存储介质 Download PDFInfo
- Publication number
- CN112084128B CN112084128B CN202010940540.3A CN202010940540A CN112084128B CN 112084128 B CN112084128 B CN 112084128B CN 202010940540 A CN202010940540 A CN 202010940540A CN 112084128 B CN112084128 B CN 112084128B
- Authority
- CN
- China
- Prior art keywords
- interrupt
- message notification
- root node
- message
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Computer And Data Communications (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明提供了一种PCIe架构中根节点和端节点间的消息中断通信方法、计算机设备和存储介质,属于通信领域,具体包括接收所述根节点向所述端节点发送的信息接收指令;根据所述信息接收指令获取构建虚拟设备的***参数,所述***参数包括读写配置空间函数、***资源分配函数和***资源释放函数;基于所述***函数构建所述虚拟设备,并采用中断控制器生成与所述虚拟设备对应的第一消息通知中断向量号和第一消息通知中断地址;将所述第一消息通知中断向量号和所述第一消息通知中断地址发送给所述根节点,并基于所述第一消息通知中断地址接收所述根节点发送的与所述虚拟设备对应的第一消息通知中断请求,采用所述虚拟设备处理所述第一消息通知中断请求。
Description
技术领域
本发明涉及通信领域,具体涉及一种消息中断通信方法、计算机设备和存储介质。
背景技术
在PCIe(一种高速串行计算机扩展总线标准)***中,EP(Endpoint,端点)设备向RC(Root Complex,根节点)设备提交中断请求采用带内(in-Band)方式实现,带内提交中断的主要途径是MSI(消息信号中断)。
中断是指出现需求时,CPU暂停当前程序执行转而执行处理新情况的程序和执行过程。MSI(消息信号中断)通过存储器写事务提交到RC(根节点),所写入的存储器地址是***专门留作中断提交用的,目标指向RC内中断控制器,所写的数据是提交中断的端节点所对应的中断向量。得到中断向量,与RC相连的CPU立即调用中断服务程序为请求中断的设备服务。由于不必共享中断源,不需要软件再去确认产生中断的设备,省去了识别中断源的辅助开销,也不需要中断引脚信号,中断效率高,PCIe规范规定纯PCIe设备必须支持MSI中断机制。
在PCIe***中,PCIe规范未规定根节点向端节点提交中断请求的方法。传统传递中断请求的方法是特殊功能寄存器法和自定义寄存器法。而根节点向端节点的特殊功能寄存器发送中断请求的方法存在以下缺点:1)特殊功能寄存器的地址和功能未在PCIExpress***中统一规定,其值随设备厂商差异而不同,通用性差;2)特殊功能寄存器功能单一,单个寄存器不能支持多个中断请求;3)需要提供特定中断处理驱动程序,增加了端节点的软件开发成本和开发时间;4)针对特定功能寄存器编写的中断处理程序不能在PCIe***中其他端节点上使用,可移植性差。
根节点向端节点的自定义功能寄存器发送中断请求的方法存在以下缺点:1)自定义寄存器功能,通用性差;2)不具备中断触发功能,需要额外提供驱动程序轮询寄存器状态,调用相应处理程序,增加了中断服务的等待时间,中断效率低;中断处理程序因设备寄存器的不同定义而不同,种类和数量繁杂,增加了设备开发时间和成本,软件程序通用性和规范性差。
发明内容
因此,为了克服上述现有技术的缺点,本发明提供一种实现***中根节点与端节点之间双向MSI消息中断的发送和接收的PCIe架构中根节点和端节点间的消息中断通信方法、计算机设备和存储介质。
为了实现上述目的,本发明提供一种PCIe架构中根节点和端节点间的消息中断通信方法,包括:接收所述根节点向所述端节点发送的信息接收指令;根据所述信息接收指令获取构建虚拟设备的***参数,所述***参数包括读写配置空间函数、***资源分配函数和***资源释放函数;基于所述***函数构建所述虚拟设备,并采用中断控制器生成与所述虚拟设备对应的第一消息通知中断向量号和第一消息通知中断地址;将所述第一消息通知中断向量号和所述第一消息通知中断地址发送给所述根节点,并基于所述第一消息通知中断地址接收所述根节点发送的与所述虚拟设备对应的第一消息通知中断请求,采用所述虚拟设备处理所述第一消息通知中断请求。
在其中一个实施例中,所述接收所述根节点向所述端节点发送的信息请求之前,包括:对根节点和端节点之间的物理链路进行链路训练;基于链路正常的训练结果,根据预定规则配置寄存器的工作参数;获取所述根节点发送的与所述端节点对应的第二消息通知中断向量号和第二消息通知中断地址;根据所述第二消息通知中断向量号和所述第二消息通知中断地址将第二中断请求发送给所述根节点。
在其中一个实施例中,所述对根节点和端节点之间的物理链路进行链路训练,包括:将时钟从数据流中恢复出来,完成位锁定;识别出数据流中每个字符的开始于结束,完成字符锁定;通过根节点与端节点之间相互通信确定所支持的最大链路宽度;对通道排列位置重新排列,完成通道位置翻转;调整根节点与端节点之间对应链路通道的差分信号极性,完成信号极性翻转;协商链路之间数据率;调整链路上信号到达时间,使得各个链路通道上信号是同步到达,完成通道对齐。
在其中一个实施例中,所述根据预定规则配置寄存器的工作参数,包括:根据硬件参数设置读写配置空间函数;根据用户需求设置***资源分配函数和***资源释放函数。
在其中一个实施例中,所述PCIe架构包括一个根节点和多个端节点。
在其中一个实施例中,所述端节点是具有PCIe控制器和中断控制器的PowerPC处理器、ARM处理器或DSP处理器中的任意一种。
本发明还提供了一种计算机设备,包括存储器和处理器,所述存储器存储有计算机介质,其特征在于,所述处理器执行所述计算机程序时实现上述方法的步骤。
本发明还提供了一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实施上述方法的步骤。
与现有技术相比,本发明的优点在于:能够使PCIe***中端节点接收来自根节点的MSI中断消息,实现***中根节点与端节点之间双向MSI消息中断的发送和接收,提高了PCIe***根节点和各个端节点之间中断机制的规范性和统一性;统一规范的MSI中断接口,利于用户程序在各个端节点上移植。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1是本发明的实施例中消息中断通信方法的流程图;
图2是本发明的实施例中消息中断通信方法的流程图;
图3是本发明的实施例中计算机设备的内部结构图。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然,所描述的实施例仅仅是本公开一部分实施例,而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本公开的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。
要说明的是,下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见,本文中所描述的方面可体现于广泛多种形式中,且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开,所属领域的技术人员应了解,本文中所描述的一个方面可与任何其它方面独立地实施,且可以各种方式组合这些方面中的两者或两者以上。举例来说,可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外,可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是,以下实施例中所提供的图示仅以示意方式说明本公开的基本构想,图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
另外,在以下描述中,提供具体细节是为了便于透彻理解实例。然而,所属领域的技术人员将理解,可在没有这些特定细节的情况下实践方面。
如图1所示,本公开实施例提供一种PCIe架构中根节点和端节点间的消息中断通信方法,在PCIe架构中PCIe交换机网络由一个或多个PCIe交换机组成,PCIe***中根节点通过PCIe交换机与多个端节点相连,每个交换机在上电初始化阶段读取芯片默认配置管脚完成工作模式和链路传输速率的初始化配置。在一个实施例中,PCIe架构包括一个根节点和多个端节点。端节点可以是具有PCIe控制器和中断控制器的PowerPC处理器、ARM处理器或DSP处理器中的任意一种。根节点可以是带有PCIe控制器和中断控制器的PowerPC处理器、ARM处理器或是DSP处理器。该消息中断通信方法包括以下步骤:
步骤102,接收根节点向端节点发送的信息接收指令。
服务器接收根节点向端节点发送的信息接收指令。
步骤104,根据信息接收指令获取构建虚拟设备的***参数,***参数包括读写配置空间函数、***资源分配函数和***资源释放函数。
服务器根据信息接收指令获取构建虚拟设备的***参数,***参数包括读写配置空间函数、***资源分配函数和***资源释放函数。读写配置空间函数是指读写数据包可以负载的字节数目范围,可以设置最小值为256。***资源分配函数可以是基地址寄存器的地址范围,最小字节数目可以为4KB,最大字节数目不超过硬件可用内存字节大小,字节数目为2的幂次方。***资源释放函数可以是信息中断能力寄存器中的中断数量,最大数量可以为32,具体数值可以为2的幂次方。
步骤106,基于***函数构建虚拟设备,并采用中断控制器生成与虚拟设备对应的第一消息通知中断向量号和第一消息通知中断地址。
服务器基于***函数构建虚拟设备,并采用中断控制器生成与虚拟设备对应的第一消息通知中断向量号和第一消息通知中断地址。服务器可以通过注册配置空间读函数、配置空间写函数、设备资源分配函数、设备资源释放函数等PCIe***函数创建虚拟PCIe设备。虚拟PCIe设备的描述信息包括设备描述信息和动态中断描述信息链表,其中设备描述信息中的总线号、设备号和功能号全部为0,该虚拟设备参数与操作***中标准消息通知中断驱动接口参数相兼容。服务器采用中断控制器生成与虚拟设备对应的第一消息通知中断向量号(即、设备描述信息中的总线号、设备号和功能号)和第一消息通知中断地址。服务器可以为虚拟PCIe设备分配设备资源,并使用MSI中断驱动为虚拟设备分配n个MSI动态中断资源,其中n为待分配的MSI动态中断资源个数,n≥1,并且n为2的幂次方倍。当根节点完成***枚举后,EP控制器单元向根节点发送中断控制器所分配的MSI中断向量号和MSI中断地址。
步骤108,将第一消息通知中断向量号和第一消息通知中断地址发送给根节点,并基于第一消息通知中断地址接收根节点发送的与虚拟设备对应的第一消息通知中断请求,采用虚拟设备处理第一消息通知中断请求。
服务器将第一消息通知中断向量号和第一消息通知中断地址发送给根节点,并基于第一消息通知中断地址接收根节点发送的与虚拟设备对应的第一消息通知中断请求,采用虚拟设备处理第一消息通知中断请求。端节点中断控制器驱动单元完成中断驱动注册和中断使能,执行MSI中断链表的初始化,完成MSI中断向量号的动态分配和中断向量地址的分配;接收到MSI中断消息后,执行相应中断服务程序,执行用户所注册的中断回调函数。
端节点使能PCIe控制器中断服务函数,该中断服务函数主要处理链路连接错误中断、I/O地址中断、内存地址中断、配置空间错误中断、I/O大小无效中断、超时中断等异常和错误中断;使能虚拟PCIe设备的MSI动态中断资源,构建动态中断资源链表,连接用户中断回调函数和MSI中断消息,使能该中断回调函数。
上述消息中断通信方法,能够使PCIe***中端节点接收来自根节点的MSI中断消息,实现***中根节点与端节点之间双向MSI消息中断的发送和接收,提高了PCIe***根节点和各个端节点之间中断机制的规范性和统一性;统一规范的MSI中断接口,利于用户程序在各个端节点上移植。而且,可以支持多MSI中断消息,可以根据用户需要灵活分配MSI中断数目,执行来自根节点的不同MSI中断处理程序,提高用户灵活性;采用技术成熟的MSI中断机制,中断效率高,中断接口规范性强,提高了软件可移植性;使用满足PCIe规范的MSI能力寄存器,通用性强,不需要额外使用其他寄存器,降低硬件成本;并继承嵌入式***(Linux、vxWorks)中成熟的MSI中断驱动,降低了软件开发成本,缩短了软件开发时间。
在其中一个实施例中,如图2所示,接收根节点向端节点发送的信息请求之前,包括以下步骤:
步骤202,对根节点和端节点之间的物理链路进行链路训练。
服务器对根节点和端节点之间的物理链路进行链路训练。在一个实施例中,链路训练可以由以下训练中的一至多种实现:位锁定(从数据流中恢复时钟)、字符锁定、确定链路宽度、通道位置反转、信号极性反转、确定链路数据率和通道对齐等。
步骤204,基于链路正常的训练结果,根据预定规则配置寄存器的工作参数。
服务器基于链路正常的训练结果,根据预定规则配置寄存器的工作参数。在一个实施例中,服务器根据硬件参数设置读写配置空间函数;服务器根据用户需求设置***资源分配函数和***资源释放函数。
步骤206,获取根节点发送的与端节点对应的第二消息通知中断向量号和第二消息通知中断地址。
服务器获取根节点发送的与端节点对应的第二消息通知中断向量号和第二消息通知中断地址。根节点首先执行链路训练和初始化,包括建立和设置链路宽度、通路和极性反转、协商链路数据速录等,然后判断链路是否链接成功,当链接成功后,执行***枚举,建立PCIe设备列表,为PCIe总线上所有PCIe端节点执行总线地址分配和MSI中断分配,将分配的MSI中断向量号和中断地址写入***中端节点的MSI能力寄存器。
步骤208,根据第二消息通知中断向量号和第二消息通知中断地址将第二中断请求发送给根节点。
服务器根据第二消息通知中断向量号和第二消息通知中断地址将第二中断请求发送给根节点。服务器执行连接MSI中断和使能MSI中断操作,并判断根节点是否接收到端节点MSI发送的中断向量号和中断地址。
在一个实施例中,对根节点和端节点之间的物理链路进行链路训练,包括:将时钟从数据流中恢复出来,完成位锁定;识别出数据流中每个字符的开始于结束,完成字符锁定;通过根节点与端节点之间相互通信确定所支持的最大链路宽度;对通道排列位置重新排列,完成通道位置翻转;调整根节点与端节点之间对应链路通道的差分信号极性,完成信号极性翻转;协商链路之间数据率;调整链路上信号到达时间,使得各个链路通道上信号是同步到达,完成通道对齐。
在一个实施例中,提供了一种计算机设备,该计算机设备可以是服务器,其内部结构图可以如图3所示。该计算机设备包括通过***总线连接的处理器、存储器、网络接口和数据库。其中,该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作***、计算机程序和数据库。该内存储器为非易失性存储介质中的操作***和计算机程序的运行提供环境。该计算机设备的数据库用于存储消息中断通信数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种消息中断通信方法。
本领域技术人员可以理解,图3中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备的限定,具体的计算机设备可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
在一个实施例中,提供了一种计算机设备,包括存储器和处理器,该存储器存储有计算机程序,该处理器执行计算机程序时实现以下步骤:接收根节点向端节点发送的信息接收指令;根据信息接收指令获取构建虚拟设备的***参数,***参数包括读写配置空间函数、***资源分配函数和***资源释放函数;基于***函数构建虚拟设备,并采用中断控制器生成与虚拟设备对应的第一消息通知中断向量号和第一消息通知中断地址;将第一消息通知中断向量号和第一消息通知中断地址发送给根节点,并基于第一消息通知中断地址接收根节点发送的与虚拟设备对应的第一消息通知中断请求,采用虚拟设备处理第一消息通知中断请求。
在一个实施例中,处理器执行计算机程序时实现的接收根节点向端节点发送的信息请求之前,包括:对根节点和端节点之间的物理链路进行链路训练;基于链路正常的训练结果,根据预定规则配置寄存器的工作参数;获取根节点发送的与端节点对应的第二消息通知中断向量号和第二消息通知中断地址;根据第二消息通知中断向量号和第二消息通知中断地址将第二中断请求发送给根节点。
在一个实施例中,处理器执行计算机程序时实现的对根节点和端节点之间的物理链路进行链路训练,包括:将时钟从数据流中恢复出来,完成位锁定;识别出数据流中每个字符的开始于结束,完成字符锁定;通过根节点与端节点之间相互通信确定所支持的最大链路宽度;对通道排列位置重新排列,完成通道位置翻转;调整根节点与端节点之间对应链路通道的差分信号极性,完成信号极性翻转;协商链路之间数据率;调整链路上信号到达时间,使得各个链路通道上信号是同步到达,完成通道对齐。
在一个实施例中,处理器执行计算机程序时实现的根据预定规则配置寄存器的工作参数,包括:根据硬件参数设置读写配置空间函数;根据用户需求设置***资源分配函数和***资源释放函数。
在一个实施例中,提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现以下步骤:接收根节点向端节点发送的信息接收指令;根据信息接收指令获取构建虚拟设备的***参数,***参数包括读写配置空间函数、***资源分配函数和***资源释放函数;基于***函数构建虚拟设备,并采用中断控制器生成与虚拟设备对应的第一消息通知中断向量号和第一消息通知中断地址;将第一消息通知中断向量号和第一消息通知中断地址发送给根节点,并基于第一消息通知中断地址接收根节点发送的与虚拟设备对应的第一消息通知中断请求,采用虚拟设备处理第一消息通知中断请求。
在一个实施例中,计算机程序被处理器执行时实现的接收根节点向端节点发送的信息请求之前,包括:对根节点和端节点之间的物理链路进行链路训练;基于链路正常的训练结果,根据预定规则配置寄存器的工作参数;获取根节点发送的与端节点对应的第二消息通知中断向量号和第二消息通知中断地址;根据第二消息通知中断向量号和第二消息通知中断地址将第二中断请求发送给根节点。
在一个实施例中,计算机程序被处理器执行时实现的对根节点和端节点之间的物理链路进行链路训练,包括:将时钟从数据流中恢复出来,完成位锁定;识别出数据流中每个字符的开始于结束,完成字符锁定;通过根节点与端节点之间相互通信确定所支持的最大链路宽度;对通道排列位置重新排列,完成通道位置翻转;调整根节点与端节点之间对应链路通道的差分信号极性,完成信号极性翻转;协商链路之间数据率;调整链路上信号到达时间,使得各个链路通道上信号是同步到达,完成通道对齐。
在一个实施例中,计算机程序被处理器执行时实现的根据预定规则配置寄存器的工作参数,包括:根据硬件参数设置读写配置空间函数;根据用户需求设置***资源分配函数和***资源释放函数。
以上,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求的保护范围为准。
Claims (8)
1.一种PCIe架构中根节点和端节点间的消息中断通信方法,其特征在于,包括:
接收所述根节点向所述端节点发送的信息接收指令;
根据所述信息接收指令获取构建虚拟设备的***参数,所述***参数包括读写配置空间函数、***资源分配函数和***资源释放函数;
基于所述***参数构建所述虚拟设备,并采用中断控制器生成与所述虚拟设备对应的第一消息通知中断向量号和第一消息通知中断地址;
将所述第一消息通知中断向量号和所述第一消息通知中断地址发送给所述根节点,并基于所述第一消息通知中断地址接收所述根节点发送的与所述虚拟设备对应的第一消息通知中断请求,采用所述虚拟设备处理所述第一消息通知中断请求。
2.根据权利要求1所述的消息中断通信方法,其特征在于,所述接收所述根节点向所述端节点发送的信息接收指令之前,包括:
对根节点和端节点之间的物理链路进行链路训练;
基于链路正常的训练结果,根据预定规则配置寄存器的工作参数;
获取所述根节点发送的与所述端节点对应的第二消息通知中断向量号和第二消息通知中断地址;
根据所述第二消息通知中断向量号和所述第二消息通知中断地址将第二中断请求发送给所述根节点。
3.根据权利要求2所述的消息中断通信方法,其特征在于,所述对根节点和端节点之间的物理链路进行链路训练,包括:
将时钟从数据流中恢复出来,完成位锁定;
识别出数据流中每个字符的开始于结束,完成字符锁定;
通过根节点与端节点之间相互通信确定所支持的最大链路宽度;
对通道排列位置重新排列,完成通道位置翻转;
调整根节点与端节点之间对应链路通道的差分信号极性,完成信号极性翻转;
协商链路之间数据率;
调整链路上信号到达时间,使得各个链路通道上信号是同步到达,完成通道对齐。
4.根据权利要求2所述的消息中断通信方法,其特征在于,所述根据预定规则配置寄存器的工作参数,包括:
根据硬件参数设置读写配置空间函数;
根据用户需求设置***资源分配函数和***资源释放函数。
5.根据权利要求1所述的消息中断通信方法,其特征在于,所述PCIe架构包括一个根节点和多个端节点。
6.根据权利要求1所述的消息中断通信方法,其特征在于,所述端节点是具有PCIe控制器和中断控制器的PowerPC处理器、ARM处理器或DSP处理器中的任意一种。
7.一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求1~5中任意一项所述方法的步骤。
8.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实施权利要求1~5中任意一项所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010940540.3A CN112084128B (zh) | 2020-09-09 | 2020-09-09 | 消息中断通信方法、计算机设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010940540.3A CN112084128B (zh) | 2020-09-09 | 2020-09-09 | 消息中断通信方法、计算机设备和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112084128A CN112084128A (zh) | 2020-12-15 |
CN112084128B true CN112084128B (zh) | 2023-01-17 |
Family
ID=73731720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010940540.3A Active CN112084128B (zh) | 2020-09-09 | 2020-09-09 | 消息中断通信方法、计算机设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112084128B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023015551A1 (zh) * | 2021-08-13 | 2023-02-16 | 深圳市大疆创新科技有限公司 | 通信方法、装置及电子设备 |
CN114185705A (zh) * | 2022-02-17 | 2022-03-15 | 南京芯驰半导体科技有限公司 | 一种基于PCIe的多核异构同步***及方法 |
CN117519970A (zh) * | 2023-11-03 | 2024-02-06 | 成都北中网芯科技有限公司 | 一种PCIe设备及其全局中断资源动态调配方法和*** |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102792272A (zh) * | 2010-02-05 | 2012-11-21 | 超威半导体公司 | 配置成虚拟化客户本地中断控制器的处理器 |
CN105765545A (zh) * | 2014-07-15 | 2016-07-13 | 华为技术有限公司 | PCIe I/O设备共享方法及设备与互联*** |
WO2018176360A1 (en) * | 2017-03-31 | 2018-10-04 | Intel Corporation | Scalable interrupt virtualization for input/output devices |
CN108628782A (zh) * | 2018-03-27 | 2018-10-09 | 天津麒麟信息技术有限公司 | 一种基于飞腾平台的中断转换机制的实现方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8631181B2 (en) * | 2011-09-26 | 2014-01-14 | Oracle International Corporation | Validating message-signaled interrupts by tracking interrupt vectors assigned to devices |
CN102882781B (zh) * | 2012-10-11 | 2015-03-18 | 华为技术有限公司 | 一种报文发送的方法、路由器桥及*** |
US9734096B2 (en) * | 2013-05-06 | 2017-08-15 | Industrial Technology Research Institute | Method and system for single root input/output virtualization virtual functions sharing on multi-hosts |
US9465760B2 (en) * | 2013-11-18 | 2016-10-11 | Futurewei Technologies, Inc. | Method and apparatus for delivering MSI-X interrupts through non-transparent bridges to computing resources in PCI-express clusters |
CN103984591B (zh) * | 2014-05-15 | 2015-04-29 | 中国人民解放军国防科学技术大学 | 计算机虚拟化***的PCI设备INTx中断投递方法 |
CN105335222B (zh) * | 2014-06-04 | 2019-03-19 | 华为技术有限公司 | 中断信息的处理方法、虚拟机监控器及中断控制器 |
US9507740B2 (en) * | 2014-06-10 | 2016-11-29 | Oracle International Corporation | Aggregation of interrupts using event queues |
US10049064B2 (en) * | 2015-01-29 | 2018-08-14 | Red Hat Israel, Ltd. | Transmitting inter-processor interrupt messages by privileged virtual machine functions |
US10067900B2 (en) * | 2015-08-25 | 2018-09-04 | Oracle International Corporation | Virtualized I/O device sharing within a distributed processing node system |
US12026110B2 (en) * | 2020-03-10 | 2024-07-02 | Intel Corporation | Dynamic interrupt provisioning |
-
2020
- 2020-09-09 CN CN202010940540.3A patent/CN112084128B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102792272A (zh) * | 2010-02-05 | 2012-11-21 | 超威半导体公司 | 配置成虚拟化客户本地中断控制器的处理器 |
CN105765545A (zh) * | 2014-07-15 | 2016-07-13 | 华为技术有限公司 | PCIe I/O设备共享方法及设备与互联*** |
WO2018176360A1 (en) * | 2017-03-31 | 2018-10-04 | Intel Corporation | Scalable interrupt virtualization for input/output devices |
CN108628782A (zh) * | 2018-03-27 | 2018-10-09 | 天津麒麟信息技术有限公司 | 一种基于飞腾平台的中断转换机制的实现方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112084128A (zh) | 2020-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112084128B (zh) | 消息中断通信方法、计算机设备和存储介质 | |
US10845868B2 (en) | Methods and apparatus for running and booting an inter-processor communication link between independently operable processors | |
EP3033681B1 (en) | Method and apparatus for delivering msi-x interrupts through non-transparent bridges to computing resources in pci-express clusters | |
US9467511B2 (en) | Techniques for use of vendor defined messages to execute a command to access a storage device | |
US6078970A (en) | System for determining adapter interrupt status where interrupt is sent to host after operating status stored in register is shadowed to host memory | |
CN110941576B (zh) | 具有多模pcie功能的存储控制器的***、方法和设备 | |
US20030065856A1 (en) | Network adapter with multiple event queues | |
US8996755B2 (en) | Facilitating, at least in part, by circuitry, accessing of at least one controller command interface | |
JP2002342299A (ja) | クラスタシステム、コンピュータ及びプログラム | |
US11741039B2 (en) | Peripheral component interconnect express device and method of operating the same | |
CN110880998B (zh) | 一种基于可编程器件的报文传输方法及装置 | |
CN115657553A (zh) | Pcie拓扑和pcie设备模拟方法、装置、设备及介质 | |
CN104731635A (zh) | 一种虚拟机访问控制方法,及虚拟机访问控制*** | |
JPH1069455A (ja) | コンピュータ・システム・バス上でスレーブdmaエミュレーションを行う方法 | |
CN115904520A (zh) | 基于pcie拓扑状态变更的配置保存方法及相关设备 | |
CN111158905A (zh) | 调整资源的方法和装置 | |
KR20170117326A (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
CN109189705A (zh) | 一种usb扩展方法、装置、设备、存储介质及*** | |
WO2022133656A1 (zh) | 一种数据处理装置、方法及相关设备 | |
CN111723032B (zh) | 一种中断管控方法及电子设备 | |
CN114026549B (zh) | 用于中止主控制器与所连接的***设备之间的阻塞总线访问的方法和装置 | |
CN109165099B (zh) | 一种电子设备、内存拷贝方法及装置 | |
CN117971135B (zh) | 存储设备的访问方法、装置、存储介质和电子设备 | |
CN116974636B (zh) | 多路互联***及其总线接口初始化方法、装置 | |
CN117667465B (zh) | 代码共享方法、装置、交换机、多主机***、设备和介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |