CN112053723B - 一种三维闪存预充方法 - Google Patents

一种三维闪存预充方法 Download PDF

Info

Publication number
CN112053723B
CN112053723B CN202010975003.2A CN202010975003A CN112053723B CN 112053723 B CN112053723 B CN 112053723B CN 202010975003 A CN202010975003 A CN 202010975003A CN 112053723 B CN112053723 B CN 112053723B
Authority
CN
China
Prior art keywords
flash memory
voltage
dimensional flash
programming
duration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010975003.2A
Other languages
English (en)
Other versions
CN112053723A (zh
Inventor
靳磊
王治煜
候伟
贾信磊
李春龙
霍宗亮
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202010975003.2A priority Critical patent/CN112053723B/zh
Publication of CN112053723A publication Critical patent/CN112053723A/zh
Application granted granted Critical
Publication of CN112053723B publication Critical patent/CN112053723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本申请提供一种三维闪存预充方法，用于对三维闪存结构进行预充，所述三维闪存结构的底部选择栅BSG与共源线CSL相连，连接相同的电压；所述预充方法在对三维闪存进行预充过程中，在目标时间段内为底部选择栅BSG与共源线CSL施加大于目标电压值的电压，从而能够加快预充速度，缩短预充时间，在目标时间段内即可使得沟道预充电势均达到目标值。

Description

一种三维闪存预充方法
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种三维闪存预充方法。
背景技术
3DNAND是一种新兴的闪存类型，通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。
编程过程中，按照编程顺序可以分为正向编程和反向编程两种方式，其中，正向编程(Normal Program Sequence)方式为：从3D NAND的离底部最近的选择管开始编程，自下而上依次编程至离顶部选择管最近的字线结束；反向编程(Reverse Program Sequence)为采用自上而下的编程顺序。
仿真结果显示，反向编程有利于改善3D NAND的单元间耦合特性(Cell-to-cellinterference)。如图1所示，为正向编程和反向编程后单元间耦合造成的阈值电压漂移的对比图。纵坐标为耦合后阈值电压分布宽度，从图1中可以看出，正向编程后的宽度大于反向编程后的宽度，阈值电压分布宽度越大，干扰越大，因此，反向编程后的阈值电压分布相对于正向编程后的阈值电压分布减小，能够减小编程串扰的发生。
但是，在反向编程过程中，还存在预充时间较长的问题。
发明内容
有鉴于此，本发明提供一种三维闪存预充方法，以解决现有技术中反向编程中，存在的预充时间较长的问题。
为实现上述目的，本发明提供如下技术方案：
一种三维闪存预充方法，从所述三维闪存的顶端向底端对所述三维闪存的编程单元依次进行编程；所述三维闪存预充方法具体包括：
确定待编程字线；
为所述待编程字线的底部选择栅提供第一电压，和其所在共源线提供第二电压；
其中，所述第一电压与所述第二电压相等，且持续时间段相同；所述第一电压大于目标电压值；且持续时间小于或等于目标时间段。
优选地，还包括：
对所述三维闪存的编程字线按照字线与共源线之间的距离进行分区；
确定所述待编程字线所在分区；
按照与所述分区对应的预充操作参数对所述待编程字线进行编程预充；
其中，所述预充操作参数包括：所述第一电压、所述第一电压持续时间段。
优选地，沿所述三维闪存的顶端指向底端的方向，多个分区对应的所述第一电压依次减小。
优选地，沿所述三维闪存的顶端指向底端的方向，多个分区对应的所述第一电压的持续时间依次减小。
优选地，沿所述三维闪存的顶端指向底端的方向，多个分区对应的所述第一电压依次减小；
且多个分区对应的所述第一电压持续的时间依次减小。
优选地，沿所述三维闪存的顶端指向底端的方向，多个分区对应的所述第一电压依次减小；
且多个分区对应的所述第一电压持续的时间依次增大。
优选地，沿所述三维闪存的顶端指向底端的方向，多个分区对应的所述预设底部选择栅电压依次增大，且所述预设共源线电压依次增大；
且多个分区对应的所述预设底部选择栅电压持续的时间依次减小。
优选地，所述对所述三维闪存的编程字线按照字线与共源线之间的距离进行分区，具体包括：
从所述三维闪存的顶端向底端的方向，将所有字线均分成多组，依次形成多个分区。
优选地，所述目标时间段包括第一目标时间段和第二目标时间段，时序上，所述第一目标时间段位于所述第二目标时间段之前；
所述预充操作参数中，
所述底部选择栅电压施加所述第一电压持续的时间为所述第一目标时间段；
所述底部选择栅电压施加所述目标电压值持续的时间为所述第二目标时间段。
经由上述的技术方案可知，本发明提供的三维闪存预充方法，用于对三维闪存结构进行预充，所述三维闪存结构的底部选择栅BSG与共源线CSL相连，连接相同的电压；所述预充方法在对三维闪存进行预充过程中，在目标时间段内为底部选择栅BSG与共源线CSL施加大于目标电压值的电压，从而能够加快预充速度，缩短预充时间，在目标时间段内即可使得沟道预充电势均达到目标值。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为正向编程和反向编程阈值电压漂移对比图；
图2为共源线预充操作和编程操作时序图；
图3为共源线预充阶段沟道电子行为示意图；
图4为本发明实施例提供的一种三维闪存预充方法流程图；
图5为预充时NAND串等效电路图；
图6为本发明实施例提供的底部选择单元处于饱和态时，预充电流和底部选择栅电压的关系图；
图7为本发明实施例提供的一种预充阶段底部选择线和共源线的时序图以及沟道电势变化示意图；
图8为本发明实施例提供的另一种预充阶段底部选择线和共源线的时序图以及沟道电势变化示意图；
图9为反向编程时，处于不同位置选中字线单元在图2中A点时的沟道自举电势和预充脉冲宽度的关系；
图10为本发明实施例提供的另一种三维闪存预充方法流程图；
图11为本发明实施例提供的一种预充阶段字线分区示例图；
图12为本发明实施例提供的再一种三维闪存编程方法流程图。
具体实施方式
正如背景技术部分所述，现有技术中反向编程能够改善3D NAND的单元间耦合特性，但是还是存在预充时间较长的问题。
发明人发现，出现上述现象的原因是：在3D NAND编程阶段前进行的编程预充操作，可以将沟道中的电子抽离，有助于提高编程抑制串在编程操作过程中的沟道电势，减少编程串扰的发生。反向编程时需要通过共源线(Common Source Line)进行预充，请参见图2和图3，其中，图2为共源线预充操作和编程操作时序图；图3为共源线预充阶段沟道电子行为示意图。
对于编程抑制的NAND串，其底部选择栅BSG(底部选择管的栅端)和顶部选择栅TSG(顶部选择管的栅端)是关断的，NAND串的沟道电势会由于栅电容随着栅电压变化，当开始编程，栅电压增加时，沟道电势便被耦合起来，这个电势就是沟道自举电势。在编程阶段开始前，通过共源线向沟道施加高电势，即预充操作，有利于提高编程阶段的沟道自举电势。但是，目前的预充速度较慢，导致编程前的预充时间过长。
基于此，本发明提供一种三维闪存预充方法，所述预充方法从三维闪存的顶端向底端对三维闪存的编程单元依次进行编程操作，所述三维闪存预充方法包括：
确定待编程字线；
为所述待编程字线的底部选择栅提供第一电压，和其所在共源线提供第二电压；
其中，所述第一电压与所述第二电压相等，且持续时间段相同；所述第一电压大于目标电压值；且持续时间小于或等于目标时间段。
本发明提供的三维闪存预充方法，用于对三维闪存结构进行预充，所述三维闪存结构的底部选择栅BSG与共源线CSL相连，连接相同的电压；所述预充方法在对三维闪存进行预充过程中，在目标时间段内为底部选择栅BSG与共源线CSL施加大于目标电压值的电压，从而能够加快预充速度，缩短预充时间，在目标时间段内即可使得沟道预充电势均达到目标值。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图4，为本发明实施例提供的一种三维闪存预充方法流程图，需要说明的是，本发明实施例提供的三维闪存预充方法的基础是反向编程，也即编程从三维闪存的顶端依次向底端方向进行编程。
所述三维闪存预充方法包括：
S101：确定待编程字线；
S102：为所述待编程字线的底部选择栅提供第一电压和其所在共源线提供第二电压；
其中，所述第一电压与所述第二电压相等，且持续时间段相同；所述第一电压大于目标电压值；且持续时间小于或等于目标时间段。
发明人研究发现，如图5所示，为将预充操作的3D NAND串简单等效为一个源极为电容负载的MOS管后的三维闪存存储串的等效结构。根据图5所示的预充时NAND串等效电路结构；增加预充电流可以加快沟道预充速度，预充电流是MOS的导通电流，若单独只增加共源线电压VCSL，当共源线电压VCSL和底部选择栅电压(VBSG)及其阈值电压(Vt_BSG)之间满足：
VCSL>VBSG-Vt_BSG
底部选择栅所在单元工作于饱和态，其导通电流仅和VBSG有关。因此只增加VCSL并不能加快沟道电势的预充速度。
因此为了实现预充电流的增加，可以在预充阶段将底部选择栅和共源线设置为相同电压，使其处于二极管组态，则底部选择栅单元打开时，必定工作在饱和区。也即，所述预充操作参数中，底部选择栅电压和共源线电压相等。
此时预充电流和共源线电压与底部选择栅电压的关系如图6所示，此时预充电流可以表示为：
IPC＝K(VBSG-Vch-Vt_BSG)2
其中，Vch为沟道电势差；因此在预充的加压阶段同时增加VCSL和VBSG，可以有效增加预充电流IPC，加快沟道电势的预充速度。预充电流IPC和共源线电压(VCSL＝VBSG)以及底部选择栅电压VBSG的关系如图6所示。
因此，在合适的时间段tod内暂时性施加超过目标电压值(VCSL和VBSG)的预充阶段的底部选择栅电压VBSG_od和共源线电压VCSL_od，从而使得沟道电势快速上升，缩短沟道电势预充所需要的时间。
需要说明的是，本实施例中所述合适的时间段tod即为预设底部选择栅电压VBSG_od(也即第一电压)和预设共源线电压VCSL_od(也即第二电压)持续的时间段；时间段tod可以为整个预充时间段t0-t3。也即，图7中，tod时间段可以占用整个预充时间t0-t3时间段。其中，实线为现有技术中的电压施加情况；虚线为本发明实施例中电压施加情况。
由于加快预充速度，采用的手段是施加比目标电压值(现有技术中的VBSG和VCSL)大的预设底部选择栅电压VBSG_od和预设共源线电压VCSL_od，这样沟道电势预充速度加快，为防止沟道电势过度预充，再次引入与字线位置相关的沟道自举电势差异，最终使得沟道自举电势能够稳定在适合的区域，本发明实施例中，还可以如图8所示，其中，实线为现有技术中的电压施加情况；虚线为本发明实施例中电压施加情况。
所述目标时间段(t0-t3)包括第一目标时间段(t0a-t0b)和第二目标时间段(t1-t2)，时序上，所述第一目标时间段位于所述第二目标时间段之前；
所述预充操作参数中，所述底部选择栅电压施加所述预设底部选择栅电压VBSG_od持续的时间为所述第一目标时间段(t0a-t0b)，也即时间段tod；
所述底部选择栅电压施加所述目标电压值VBSG持续的时间为所述第二目标时间段(t1-t2)。
也就是说如图8中所示，所述合适的时间段tod只是预充时间段中的其中一段时间；本实施例中所述第一电压持续的时间小于或等于目标时间段。所述目标时间段即为现有技术中预充所需要的时间。另外，需要说明的是，在底部选择栅和共源线上施加电压时，电压的上升过程和下降过程中，可以具有缓冲时间，如图8中的t0-t0a时间段、t0b-t1时间段、t2-t2a时间段和t2a-t3时间段等。在本发明的其他实施例中，还可以不设置缓冲时间段，施加的电压直接为脉冲方式。
本发明提供的三维闪存预充方法，用于对三维闪存结构进行预充，所述三维闪存结构的底部选择栅BSG与共源线CSL相连，连接相同的电压；所述预充方法在对三维闪存进行预充过程中，在目标时间段内为底部选择栅BSG与共源线CSL施加大于目标电压值的电压，从而能够加快预充速度，缩短预充时间，在目标时间段内即可使得沟道预充电势均达到目标值。
需要说明的是，发明人还发现，反向编程过程中，预充效果(即预充完成后的沟道自举电势的大小)会受到选中字线到共源线距离的影响，导致预充完成后，各个字线所在编程单元对应的沟道自举电势不相同。
这是由于选中字线处于不同位置时，沟道预充电势的差异主要是由于沟道长度不同引起的。进行预充操作的3D NAND串可以简单等效为一个源极为电容负载的MOS管，等效结构如图5所示，选中字线到共源线的距离可以等效为并联电容(Cch)的数量。选中字线距离共源线越远，其需要充电的沟道越长，电容越多，因此充电所需时间也就越长。
对应一个3D NAND串中，如图9所示，在预充脉冲宽度相同时，编程字线的编程抑制单元的自举沟道电势(图2中A点时)随编程字线到共源线的距离增加而减小。因此如果所有字线使用相同的预充参数时，会导致不同位置的选中字线的预充效果不同，进而造成不同字线间可靠性存在差异，此处可靠性主要指编程串扰，需要说明的是，当沟道自举电势过低或过高时，都会加剧编程串扰，因此，需要使得预充操作后，沟道自举电势处于适中的水平。
对应的，上面实施例中只是加快了编程过程中，字线预充速度，保证了能够缩短字线的编程时间。在此技术上，将字线进行分区，对不同区域的编程字线使用不同的预充参数进行预充操作，使各个字线均能在相同预充时间内达到相同的沟道电势。
请参见图10，为本发明实施例提供的一种三维闪存预充方法流程图，需要说明的是，本发明实施例提供的三维闪存预充方法的基础是反向编程，也即编程从三维闪存的顶端依次向底端方向进行编程。
所述三维闪存预充方法还包括：
S201：对所述三维闪存的编程字线按照字线与共源线之间的距离进行分区；
正如上述分析得出的，在相同的预充时间下，最终得到的三维闪存中顶端和底端的字线对应的沟道自举电势不相同，存在差异，而该差异是由于沟道长度不同造成的，因此，本发明实施例中将三维闪存的编程字线按照字线与共源线之间的距离进行分区，也即，字线与共源线之间的距离较大的部分字线划分为一组，字线与共源线之间的距离处于中等范围的划分为一组，然后字线与共源线之间的距离在较低范围的划分为一组。本实施例中不限定编程字线的划分方式，可以是均匀划分为多个分区，也可以按照一定的分布方式划分，如递变的方式进行划分，具体的，顶端的一个字线作为一个分区；从顶端至底端依次为两个字线作为一个分区、然后三个字线作为一个分区，再然后四个字线作为一个分区，本实施例中对此不作限定。
可选的，为了方便分区的划分，且能够达到最终目的，本实施例中采用最简单的划分方式，如图11所示，为三维闪存的一种划分方式实例；其中，三维闪存的字线，从底端(也即下方)到顶端(也即上方)依次编号为WL1、WL2……WLn、WLn+1……WLm；根据字线的数量均匀划分为三个分区；如图11中所示，最顶端的分区命名为Top WL；中间的为Middle WL；最下面的是BottomWL；也就是说，从所述三维闪存的顶端向底端的方向，将所有字线均分成多组，依次形成三个分区。本实施例中m为3的倍数；其中，最顶端的分区Top WL分区包括的是WL0.7m+1到WLm的字线，需要说明的是，所述0.7m为0.667的近似值，实际中，编号为整数。中间的分区Middle WL包括的是WL0.3m+1到WL0.7m；最底部的分区Bottom WL包括的是WL1到WL0.3m；
在本发明其他实施例中，还可以分为4个分区或者更多分区，分区越多，对应的设置的预充参数越多，这样能够根据不同分区更加精确控制每个分区的预充效果，从而使得最终的沟道电势相同。但预设的预充参数组数较多，计算量会增大较多，因此，实际情况中，可以根据字线的总体数量来确定分区的个数，如字线的条数128条，则可以尽量分为8个分区，而当字线条数为64条时，则可以考虑只分4个分区即可，具体根据实际情况来确定。
S202：确定所述待编程字线所在分区；
本发明实施例中编程方式为反向编程，也即从三维闪存的顶端向底端依次进行编程，但本实施例中，不限定编程具体方式，可以选择ISPP(递增步长脉冲编程)方式进行编程。
当从顶端向底端编程过程中，选中编程字线时，确定该编程字线所在的分区，然后基于对应的字线的位置选取对应的预充参数进行预充。
S203：按照与所述分区对应的预充操作参数对所述待编程字线编程预充。
其中，所述预充操作参数包括：
所述编程字线所在串的预设底部选择栅电压(也即第一电压或第二电压，由于第一电压与第二电压相等，本实施例中以第一电压为例进行说明)，以及所述预设底部选择栅电压持续的时间段，也即第一电压持续的时间段。
由上述分析可以得知，预充电流越大，则沟道预充速度越快；而预充电流的大小与底部选择栅电压的关系为抛物线关系，因此，可以在其他条件不变的情况下，在对距离共源线越远的编程字线进行预充操作时，在底部选择栅上施加较大的预设底部选择栅电压，从而提高沟道电势增加速度；而在对距离共源线较近的编程字线进行预充操作时，在底部选择栅上施加较小的预设底部选择栅电压，从而相对距离共源线较远的字线预充操作过程中，其沟道电势增加速度相对较小，最终达到不同位置字线的沟道自举电势一致，改善甚至消除上下层字线的可靠性差异。也即沿所述三维闪存的顶端指向底端的方向，多个分区对应的所述预设底部选择栅电压依次减小，且所述预设共源线电压依次减小。
另一方面，本实施例中，由于对距离共源线越远的分区的待编程字线进行预充操作时，沟道越长，则对应的预充时间需要越长，对应可以设置施加较大的预设底部选择栅电压和预设共源线电压持续时间，则沟道电势预充速度越快，因此，本实施例中，可以设置，沿所述三维闪存的顶端指向底端的方向，多个分区对应的所述预设底部选择栅电压持续的时间依次减小。也就是说，对沟道较长的字线延长预设底部选择栅电压的持续时间，从而使得沟道电势增加较快，与沟道较短的字线最终在相同的预充时间，达到相同的预充效果。
在本发明的另一个实施例中，还可以将上述两个方面进行结合，也即，沿所述三维闪存的顶端指向底端的方向，多个分区对应的所述预设底部选择栅电压依次减小，且所述预设共源线电压依次减小；且多个分区对应的所述预设底部选择栅电压持续的时间依次减小，使得不同位置的字线能够在相同的预充时间后，达到相同的预充效果，改善甚至消除上下层字线的可靠性差异。
需要说明的是，在本发明的其他实施例中，预充参数中的预设底部选择栅电压(和预设共源线电压)与预设底部选择栅电压持续的时间tod还可以为反相关关系，也即沿所述三维闪存的顶端指向底端的方向，多个分区对应的所述预设底部选择栅电压依次减小，且所述预设共源线电压依次减小；且多个分区对应的所述预设底部选择栅电压持续的时间依次增大。
或者，沿所述三维闪存的顶端指向底端的方向，多个分区对应的所述预设底部选择栅电压依次增大，且所述预设共源线电压依次增大；且多个分区对应的所述预设底部选择栅电压持续的时间依次减小。只要最终综合效果为使得不同位置的字线能够在相同的预充时间后，达到相同的预充效果，改善甚至消除上下层字线的可靠性差异即可，上述均为本发明实施例提供的不同具体实现方式。
综上所述，本申请中采用在合适的时间内暂时性施加超过目标电压值，使得沟道电势快速上升，缩短预充所需要的时间，实现加快沟道电势预充速度的目的；然后针对不同分区的字线，采用不同参数进行预充操作，从而使得不同位置的各个字线均能够在相同时间内达到相同的沟道自举电势，也即，在相同时间内，达到相同的预充效果，进而减小了顶端字线和底端字线可靠性差异的问题。
具体提供的编程方法，可以参见图12，包括：
S301：设置字线分区以及对应的预充参数；
S302：将步骤S201中的内容写入到片内寄存器中；
S303：开始编程；
S304：确定选中的字线所在的分区；
S305：读取该分区对应的设置的预充参数；
S306：采用ISPP编程操作方式进行编程；
S307：判断编程是否验证通过；
S308：若是，则编程结束，若否，则返回步骤S306，继续编程。
通过上述变编程方法，实现的编程，其预充过程为本发明实施例所述的预充方法，从而能够针对不同分区的字线，采用不同参数进行预充操作，使得不同位置的各个字线均能够在相同时间内达到相同的沟道自举电势，也即，在相同时间内，达到相同的预充效果，进而减小了顶端字线和底端字线可靠性差异的问题。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种三维闪存预充方法，其特征在于，从所述三维闪存的顶端向底端对所述三维闪存的编程单元依次进行编程；所述三维闪存预充方法具体包括：
确定待编程字线；
为所述待编程字线的底部选择栅提供第一电压，和其所在共源线提供第二电压；
其中，所述第一电压与所述第二电压相等，且持续时间段相同；所述第一电压大于目标电压值；且持续时间小于或等于目标时间段；
所述目标时间段包括第一目标时间段和第二目标时间段，时序上，所述第一目标时间段位于所述第二目标时间段之前；
预充操作参数中，所述底部选择栅施加所述第一电压持续的时间为所述第一目标时间段，所述底部选择栅施加所述目标电压值持续的时间为所述第二目标时间段。
2.根据权利要求1所述的三维闪存预充方法，其特征在于，还包括：
对所述三维闪存的编程字线按照字线与共源线之间的距离进行分区；
确定所述待编程字线所在分区；
按照与所述分区对应的所述预充操作参数对所述待编程字线进行编程预充；
其中，所述预充操作参数包括：所述第一电压、所述第一电压持续时间段。
3.根据权利要求2所述的三维闪存预充方法，其特征在于，沿所述三维闪存的顶端指向底端的方向，多个分区对应的所述第一电压依次减小。
4.根据权利要求2所述的三维闪存预充方法，其特征在于，沿所述三维闪存的顶端指向底端的方向，多个分区对应的所述第一电压的持续时间依次减小。
5.根据权利要求2所述的三维闪存预充方法，其特征在于，沿所述三维闪存的顶端指向底端的方向，多个分区对应的所述第一电压依次减小；
且多个分区对应的所述第一电压持续的时间依次减小。
6.根据权利要求2所述的三维闪存预充方法，其特征在于，沿所述三维闪存的顶端指向底端的方向，多个分区对应的所述第一电压依次减小；
且多个分区对应的所述第一电压持续的时间依次增大。
7.根据权利要求2所述的三维闪存预充方法，其特征在于，沿所述三维闪存的顶端指向底端的方向，多个分区对应的所述第一电压依次增大，且所述第二电压依次增大；
且多个分区对应的所述第一电压持续的时间依次减小。
8.根据权利要求2所述的三维闪存预充方法，其特征在于，所述对所述三维闪存的编程字线按照字线与共源线之间的距离进行分区，具体包括：
从所述三维闪存的顶端向底端的方向，将所有字线均分成多组，依次形成多个分区。
CN202010975003.2A 2020-09-16 2020-09-16 一种三维闪存预充方法 Active CN112053723B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010975003.2A CN112053723B (zh) 2020-09-16 2020-09-16 一种三维闪存预充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010975003.2A CN112053723B (zh) 2020-09-16 2020-09-16 一种三维闪存预充方法

Publications (2)

Publication Number Publication Date
CN112053723A CN112053723A (zh) 2020-12-08
CN112053723B true CN112053723B (zh) 2023-05-05

Family

ID=73603056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010975003.2A Active CN112053723B (zh) 2020-09-16 2020-09-16 一种三维闪存预充方法

Country Status (1)

Country Link
CN (1) CN112053723B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275481A (ja) * 1997-02-03 1998-10-13 Toshiba Corp 不揮発性半導体記憶装置
WO2009137065A1 (en) * 2008-05-07 2009-11-12 Aplus Flash Technology, Inc. A nand based nmos nor flash memory cell/array and a method of forming same
US8854890B1 (en) * 2013-10-10 2014-10-07 Sandisk Technologies Inc. Programming time improvement for non-volatile memory

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7313018B2 (en) * 2006-03-08 2007-12-25 Macronix International Co., Ltd. Methods and apparatus for a non-volatile memory device with reduced program disturb
US9368222B2 (en) * 2014-10-01 2016-06-14 Sandisk Technologies Inc. Bit line pre-charge with current reduction
KR102532998B1 (ko) * 2018-04-16 2023-05-16 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275481A (ja) * 1997-02-03 1998-10-13 Toshiba Corp 不揮発性半導体記憶装置
WO2009137065A1 (en) * 2008-05-07 2009-11-12 Aplus Flash Technology, Inc. A nand based nmos nor flash memory cell/array and a method of forming same
US8854890B1 (en) * 2013-10-10 2014-10-07 Sandisk Technologies Inc. Programming time improvement for non-volatile memory

Also Published As

Publication number Publication date
CN112053723A (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
CN109979509B (zh) 一种三维存储器及其编程操作方法
US8929142B2 (en) Programming select gate transistors and memory cells using dynamic verify level
KR100885785B1 (ko) 플래시 메모리 소자의 프로그램 방법
KR20190130263A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
KR20150059499A (ko) 불휘발성 메모리 장치 및 이의 소거 방법
US7738291B2 (en) Memory page boosting method, device and system
US11862230B2 (en) Non-volatile memory device and control method
TWI732442B (zh) 執行編程操作的方法及相關的記憶體件
KR102663008B1 (ko) 프로그래밍 프로세스를 수행하는 방법 및 관련 메모리 디바이스
JP2011070717A (ja) 不揮発性半導体記憶装置
US8050080B2 (en) Random access memory with CMOS-compatible nonvolatile storage element in series with storage capacitor
KR101047168B1 (ko) 비휘발성 메모리에서의 분할된 소프트 프로그래밍
CN112053723B (zh) 一种三维闪存预充方法
US8913446B2 (en) Nonvolatile semiconductor memory device
US20230120129A1 (en) Three-dimensional memory device and method for reading the same
CN114303195A (zh) 擦除存储器
JP2013242944A (ja) 半導体記憶装置
Du et al. Adaptive Pulse Programming Scheme for Improving the V th Distribution and Program Performance in 3D NAND Flash Memory
CN114758691A (zh) 沟道预充电方法、编程方法、装置及***
CN114596904A (zh) 用于减轻擦除干扰的对未选定子块抑制偏置的温度补偿
TW202236265A (zh) 透過迴路相依的電壓斜升目標及時序控制之峰值電流及程式化時間最佳化

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant