CN112019298B - 编码调制方法、解调译码方法、装置及设备 - Google Patents

编码调制方法、解调译码方法、装置及设备 Download PDF

Info

Publication number
CN112019298B
CN112019298B CN201910468056.2A CN201910468056A CN112019298B CN 112019298 B CN112019298 B CN 112019298B CN 201910468056 A CN201910468056 A CN 201910468056A CN 112019298 B CN112019298 B CN 112019298B
Authority
CN
China
Prior art keywords
code
bit
ith
code block
modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910468056.2A
Other languages
English (en)
Other versions
CN112019298A (zh
Inventor
于天航
张公正
李榕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201910468056.2A priority Critical patent/CN112019298B/zh
Priority to PCT/CN2020/088774 priority patent/WO2020238566A1/zh
Priority to EP20815183.7A priority patent/EP3968551A4/en
Priority to JP2021570825A priority patent/JP7301168B2/ja
Publication of CN112019298A publication Critical patent/CN112019298A/zh
Application granted granted Critical
Publication of CN112019298B publication Critical patent/CN112019298B/zh
Priority to US17/535,532 priority patent/US20220085914A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/251—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with block coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/186—Phase-modulated carrier systems, i.e. using phase-shift keying in which the information is carried by both the individual signal points and the subset to which the individual signal points belong, e.g. coset coding or related schemes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3416—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes
    • H04L27/3427—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes in which the constellation is the n - fold Cartesian product of a single underlying two-dimensional constellation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3488—Multiresolution systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本申请实施例提供一种编码调制方法、解调译码方法、装置及设备，该编码调制方法包括：获取K个待编码比特和调制方式，K为大于或等于1的整数；根据调制方式的M个比特级，对K个待编码比特进行编码，得到M′个码块；其中，M′＜M，第i个码块的码长为Ni，Ni＝Mi*N，Mi为第i个码块对应的比特级的个数，N为符号块长度，i为1至M′之间的整数，
Figure DDA0002080004770000011
第i个码块中包括的信息比特的个数为Ki，
Figure DDA0002080004770000012
M、M′、N、Ni和Mi和Ki均为正整数；根据M′个码块与M个比特级的映射关系对M′个码块进行调制，得到并输出调制后的符号序列，其中，在映射关系中，码长为Mi*N的码块对应Mi个比特级上。降低了编码复杂度。

Description

编码调制方法、解调译码方法、装置及设备
技术领域
本申请涉及通信技术领域，尤其涉及一种编码调制方法、解调译码方法、装置及设备。
背景技术
在通信技术领域，通信设备(例如终端设备、基站等)可以通过极化码(Polar码)的方式进行信道编码和译码。
在现有技术中，在发送端，通常采用多级编码(multi-level coded，MLC)调制方案进行编码，具体的，可以先确定调制方式对应的M个比特级，并根据符号块的长度，对待编码比特进行编码，得到M个码块，将该M个码块分别映射到该M个比特级上，调制后经过信道传输。然而，在上述过程中，对各个码块进行独立的编码，当比特级的个数较多时，则编码得到码块的个数较多，导致编码复杂度较高。
发明内容
本申请提供一种编码调制方法、解调译码方法、装置及设备，降低了编码复杂度。
第一方面，本申请实施例提供一种编码调制方法，该方法可以包括：获取K个待编码比特和调制方式，根据调制方式的M个比特级，对K个待编码比特进行编码，得到M′个码块；根据M′个码块与M个比特级的映射关系对M'个码块进行调制，得到并输出调制后的符号序列，在映射关系中，码长为Mi*N的码块对应Mi个比特级上。其中，其中，M′<M，第i个码块的码长为Ni，Ni＝Mi*N，Mi为第i个码块对应的比特级的个数，N为符号块长度，i为1至M′之间的整数，
Figure BDA0002080004750000011
第i个码块中包括的信息比特的个数为Ki，
Figure BDA0002080004750000012
K、M、M′、N、Ni和Mi和Ki均为正整数。
在上述过程中，在对K个待编码比特进行编码调制时，根据调制方式的M个比特级，对K个待编码比特进行编码，得到M′个码块，并根据M′个码块与M个比特级的映射关系对M'个码块进行调制，得到并输出调制后的符号序列。由于编码得到的码块的个数(M′)小于比特级的个数(M)，减少了编码的码块个数，进而降低了编码复杂度。由于编码的码块个数较少，使得码率的分配更加简单，进一步降低编码复杂度。
在一种可能的实施方式中，M′个码块中存在至少两个码块的码长不同。
在上述过程中，由于每个码块的码长Ni＝Mi*N，因此，当M′个码块中存在至少两个码块的码长不同时，可以保证码块的个数小于比特级的个数。
在一种可能的实施方式中，码长为Mi*N的码块映射到的Mi个比特级之间的比特级容量的差值的绝对值小于或等于预设差值。
在上述过程中，在码长为Mi*N的码块映射到的Mi个比特级之间的比特级容量的差值的绝对值小于或等于预设差值时，可以使得承载相同码块的比特级容量尽可能的相同，进而使得编码性能较高。
在一种可能的实施方式中，可以通过如下可行的实现方式根据调制方式的M个比特级，对K个待编码比特进行编码：根据M个比特级的比特级容量，将K个待编码比特划分为M′个待编码序列；分别对M′个待编码序列进行编码，得到M′个码块。
在上述过程中，先将K个待编码比特划分为M′个待编码序列，再分别对M′个待编码序列进行编码，可以使得编码效率较高，进而使得编码性能较高。
在一种可能的实施方式中，根据M个比特级的比特级容量，将K个待编码比特划分为M′个待编码序列，包括：将M个比特级划分为M′组比特级，每组比特级中包括至少一个比特级；根据每组比特级中包括的比特级个数、每组比特级中每个比特级的比特级容量和N，将K个待编码比特划分为M′个待编码序列。
在上述过程中，在对K个待编码比特进行划分时，依据了每组比特级中包括的比特级个数、每组比特级中每个比特级的比特级容量和N，比特级容量与编码码率具有预设的对应关系，因此，可以使得划分得到的每个待编码序列中包括的比特个数与对应的码块的码长和码率相匹配。
在一种可能的实施方式中，根据M′个码块与M个比特级的映射关系对M'个码块进行调制，包括：针对任意第i个码块，若Mi等于1，将第i个码块映射到星座图中第i组比特级上；针对任意第i个码块，若Mi大于1，将第i个码块转换为Mi个比特流，将Mi个比特流分别映射到星座图中第i组比特级上，每个比特流的长度为N，一个比特流映射到第i组比特级的一个比特级上。
在一种可能的实施方式中，第i组比特级中各比特级的比特级容量之间的差值小于或等于预设差值。
在上述过程中，可以使得N个比特映射到一个比特级上，且一个码块对应的比特映射到比特级位于一组比特级中，当一组比特级中各比特级的比特级容量之间的差值小于或等于预设差值时，可以保证承载相同码块的比特级的比特级容量尽可能的相同，进而使得编码性能较高。
在一种可能的实施方式中，将第i个码块转换为Mi个比特流之前，还对第i个码块进行交织处理。
在上述过程中，通过对第i个码块进行交织处理，可以使得承载相同码块的比特级容量的差异尽量平均化，进而使得编码性能较高。
在一种可能的实施方式中，调制方式为8移相键控PSK调制或者8差分移相键控DPSK调制时，M＝3，M′＝2，其中一个码块的码长为N，另一个码块的码长为2N。
在一种可能的实施方式中，调制方式为16正交幅度QAM调制时，M＝4，M′＝3，其中两个码块的码长为N，另一个码块的码长为2N。
第二方面，本申请实施例提供一种解调译码方法，该方法可以包括：获取M′个码块对应的N个调制符号，根据N个调制符号对M′个码块依次进行解调译码，得到M′个码块的译码结果。其中，M′<M，M为调制方式的比特级的个数，N为符号块长度，第i个码块的码长为Ni，Ni＝Mi*N，Mi为第i个码块对应的比特级的个数，i为1至M′之间的整数，
Figure BDA0002080004750000021
M、M′、N、Ni和Mi均为正整数。
在上述过程中，在获取到M′个码块对应的N个调制符号之后，根据N个调制符号对M′个码块依次进行解调译码，得到M′个码块的译码结果。一个码块对应Mi个比特级，M′大于或等于1，当M′大于1时，可以对Mi个比特级进行并行解调，得到第i个码块的LLR，提高了解调译码效率。由于减少了解调译码的码块个数，因此，可以减少CRC校验次数，进一步提高解调译码效率。
在一种可能的实施方式中，根据N个调制符号对M′个码块依次进行解调译码，得到M′个码块的译码结果，包括：
对第i个码块进行解调处理，解调处理包括：将i加1，根据前i-1个码块的译码结果和N个调制符号，确定第i个码块的LLR；初始时，i为0；
对第i个码块进行译码处理，译码处理包括：根据第i个码块的LLR，确定第i个码块的译码结果；
重复执行解调处理和译码处理，直至得到M′个码块的译码结果。
在上述解调译码过程中，逐码块进行解调译码，即，以码块为单位进行解调译码，由于码块的个数小于比特级的个数，因此，可以减少解调译码的码块个数，提高解调译码的效率。
在一种可能的实施方式中，确定第i个码块的LLR，包括：若Mi>1，则确定第i个码块对应的Mi个比特级；对Mi个比特级进行并行解调，得到第i个码块的LLR。
在上述过程中，当M′大于1时，可以对Mi个比特级进行并行解调，得到第i个码块的LLR，提高了解调译码效率。
在一种可能的实施方式中，M′个码块中存在至少两个码块的码长不同。
在上述过程中，由于每个码块的码长Ni＝Mi*N，因此，当M′个码块中存在至少两个码块的码长不同时，可以保证码块的个数小于比特级的个数。
在一种可能的实施方式中，调制方式为8移相键控PSK调制或者8差分移相键控DPSK调制时，M＝3，M′＝2，其中一个码块的码长为N，另一个码块的码长为2N。
在一种可能的实施方式中，调制方式为16正交幅度QAM调制时，M＝4，M′＝3，其中两个码块的码长为N，另一个码块的码长为2N。
第三方面，本申请实施例提供一种编码调制装置，包括：获取模块、编码模块、调制模块和输出模块，其中，
所述获取模块用于，获取K个待编码比特和调制方式，所述K为大于或等于1的整数；
所述编码模块用于，根据所述调制方式的M个比特级，对所述K个待编码比特进行编码，得到M′个码块；其中，M′<M，第i个码块的码长为Ni，Ni＝Mi*N，所述Mi为第i个码块对应的比特级的个数，所述N为符号块长度，所述i为1至所述M′之间的整数，
Figure BDA0002080004750000031
第i个码块中包括的信息比特的个数为Ki，
Figure BDA0002080004750000032
所述M、所述M′、所述N、所述Ni和所述Mi和所述Ki均为正整数；
所述调制模块用于，根据所述M′个码块与所述M个比特级的映射关系对所述M'个码块进行调制，得到调制后的符号序列，其中，在所述映射关系中，码长为Mi*N的码块对应Mi个比特级上；
所述输出模块用于，输出所述调制后的符号序列。
在一种可能的实施方式中，所述M′个码块中存在至少两个码块的码长不同。
在一种可能的实施方式中，码长为Mi*N的码块映射到的Mi个比特级之间的比特级容量的差值的绝对值小于或等于预设差值。
在一种可能的实施方式中，所述编码模块具体用于：
根据所述M个比特级的比特级容量，将所述K个待编码比特划分为M′个待编码序列；
分别对所述M′个待编码序列进行编码，得到所述M′个码块。
在一种可能的实施方式中，所述编码模块具体用于：
将所述M个比特级划分为M′组比特级，每组比特级中包括至少一个比特级；
根据每组比特级中包括的比特级个数、每组比特级中每个比特级的比特级容量和所述N，将所述K个待编码比特划分为M′个待编码序列。
在一种可能的实施方式中，所述调制模块具体用于：
针对任意第i个码块，若所述Mi等于1，将所述第i个码块映射到星座图中第i组比特级上；
针对任意第i个码块，若所述Mi大于1，将所述第i个码块转换为Mi个比特流，将所述Mi个比特流分别映射到所述星座图中第i组比特级上，每个比特流的长度为所述N，一个比特流映射到第i组比特级的一个比特级上。
在一种可能的实施方式中，第i组比特级中各比特级的比特级容量之间的差值小于或等于预设差值。
在一种可能的实施方式中，所述装置还包括交织模块，其中，
所述交织模块用于，在所述调制模块将所述第i个码块转换为Mi个比特流之前，对所述第i个码块进行交织处理。
在一种可能的实施方式中，所述调制方式为8移相键控PSK调制或者8差分移相键控DPSK调制时，所述M＝3，所述M′＝2，其中一个码块的码长为N，另一个码块的码长为2N。
在一种可能的实施方式中，所述调制方式为16正交幅度QAM调制时，所述M＝4，所述M′＝3，其中两个码块的码长为N，另一个码块的码长为2N。
第四方面，本申请实施例提供一种解调译码装置，包括：获取模块和解调译码模块，其中，
所述获取模块用于，获取M′个码块对应的N个调制符号，M′<M，所述M为调制方式的比特级的个数，所述N为符号块长度，第i个码块的码长为Ni，Ni＝Mi*N，所述Mi为第i个码块对应的比特级的个数，所述i为1至所述M′之间的整数，
Figure BDA0002080004750000041
所述M、所述M′、所述N、所述Ni和所述Mi均为正整数；
所述解调译码模块用于，根据所述N个调制符号对所述M′个码块依次进行解调译码，得到所述M′个码块的译码结果。
在一种可能的实施方式中，所述解调译码模块具体用于：
对第i个码块进行解调处理，所述解调处理包括：将i加1，根据前i-1个码块的译码结果和所述N个调制符号，确定第i个码块的LLR；初始时，所述i为0；
对所述第i个码块进行译码处理，所述译码处理包括：根据所述第i个码块的LLR，确定所述第i个码块的译码结果；
重复执行所述解调处理和所述译码处理，直至得到所述M′个码块的译码结果。
在一种可能的实施方式中，所述解调译码模块具体用于：
若Mi>1，则确定所述第i个码块对应的Mi个比特级；
对所述Mi个比特级进行并行解调，得到所述第i个码块的LLR。
在一种可能的实施方式中，所述M′个码块中存在至少两个码块的码长不同。
在一种可能的实施方式中，所述调制方式为8移相键控PSK调制或者8差分移相键控DPSK调制时，所述M＝3，所述M′＝2，其中一个码块的码长为N，另一个码块的码长为2N。
在一种可能的实施方式中，所述调制方式为16正交幅度QAM调制时，所述M＝4，所述M′＝3，其中两个码块的码长为N，另一个码块的码长为2N。
第五方面，本申请实施例提供一种编码调制装置，包括：存储器、处理器以及计算机程序，所述计算机程序存储在所述存储器中，所述处理器运行所述计算机程序执行如第一方面任一项所述的编码调制方法。
第六方面，本申请实施例提供一种编码调制装置，其特征在于，包括：存储器、处理器以及计算机程序，所述计算机程序存储在所述存储器中，所述处理器运行所述计算机程序执行如第二方面任一项所述的解调译码方法。
第七方面，本申请实施例提供一种编码调制装置，其特征在于，包括输入接口、逻辑电路和输出接口，其中，
所述输入接口用于，获取K个待编码比特和调制方式，所述K为大于或等于1的整数；
所述逻辑电路用于，根据所述调制方式的M个比特级，对所述K个待编码比特进行编码，得到M′个码块；根据所述M′个码块与所述M个比特级的映射关系对所述M'个码块进行调制，得到调制后的符号序列；其中，M′<M，第i个码块的码长为Ni，Ni＝Mi*N，所述Mi为第i个码块对应的比特级的个数，所述N为符号块长度，所述i为1至所述M′之间的整数，
Figure BDA0002080004750000051
第i个码块中包括的信息比特的个数为Ki，
Figure BDA0002080004750000052
所述M、所述M′、所述N、所述Ni和所述Mi和所述Ki均为正整数；在所述映射关系中，码长为Mi*N的码块对应Mi个比特级上；
所述输出接口用于，输出所述调制后的符号序列。
在一种可能的实施方式中，所述逻辑电路还用于执行第一方面任意一种可行的实现方式中的编码调制方法。
第八方面，本申请实施例提供一种解调译码装置，其特征在于，包括输入接口和逻辑电路，其中，
所述输入接口用于，获取M′个码块对应的N个调制符号，M′<M，所述M为调制方式的比特级的个数，所述N为符号块长度，第i个码块的码长为Ni，Ni＝Mi*N，所述Mi为第i个码块对应的比特级的个数，所述i为1至所述M′之间的整数，
Figure BDA0002080004750000053
所述M、所述M′、所述N、所述Ni和所述Mi均为正整数；
所述逻辑电路用于，根据所述N个调制符号对所述M′个码块依次进行解调译码，得到所述M′个码块的译码结果。
在一种可能的实施方式中，所述逻辑电路还用于执行第二方面任意一种可行的实现方式中的解调译码方法。
第九方面，本申请实施例提供一种存储介质，其特征在于，所述存储介质包括计算机程序，所述计算机程序用于实现如第一方面任一项所述的编码调制方法。
第十方面，本申请实施例提供一种存储介质，其特征在于，所述存储介质包括计算机程序，所述计算机程序用于实现如第二方面任一项所述的解调译码方法。
本申请实施例提供的编码调制方法、解调译码方法、装置及设备，在对K个待编码比特进行编码调制时，根据调制方式的M个比特级，对K个待编码比特进行编码，得到M′个码块，并根据M′个码块与M个比特级的映射关系对M'个码块进行调制，得到并输出调制后的符号序列。在上述过程中，编码得到的码块的个数(M′)小于比特级的个数(M)，减少了编码的码块个数，进而降低了编码复杂度。由于编码的码块个数较少，使得码率的分配更加简单，进一步降低编码复杂度。相应的，在解调译码时，逐码块进行解调译码，由于码块的个数小于比特级的个数，因此，可以减少解调译码的码块个数，提高译码的效率。
附图说明
图1为本申请实施例提供的通信***的架构图；
图2为本申请实施例提供的信道传输流程图；
图3为本申请实施例提供的编码调制方法的流程示意图；
图4为本申请实施例提供的解调译码方法的流程示意图；
图5为本申请实施例提供的解调译码的过程示意图；
图6为本申请实施例提供的8PSK部分集分割映射星座图；
图7为本申请实施例提供的8PSK部分集分割映射的符号容量和比特级容量示意图；
图8为本申请实施例提供的码块示意图；
图9为本申请实施例提供的8DPSK集分割映射相位转移图；
图10为本申请实施例提供的16QAM部分集分割映射星座图；
图11为本申请实施例提供的8PSK集分割映射星座图；
图12为本申请实施例提供的一种编码调制装置的结构示意图；
图13为本申请实施例提供的另一种编码调制装置的结构示意图；
图14为本申请实施例提供的一种解调译码装置的结构示意图；
图15为本申请实施例提供的编码调制装置的硬件结构示意图；
图16为本申请实施例提供的解调译码装置的硬件结构示意图；
图17为本申请实施例提供的又一种编码调制装置的结构示意图；
图18为本申请实施例提供的又一种解调译码装置的结构示意图。
具体实施方式
本申请实施例可以应用于各种采用Polar编码的领域，例如：数据存储领域、光网络通信领域，无线通信领域等等。其中，本申请实施例提及的无线通信***包括但不限于：窄带物联网***(Narrow Band-Internet of Things，NB-IoT)、全球移动通信***(GlobalSystem for Mobile Communications，GSM)、增强型数据速率GSM演进***(Enhanced Datarate for GSM Evolution，EDGE)、宽带码分多址***(Wideband Code Division MultipleAccess，WCDMA)、码分多址2000***(Code Division Multiple Access，CDMA2000)、时分同步码分多址***(Time Division-Synchronization Code Division Multiple Access，TD-SCDMA)，长期演进***(Long Term Evolution，LTE)以及下一代5G移动通信***的三大应用场景增强型移动宽带(enhanced Mobile Broad Band，eMBB)、超高可靠与低延迟的通信(Ultra Reliable Low Latency Communication，URLLC)、大规模机器通信(massiveMachine-Type Communications，mMTC)以及未来可能的通信***。当然，采用Polar编码的领域还可以为其它，本申请对此不作具体限定。
本申请涉及的通信装置主要包括网络设备或者终端设备。本申请中的发送设备可以为网络设备，则接收设备为终端设备。本申请中的发送设备为终端设备，则接收设备为网络设备。
在本申请实施例中，终端设备(terminal device)可以包括但不限于移动台(Mobile Station，MS)、移动终端(Mobile Terminal，MT)、移动电话(Mobile Telephone，MT)、手机(handset)及便携设备(portable equipment)等，该终端设备可以经无线接入网(Radio Access Network，RAN)与一个或多个核心网进行通信。例如，终端设备可以是移动电话(或称为“蜂窝”电话)、具有无线通信功能的计算机等，终端设备还可以是便携式、袖珍式、手持式、计算机内置的或者车载的移动装置或设备。
在本申请实施例中，网络设备可以是LTE***中的演进型基站(Evolutional NodeB，eNB或eNodeB)，或者，网络设备可以是5G通信***中的gNB或者传输和接收点(transmission reception point，TRP)、微基站等，或者网络设备可以为中继站、接入点、车载设备、可穿戴设备以及未来演进的公共陆地移动网络(Public Land Mobile Network，PLMN)中的网络设备，或者在其他多种技术融合的网络中，或者在其他各种演进网络中的基站等。
例如，网络设备可以为基站(Base Station，BS)，基站可以向多个移动台(MobileStation，MS)提供通信服务，基站还可以连接到核心网设备。其中，基站包含基带单元(Baseband Unit，BBU)和远端射频单元(英文：Remote Radio Unit，RRU)。BBU和RRU可以放置在不同的地方，例如：RRU拉远，放置于高话务量的区域，BBU放置于中心机房。BBU和RRU也可以放置在同一机房。BBU和RRU也可以为一个机架下的不同部件。
图1为本申请实施例提供的通信***的架构图。请参见图1，包括发送设备101和接收设备102。
可选的，当发送设备101为终端设备时，则接收设备102为网络设备。当发送设备101为网络设备时，则接收设备为终端设备。
请参见图1，发送设备101中包括编码器，发送设备101可以通过编码器进行编码，并将编码后的序列通过信道传输至接收设备102。接收设备102中包括译码器，接收设备可以通过译码器对接收到的序列进行译码。
需要说明的是，图1只是以示例的形式示意一种通信***的架构图，并非对通信***的架构图的限定。
图2为本申请实施例提供的信道传输流程图。请参见图2，发送设备对发送的数据进行信源编码以及信道编码，编码后的序列经过映射调制之后在信道上传输至接收设备。接收设备可以对接收到的序列进行解映射解调处理、信道译码处理以及信源译码处理以恢复出发送设备发送的数据。
图3为本申请实施例提供的编码调制方法的流程示意图。请参见图3，该方法可以包括：
S301、获取K个待编码比特和调制方式。
其中，K为大于或等于1的整数。
可选的，K个待编码比特为K个待编码的信息比特。
信息比特为用于携带信息的比特，信息比特可以包括循环冗余校验(CyclicRedundancy Check，CRC)比特和/或奇偶校验(Parity Check，PC)比特。
可选的，调制方式可以包括8相移键控(Phase Shift Keying，PSK)调制、16PSK调制、8差分相移键控(Differential Phase Shift Keying，DPSK)调制、8正交振幅调制(Quadrature Amplitude Modulation，QAM)、16QAM等。
S302、根据调制方式的M个比特级，对K个待编码比特进行编码，得到M'个码块。
其中，M′<M，即，编码得到的码块的个数小于调制方式的比特级个数。一个码块对应至少一个比特级，第i个码块对应Mi个比特级，
Figure BDA0002080004750000071
Mi为正整数，i为1至M′之间的整数。假设符号块的长度(包括的符号个数)为N，第i个码块的码长为Ni，则Ni＝Mi*N。假设第i个码块中包括的信息比特的个数为Ki，则
Figure BDA0002080004750000072
M、M′、N、Ni、Mi和Ki均为正整数。
可选的，若调试方式为M阶调制，则调试方式具有M个比特级。
可选的，M′个码块中存在至少两个码块的码长不同。M′个码块的码长之和为M*N。例如，当调制方式为8PSK调制或者8DPSK调制时，M＝3，M′＝2，一个码块的码长为N，另一个码块的码长为2N。例如，当调制方式为16QAM调制时，M＝4，M′＝3，其中，存在两个码块的码长为N，另一个码块的码长为2N。
由于每个码块的码长Ni＝Mi*N，因此，当M′个码块中存在至少两个码块的码长不同时，可以保证码块的个数小于比特级的个数。
可选的，可以根据M个比特级的比特级容量，将K个待编码比特划分为M′个待编码序列，第i个待编码序列中包括Ki个信息比特，分别对所述M′个待编码序列进行编码，得到所述M′个码块。具体的，可以获取每个比特级的比特级容量，获取每个比特级的比特级容量对应的编码码率，并根据每个比特级的比特级容量对应的编码码率，将K个待编码比特划分为M′个待编码序列。
下面，结合步骤A-步骤C，介绍一种得到M′个码块的可行的实现方式。
步骤A、将M个比特级划分为M′组比特级。
其中，第i组比特级中包括Mi个比特级。
可选的，可以通过至少如下两种可行的实现方式将M个比特级划分为M′组比特级：
一种可行的实现方式：
根据M个比特级的比特级容量，将M个比特级划分为M′组比特级，其中，在一组比特级中，各比特级的比特级容量的差值的绝对值小于或等于预设差值。
可选的，当M个比特级中存在至少两个比特级的比特级容量的差值的绝对值小于或等于预设差值时，可以采用该种可行的实现方式将M个比特级划分为M′组比特级。
例如，假设M＝3，该三个比特级分别记为b0、b1和b2，其中，b1和b2的比特级容量相同，假设M′＝2，则可以将b0划分为一组比特级，将b1和b2划分为一组比特级。
例如，假设M＝4，该三个比特级分别记为b0、b1、b2和b3，其中，b2和b3的比特级容量相同，假设M′＝3，则可以将b0划分为一组比特级，将b1划分为一组比特级，将b2和b3划分为一组比特级。
另一种可行的实现方式：
根据M个比特级的相邻关系，将M个比特级划分为M′组比特级。
例如，假设M＝3，该三个比特级分别记为b0、b1和b2，M′＝2，则可以将b0划分为一组比特级，将b1和b2划分为一组比特级。或者，可以将b0和b1划分为一组比特级，将b2划分为一组比特级。
例如，假设M＝4，该三个比特级分别记为b0、b1、b2和b3，M′＝3，则可以将b0划分为一组比特级，将b1划分为一组比特级，将b2和b3划分为一组比特级。或者，可以将b0和b1划分为一组比特级，将b2划分为一组比特级，将b3划分为一组比特级。
步骤B、根据每组比特级中包括的比特级个数、每组比特级中每个比特级的比特级容量和N，将K个待编码比特划分为M′个待编码序列。
可选的，可以先确定每个待编码序列中包括的信息比特个数Ki，再根据每个待编码序列中包括的信息比特个数Ki，将K个待编码比特划分为M′个待编码序列。
针对任意的第i个待编码序列，可以获取第i组比特级的比特级容量对应的编码码率Ri，根据第i组比特级中包括的比特级个数Mi和N，估计第i个待编码序列中包括的信息比特个数Kis：Kis＝Ri×Ni，Ni＝Mi*N。
在估计得到第i个待编码序列中包括的信息比特个数Kis之后，对Kis进行微调，得到第i个待编码序列中包括的信息比特个数Ki。
可选的，可以通过如下可行的实现方式对Kis进行微调，对Kis取整(向上取整、向下取整、四舍五入等)得到Kis′。若
Figure BDA0002080004750000091
则根据Kis′的大小，将Kis′变小(例如，减1、减2等)，直至
Figure BDA0002080004750000092
若
Figure BDA0002080004750000093
则根据Kis′的大小，将Kis′变大(例如，加1、加2等)，直至
Figure BDA0002080004750000094
例如，假设待编码的信息比特的个数为768，假设确定待编码序列的个数为2，分别记为待编码序列1和待编码序列2。假设根据上述公式确定得到的待编码序列1的K1s为27.7，向下取整得到K1s′＝27，根据上述公式确定得到待编码序列2的K2s为737.28，向下取整得到K2s′＝737，由于27+737＝764<768，则需要将K1s′和K2s′增大，例如，可以将K1s′增大1得到28，将K2s′增大3得到740，即，得到的待编码序列1中包括28个信息比特，待编码序列2中包括740个信息比特。因此，可以将待编码的信息比特中前28个信息比特确定为待编码序列1，将待编码的信息比特中第29至768个信息比特确定为待编码序列2。
当然，还可以通过其它方式确定待编码序列中包括的信息比特个数Ki，本申请实施例对此不作具体限定。
步骤C、分别对M′个待编码序列进行编码，得到M′个码块。
针对任意的第i个待编码序列，可以确定第i个待编码序列中每个信息比特的位置，根据第i个待编码序列中每个信息比特的位置进行编码，得到第i个码块，第i个码块中包括的比特个数为Ni，其中，该Ni个比特中包括Ki个信息比特和Ni-Ki个冻结比特。
S303、根据M'个码块与M个比特级的映射关系对M'个码块进行调制，得到并输出调制后的符号序列。
注意这里的输出操作可以是指同一通信设备中不同模块之间的数据传递，也可以是指通信设备的发送操作。本申请不作限制。
其中，调制后的符号序列中包括N个调制符号。
其中，在映射关系中，码长为Mi*N的码块对应Mi个比特级。
可选的，可以通过至少如下两种可行的实现方式对M'个码块进行调制：
一种可行的实现方式：第i组比特级中各比特级的比特级容量之间的差值小于或等于预设差值。第i组比特级中包括的比特级个数为Mi。
针对任意第i个码块，若Mi等于1，将第i个码块映射到星座图中第i组比特级上。
针对任意第i个码块，若Mi大于1，将第i个码块转换为Mi个比特流，将Mi个比特流分别映射到星座图中第i组比特级上，每个比特流的长度为N，一个比特流映射到第i组比特级的一个比特级上。
在该种可行的实现方式中，由于第i组比特级中各比特级的比特级容量之间的差值小于或等于预设差值，因此，可以使得承载相同码块的比特级容量尽可能的相同。
下面，通过如下示例对该种调制方式进行说明。
示例性的，假设通过S302编码得到两个码块，分别即为C1和C2。假设调制方式对应3个比特级，分别记为b0、b1和b2，b1和b2的比特级容量相同，其中，第1组比特级中包括b0，第2组比特级中包括b1和b2，码块C1对应第1组比特级，码块C2对应第2组比特级。
针对码块C1，可以将码块C1映射到b0上。针对码块C2，可以将码块C2转化为2个比特流，分别记为B1和B2，将B1映射到b1上，将B2映射到b2上。
假设码块C1中包括的比特分别为：
Figure BDA0002080004750000095
假设比特流B1中包括的比特分别为：
Figure BDA0002080004750000096
假设比特流B2中包括的比特分别为：
Figure BDA0002080004750000097
在映射时，可以将
Figure BDA0002080004750000101
映射为星座图中的符号x1，将
Figure BDA00020800047500001011
映射为星座图中的符号x2，依次类推，将
Figure BDA0002080004750000103
映射为星座图中的符号xN，即，经过上述调制之后，可以得到N个调制符号。
另一种可行的实现方式：第i组比特级中各比特级的比特级容量之间的差值可能大于预设差值。第i组比特级中包括的比特级个数为Mi。
针对任意第i个码块，若Mi等于1，将第i个码块映射到星座图中第i组比特级上。第i组比特级中包括的比特级个数为Mi。
针对任意第i个码块，若Mi大于1，对第i个码块进行交织处理，将第i个码块转换为Mi个比特流，将Mi个比特流分别映射到星座图中第i组比特级上，每个比特流的长度为N，一个比特流映射到第i组比特级的一个比特级上。
在该种可行的实现方式中，在Mi大于1时，通过对第i个码块进行交织处理，可以使得承载相同码块的比特级容量的差异尽量平均化。
下面，通过如下示例对该种调制方式进行说明。
示例性的，假设通过S302编码得到两个码块，分别即为C1和C2。假设调制方式具有3个比特级，分别记为b0、b1和b2，其中，第1组比特级中包括b0，第2组比特级中包括b1和b2，码块C1对应第1组比特级，码块C2对应第2组比特级。
针对码块C1，可以将码块C1映射到b0上。针对码块C2，可以先对码块C2进行交织处理，并将码块C2转化为2个比特流，分别记为B1和B2，将B1映射到b1上，将B2映射到b2上。
假设码块C1中包括的比特分别为：
Figure BDA0002080004750000104
假设比特流B1中包括的比特分别为：
Figure BDA0002080004750000105
假设比特流B2中包括的比特分别为：
Figure BDA0002080004750000106
在映射时，可以将
Figure BDA0002080004750000107
映射为星座图中的符号x1，将
Figure BDA0002080004750000108
映射为星座图中的符号x2，依次类推，将
Figure BDA0002080004750000109
映射为星座图中的符号xN，即，经过上述调制之后，可以得到N个调制符号。
本申请实施例提供的编码调制方法，在对K个待编码比特进行编码调制时，根据调制方式的M个比特级，对K个待编码比特进行编码，得到M′个码块，并根据M′个码块与M个比特级的映射关系对M'个码块进行调制，得到并输出调制后的符号序列。在上述过程中，编码得到的码块的个数(M′)小于比特级的个数(M)，减少了编码的码块个数，进而降低了编码复杂度。由于编码的码块个数较少，使得码率的分配更加简单，进一步降低编码复杂度。
在图3所示的编码调制方法的基础上，可以通过图4所示的方法对接收到的调制符号进行解调译码。
图4为本申请实施例提供的解调译码方法的流程示意图。请参见图4，该方法可以包括：
S401、获取M'个码块对应的N个调制符号。
其中，M′<M，M为调制方式的比特级的个数，N为符号块长度，第i个码块的码长为Ni，Ni＝Mi*N，Mi为第i个码块对应的比特级的个数，i为1至M′之间的整数，
Figure BDA00020800047500001010
M、M′、N、Ni和Mi均为正整数。
其中，每个调制符号中包括M个比特。
S402、根据N个调制符号对M'个码块依次进行解调译码，得到M'个码块的译码结果。
可选的，解调译码的过程可以如图5所示。
图5为本申请实施例提供的解调译码的过程示意图。请参见图5，解调器对码块进行逐码块解调，并由译码器进行译码，在译码器得到一个码块的译码结果之后，对译码结果进行重新编码得到码块，将得到的码块送入解调器辅助其它码块的解调。
可选的，可以通过如下可行的实现方式得到M′个码块的译码结果：
对第i个码块进行解调处理，解调处理包括：将i加1，根据前i-1个码块的译码结果和N个调制符号，确定第i个码块的LLR；初始时，i为0；若Mi>1，则确定第i个码块对应的Mi个比特级；对Mi个比特级进行并行解调，得到第i个码块的LLR。
对第i个码块进行译码处理，译码处理包括：根据第i个码块的LLR，确定第i个码块的译码结果；
重复执行解调处理和译码处理，直至得到M′个码块的译码结果。
下面，通过示例对解调译码过程进行说明。
示例性的，假设调制方式具有M＝3个比特级，分别记为b0、b1和b2，则接收到的N个调制符号{x1,x2,…,xN}分别如下所示：
x1为
Figure BDA0002080004750000111
x2为
Figure BDA0002080004750000112
……
xN为
Figure BDA0002080004750000113
其中，比特级b0为
Figure BDA0002080004750000114
比特级b1为
Figure BDA0002080004750000115
比特级b2为
Figure BDA0002080004750000116
假设第1个码块的码长为N，第2个码块的码长为2N，解调器对比特级
Figure BDA0002080004750000117
进行解调得到b0的LLR(第1个码块的LLR)，通过译码器对第1个码块的LLR进行译码，得到第1个码块的译码结果。解调器根据第1个码块的译码结果，对比特级
Figure BDA0002080004750000118
比特级
Figure BDA0002080004750000119
进行并行解调，同时得到b2和b1的LLR(第2个码块的LLR)，对b2和b1的LLR进行并串转换，译码器对并串转换后的b2和b1的LLR进行译码，得到第2个码块的译码结果。
本申请实施例提供的解调译码方法，在获取到M′个码块对应的N个调制符号之后，根据N个调制符号对M′个码块依次进行解调译码，得到M′个码块的译码结果。一个码块对应Mi个比特级，M′大于或等于1，当M′大于1时，可以对Mi个比特级进行并行解调，得到第i个码块的LLR，提高了解调译码效率。由于减少了解调译码的码块个数，因此，可以减少CRC校验次数，进一步提高解调译码效率。
在上述任意一个实施例的基础上，下面，通过具体示例，对上述编码调试方法和解调译码方法进行说明。
示例1、调制方式为8PSK，8PSK具有3个比特级，分别记为b0、b1和b2。符号块长度N＝512，总码率为0.5，待编码的信息比特的个数K＝768，码块个数M′＝2，分别记为码块C1和码块C2。调制映射(星座映射)所涉及的星座图如图6所示。
图6为本申请实施例提供的8PSK部分集分割映射星座图。请参见图6，按照比特级b0等于0或者1进行分割，可以得到子集1和子集2。其中，在子集1和子集2中，比特级b1和比特级b2满足格雷映射特性，因此，比特级b1和比特级b2的比特级容量相同。其中，格雷映射特性是指，相邻的两个代码中只有一个二进制数不同。
根据图6所示的星座图，由于码块个数为2，因此，可以将比特级划分为两组，第1组比特级中包括比特级b0，第2组比特级中包括比特级b1和比特级b2。
假设8PSK部分集分割映射的符号容量和比特级容量如图7所示。图7为本申请实施例提供的8PSK部分集分割映射的符号容量和比特级容量示意图。请参见图7，横轴表示信噪比(signal to noise ratio，SNR)，纵轴表示容量。当总码率设置为0.5时，则第1组比特级的比特级容量对应的编码码率可以为0.054，第2组比特级的比特级容量对应的编码码率可以为0.72。
假设配置的映射关系中，码块C1对应第1组比特级，码块C2对应第2组比特级，则码块C1的码长为512，码块C2的码长为1024。
将768个待编码的信息比特划分为2个待编码序列，分别记为待编码序列1和待编码序列2，待编码序列1中包括的信息比特个数为：512*0.054＝27.648，对27.648进行四舍五入，得到28，则确定待编码序列1中包括28个信息比特。待编码序列2中包括768-28＝740个信息比特。
对待编码序列1进行编码，得到码块C1。对待编码序列2进行编码，得到码块C2。
图8为本申请实施例提供的码块示意图。请参见图8，对待编码序列1进行编码得到的码块C1的码长为512，对待编码序列2进行编码得到码块C2的码长为1024。对码块C2串并转换后得到比特流B1和比特流B2，比特流B1和比特流B2的码长分别为512。
假设码块C1中包括的比特分别为：
Figure BDA0002080004750000121
假设比特流B1中包括的比特分别为：
Figure BDA0002080004750000122
假设比特流B2中包括的比特分别为：
Figure BDA0002080004750000123
在映射时，可以将
Figure BDA0002080004750000124
映射为星座图中的符号x1，将
Figure BDA0002080004750000125
映射为星座图中的符号x2，依次类推，将
Figure BDA0002080004750000126
映射为星座图中的符号x512，即，经过上述调制之后，可以得到512个调制符号。例如，请参见图6，假设
Figure BDA0002080004750000127
则将
Figure BDA0002080004750000128
映射为图6中标注为“000”的星座点。假设
Figure BDA0002080004750000129
则将
Figure BDA00020800047500001210
映射为图6中标注为“001”的星座点。
在得到512个调制符号{x1，x2，…，x512}，输出调制后的符号序列{x1，x2，…，x512}，每个调制符号中包括3个比特。
在接收端接收到512个调制符号{x1，x2，…，x512}，该512个调制符号分别为：
x1为
Figure BDA00020800047500001211
x2为
Figure BDA00020800047500001212
……
x512为
Figure BDA00020800047500001213
其中，比特级b0为
Figure BDA00020800047500001214
比特级b1为
Figure BDA00020800047500001215
比特级b2为
Figure BDA00020800047500001216
解调器对比特级
Figure BDA00020800047500001217
进行解调得到b0的LLR(码块C1的LLR)，通过译码器对码块C1的LLR进行译码，得到码块C1的译码结果。解调器根据码块C1的译码结果，对比特级
Figure BDA00020800047500001218
比特级
Figure BDA00020800047500001219
进行并行解调，同时得到b2和b1的LLR(码块C2的LLR)，对b2和b1的LLR进行并串转换，译码器对并串转换后的b2和b1的LLR进行译码，得到码块C2的译码结果。可选的，可以对码块C1的译码结果和码块C2的译码结果进行合并操作，得到调制符号的译码结果。
示例2、调制方式为8DPSK，8DPSK具有3个比特级，分别记为b0、b1和b2。符号块长度N＝512，总码率为0.5，待编码的信息比特的个数K＝768，码块个数M′＝2，分别记为码块C1和码块C2。调制映射(星座映射)所涉及的星座图如图9所示。
图9为本申请实施例提供的8DPSK集分割映射相位转移图。在该8DPSK集分割映射相位转移图的情况下，相位差映射表如表1所示：
表1
二进制数据 相位差Δθ<sub>k</sub>(单位π)
000 0
001 1/4
010 1/2
011 3/4
100 -1/2
101 -1/4
110 1
111 -3/4
相比于8PSK星座映射，8DPSK映射是将比特序列映射为相位差，且引入前后符号之间的相关性，其中，前后符号的相关性为：
sk＝sk-1·Δθk
其中，sk为第k个符号，Δθk为第k个符号与第k-1个符号之间的相位差。
需要说明的是，调制编码过程中，相比于8PSK星座映射，8DPSK映射是将比特序列映射为相位差，其它过程与示例1相同，此处不再进行赘述。
相应的，接收端接收到调制符号之后，可以对调制符号进行差分解调，解调得到相位差，从而消除前后两个符号之间的相关性，解调方式为：
Figure BDA0002080004750000131
其中，rn为接收到的第n个调制符号，yn表示第n个差分解调符号。
需要说明的是，差分解调后yn相当于8PSK星座页面中接收端接收到的调制符号，接收端获取得到yn之后，对yn的解调和译码方法与示例1相同，此处不再进行赘述。
示例3、调制方式为16QAM，16QAM具有4个比特级，分别记为b0、b1、b2和b3。符号块长度N＝512，总码率为0.5，码块个数M′＝3，分别记为码块C1、码块C2和码块C3。调制映射(星座映射)所涉及的星座图如图10所示。
图10为本申请实施例提供的16QAM部分集分割映射星座图。请参见图10，按照比特级b0等于0或者1进行分割，可以得到子集1和子集2。针对子集1，按照b1等于0或1进行分割，可以得到子集11和子集12。针对子集2，按照b1等于0或1进行分割，可以得到子集21和子集22。其中，在子集11和子集12中，比特级b3和比特级b2满足格雷映射特性，在子集21和子集22中，比特级b3和比特级b2满足格雷映射特性，因此，比特级b3和比特级b2的比特级容量相同。
根据图10所示的星座图，由于码块个数为3，因此，可以将比特级划分为两组，第1组比特级中包括比特级b0，第2组比特级中包括比特级b1，第3组比特级中包括比特级b2和比特级b3。
假设配置的映射关系中，码块C1对应第1组比特级，码块C2对应第2组比特级，码块C2对应第3组比特级，则码块C1的码长为512，码块C2的码长为512，码块C3的码长为1024。
分别根据每组比特级的比特级容量对应的编码码率确定3个待编码序列，分别即为待编码序列1、待编码序列2和待编码序列3。具体过程可以参见示例1，此处不再进行赘述。
对待编码序列1进行编码，得到码块C1。对待编码序列2进行编码，得到码块C2。对待编码序列3进行编码，得到码块C3。其中，码块C1的码长为512，码块C2的码长为512，码块C3的码长为1024。对码块C3进行串并转换，得到比特流B1和比特流B2，比特流B1和比特流B2的码长分别为512。
将码块C1映射比特级b0，将码块C2映射到比特级b1，将比特流B1映射到比特级b2，将比特流B2映射到比特级b3，得到512个调制符号，{x1，x2，…，x512}。具体映射过程可以参见示例1，此处不再进行赘述。
在得到512个调制符号{x1，x2，…，x512}，输出调制后的符号序列{x1，x2，…，x512}，每个调制符号中包括4个比特。
在接收端接收到512个调制符号{x1，x2，…，x512}，该512个调制符号分别为：
x1为
Figure BDA0002080004750000141
x2为
Figure BDA0002080004750000142
……
x512为
Figure BDA0002080004750000143
其中，比特级b0为
Figure BDA0002080004750000144
比特级b1为
Figure BDA0002080004750000145
比特级b2为
Figure BDA0002080004750000146
比特级b3为
Figure BDA0002080004750000147
解调器对比特级
Figure BDA0002080004750000148
进行解调得到b0的LLR(码块C1的LLR)，通过译码器对码块C1的LLR进行译码，得到码块C1的译码结果。解调器根据码块C1的译码结果，对比特级
Figure BDA0002080004750000149
进行解调，得到b1的LLR(码块C2的LLR)，通过译码器对码块C2的LLR进行译码，得到码块C2的译码结果。解调器根据码块C1和码块C2的译码结果，对比特级
Figure BDA00020800047500001410
和比特级b3为
Figure BDA00020800047500001411
进行并行解调，同时得到b3和b1的LLR(码块C3的LLR)，对b3和b2的LLR进行并串转换，译码器对并串转换后的b3和b2的LLR进行译码，得到码块C3的译码结果。可选的，可以对码块C1的译码结果、码块C2的译码结果和码块C3的译码结果进行合并操作，得到调制符号的译码结果。
示例4、调制方式为8PSK，8PSK具有3个比特级，分别记为b0、b1和b2。符号块长度N＝512，总码率为0.5，码块个数M′＝2，分别记为码块C1和码块C2。调制映射(星座映射)所涉及的星座图如图11所示。
图11为本申请实施例提供的8PSK集分割映射星座图。请参见图11，按照比特级b0等于0或者1进行分割，可以得到子集1和子集2。针对子集1，按照b1等于0或1进行分割，可以得到子集11和子集12。针对子集2，按照b1等于0或1进行分割，可以得到子集21和子集22。
根据图11所示的星座图，由于码块个数为3，因此，可以将比特级划分为两组，第1组比特级中包括比特级b0，第2组比特级中包括比特级b1和比特级b2。
假设配置的映射关系中，码块C1对应第1组比特级，码块C2对应第2组比特级，则码块C1的码长为512，码块C2的码长为1024。
分别根据每组比特级的比特级容量对应的编码码率确定2个待编码序列，分别即为待编码序列1和待编码序列2。具体过程可以参见示例1，此处不再进行赘述。
对待编码序列1进行编码，得到码块C1。对待编码序列2进行编码，得到码块C2。其中，码块C1的码长为512，码块C2的码长为1024。对码块C2进行交织处理，并对交织处理后的码块C2进行串并转换，得到比特流B1和比特流B2，比特流B1和比特流B2的码长分别为512。
将码块C1映射比特级b0，将比特流B1映射到比特级b1，将比特流B2映射到比特级b2，得到512个调制符号，{x1，x2，…，x512}。具体映射过程可以参见示例1，此处不再进行赘述。
在得到512个调制符号{x1，x2，…，x512}，输出调制后的符号序列{x1，x2，…，x512}，每个调制符号中包括3个比特。
在接收端接收到512个调制符号，并对该512的调制符号进行解调译码，解调译码过程可以参见示例1，此处不再进行赘述。
图12为本申请实施例提供的一种编码调制装置的结构示意图。请参见图12，该编码调制装置10可以包括：获取模块11、编码模块12、调制模块13和输出模块14，其中，
所述获取模块11用于，获取K个待编码比特和调制方式，所述K为大于或等于1的整数；
所述编码模块12用于，根据所述调制方式的M个比特级，对所述K个待编码比特进行编码，得到M′个码块；其中，M′<M，第i个码块的码长为Ni，Ni＝Mi*N，所述Mi为第i个码块对应的比特级的个数，所述N为符号块长度，所述i为1至所述M′之间的整数，
Figure BDA0002080004750000151
第i个码块中包括的信息比特的个数为Ki，
Figure BDA0002080004750000152
所述M、所述M′、所述N、所述Ni和所述Mi和所述Ki均为正整数；
所述调制模块13用于，根据所述M′个码块与所述M个比特级的映射关系对所述M'个码块进行调制，得到调制后的符号序列，其中，在所述映射关系中，码长为Mi*N的码块对应Mi个比特级上；
所述输出模块14用于，输出所述调制后的符号序列。
可选的，获取模块11可以执行图3实施例中的S301。
可选的，编码模块12可以执行图3实施例中的S302。
可选的，调制模块13和输出模块14可以执行图3实施例中的S303。
本申请实施例提供的编码调制装置10可以执行上述方法实施例所示的技术方案，其实现原理以及有益效果类似此处不再进行赘述。
在一种可能的实施方式中，所述M′个码块中存在至少两个码块的码长不同。
在一种可能的实施方式中，码长为Mi*N的码块映射到的Mi个比特级之间的比特级容量的差值的绝对值小于或等于预设差值。
在一种可能的实施方式中，所述编码模块12具体用于：
根据所述M个比特级的比特级容量，将所述K个待编码比特划分为M′个待编码序列；
分别对所述M′个待编码序列进行编码，得到所述M′个码块。
在一种可能的实施方式中，所述编码模块12具体用于：
将所述M个比特级划分为M′组比特级，每组比特级中包括至少一个比特级；
根据每组比特级中包括的比特级个数、每组比特级中每个比特级的比特级容量和所述N，将所述K个待编码比特划分为M′个待编码序列。
在一种可能的实施方式中，所述调制模块13具体用于：
针对任意第i个码块，若所述Mi等于1，将所述第i个码块映射到星座图中第i组比特级上；
针对任意第i个码块，若所述Mi大于1，将所述第i个码块转换为Mi个比特流，将所述Mi个比特流分别映射到所述星座图中第i组比特级上，每个比特流的长度为所述N，一个比特流映射到第i组比特级的一个比特级上。
在一种可能的实施方式中，第i组比特级中各比特级的比特级容量之间的差值小于或等于预设差值。
图13为本申请实施例提供的另一种编码调制装置的结构示意图。在图12所示实施例的基础上，请参见图13，编码调制装置10还包括交织模块15，其中，
所述交织模块15用于，在所述调制模块13将所述第i个码块转换为Mi个比特流之前，对所述第i个码块进行交织处理。
在一种可能的实施方式中，所述调制方式为8移相键控PSK调制或者8差分移相键控DPSK调制时，所述M＝3，所述M′＝2，其中一个码块的码长为N，另一个码块的码长为2N。
在一种可能的实施方式中，所述调制方式为16正交幅度QAM调制时，所述M＝4，所述M′＝3，其中两个码块的码长为N，另一个码块的码长为2N。
本申请实施例提供的编码调制装置10可以执行上述方法实施例所示的技术方案，其实现原理以及有益效果类似此处不再进行赘述。
图14为本申请实施例提供的一种解调译码装置的结构示意图。请参见图14，该解调译码装置20可以包括：获取模块21和解调译码模块22，其中，
所述获取模块21用于，获取M′个码块对应的N个调制符号，M′<M，所述M为调制方式的比特级的个数，所述N为符号块长度，第i个码块的码长为Ni，Ni＝Mi*N，所述Mi为第i个码块对应的比特级的个数，所述i为1至所述M′之间的整数，
Figure BDA0002080004750000161
所述M、所述M′、所述N、所述Ni和所述Mi均为正整数；
所述解调译码模块22用于，根据所述N个调制符号对所述M′个码块依次进行解调译码，得到所述M′个码块的译码结果。
可选的，获取模块21可以执行图4实施例中的S401。
可选的，解调译码模块22可以执行图4实施例中的S402。
本申请实施例提供的解调译码装置20可以执行上述方法实施例所示的技术方案，其实现原理以及有益效果类似此处不再进行赘述。
在一种可能的实施方式中，所述解调译码模块22具体用于：
对第i个码块进行解调处理，所述解调处理包括：将i加1，根据前i-1个码块的译码结果和所述N个调制符号，确定第i个码块的LLR；初始时，所述i为0；
对所述第i个码块进行译码处理，所述译码处理包括：根据所述第i个码块的LLR，确定所述第i个码块的译码结果；
重复执行所述解调处理和所述译码处理，直至得到所述M′个码块的译码结果。
在一种可能的实施方式中，所述解调译码模块22具体用于：
若Mi>1，则确定所述第i个码块对应的Mi个比特级；
对所述Mi个比特级进行并行解调，得到所述第i个码块的LLR。
在一种可能的实施方式中，所述M′个码块中存在至少两个码块的码长不同。
在一种可能的实施方式中，所述调制方式为8移相键控PSK调制或者8差分移相键控DPSK调制时，所述M＝3，所述M′＝2，其中一个码块的码长为N，另一个码块的码长为2N。
在一种可能的实施方式中，所述调制方式为16正交幅度QAM调制时，所述M＝4，所述M′＝3，其中两个码块的码长为N，另一个码块的码长为2N。
本申请实施例提供的解调译码装置20可以执行上述方法实施例所示的技术方案，其实现原理以及有益效果类似此处不再进行赘述。
图15为本申请实施例提供的编码调制装置的硬件结构示意图。请参见图15，该编码调制装置30可以包括：处理器31以及存储器32；其中，
存储器32，用于存储计算机程序，有时还用于存储中间数据；
处理器31，用于执行存储器存储的计算机程序，以实现上述编码调制方法中的各个步骤。具体可以参见前面方法实施例中的相关描述。
可选地，存储器32既可以是独立的，也可以跟处理器31集成在一起。在有些实施方式中，存储器32甚至还可以位于编码调制装置30之外。
当所述存储器32是独立于处理器31之外的器件时，所述编码调制装置30还可以包括总线33，用于连接所述存储器32和处理器31。
可选的，编码调制装置30还可以进一步包括接收器和发送器。例如，接收器用于获取待编码比特，发送器可以用于输出调制后的符号序列。
本实施例提供的编码调制装置30可以为终端设备，或者也以为网络设备，可用于执行上述的编码调制方法，其实现方式和技术效果类似，本实施例此处不再赘述。
图16为本申请实施例提供的解调译码装置的硬件结构示意图。请参见图16，该解调译码装置40可以包括：处理器41以及存储器42；其中，
存储器42，用于存储计算机程序，有时还用于存储中间数据；
处理器41，用于执行存储器存储的计算机程序，以实现上述解调译码方法中的各个步骤。具体可以参见前面方法实施例中的相关描述。
可选地，存储器42既可以是独立的，也可以跟处理器41集成在一起。在有些实施方式中，存储器42甚至还可以位于解调译码装置40之外。
当所述存储器42是独立于处理器41之外的器件时，所述解调译码装置40还可以包括总线43，用于连接所述存储器42和处理器41。
可选的，解调译码装置40还可以进一步包括接收器。例如，接收器用于获取调制符号。
本实施例提供的解调译码装置40可以为终端设备，或者也以为网络设备，可用于执行上述的解调译码方法，其实现方式和技术效果类似，本实施例此处不再赘述。
图17为本申请实施例提供的又一种编码调制装置的结构示意图。请参见图17，该编码调制装置50可以包括输入接口51、逻辑电路52和输出接口53，其中，
所述输入接口51用于，获取K个待编码比特和调制方式，所述K为大于或等于1的整数；
所述逻辑电路52用于，根据所述调制方式的M个比特级，对所述K个待编码比特进行编码，得到M′个码块；根据所述M′个码块与所述M个比特级的映射关系对所述M'个码块进行调制，得到调制后的符号序列；其中，M′<M，第i个码块的码长为Ni，Ni＝Mi*N，所述Mi为第i个码块对应的比特级的个数，所述N为符号块长度，所述i为1至所述M′之间的整数，
Figure BDA0002080004750000181
第i个码块中包括的信息比特的个数为Ki，
Figure BDA0002080004750000184
所述M、所述M′、所述N、所述Ni和所述Mi和所述Ki均为正整数；在所述映射关系中，码长为Mi*N的码块对应Mi个比特级上；
所述输出接口53用于，输出所述调制后的符号序列。
可选的，输入接口51可以具有图12-图13实施例中的获取模块11的功能。逻辑电路52可以具有图12-图13实施例中的编码模块12和调制模块13的功能。输出接口53可以具有图12-图13实施例中的输出接口53的功能。
可选的，输入接口51可以具有图15实施例中的接收器的功能。逻辑电路52可以具有图15实施例中的处理器31的功能。输出接口53可以具有图15实施例中的发送器的功能。
可选的，逻辑电路52还可以执行编码调制方法中其它的步骤，例如，逻辑电路52还可以执行图3实施例中S302-S303中所描述的步骤。
本申请实施例提供的编码调制装置50可以执行上述方法实施例所示的技术方案，其实现原理以及有益效果类似此处不再进行赘述。
图18为本申请实施例提供的又一种解调译码装置的结构示意图。请参见图18，解调译码装置60可以包括输入接口61和逻辑电路62，其中，
所述输入接口61用于，获取M′个码块对应的N个调制符号，M′<M，所述M为调制方式的比特级的个数，所述N为符号块长度，第i个码块的码长为Ni，Ni＝Mi*N，所述Mi为第i个码块对应的比特级的个数，所述i为1至所述M′之间的整数，
Figure BDA0002080004750000183
所述M、所述M′、所述N、所述Ni和所述Mi均为正整数；
所述逻辑电路62用于，根据所述N个调制符号对所述M′个码块依次进行解调译码，得到所述M′个码块的译码结果。
可选的，解调译码装置60还可以包括输出接口。例如，输出接口可以输出译码结果。
可选的，输入接口61可以具有图14实施例中的获取模块21的功能。逻辑电路62可以具有图14实施例中的解调译码模块22的功能。
可选的，输入接口61可以具有图16实施例中的接收器的功能。逻辑电路62可以具有图16实施例中的处理器41的功能。
可选的，逻辑电路62还可以执行解调译码方法中其它的步骤，例如，逻辑电路62还可以执行图4实施例中S402中所描述的步骤。
本申请实施例提供的解调译码装置60可以执行上述方法实施例所示的技术方案，其实现原理以及有益效果类似此处不再进行赘述。
本申请实施例还提供一种存储介质，所述存储介质包括计算机程序，所述计算机程序用于实现如上所述的编码调制方法。
本申请实施例还提供一种存储介质，所述存储介质包括计算机程序，所述计算机程序用于实现如上所述的解调译码方法。
本申请实施例还提供一种芯片或者集成电路，包括：存储器和处理器；
所述存储器，用于存储程序指令，有时还用于存储中间数据；
所述处理器，用于调用所述存储器中存储的所述程序指令以实现如上所述的编码调制方法。
可选的，存储器可以是独立的，也可以跟处理器集成在一起。在有些实施方式中，存储器还可以位于所述芯片或者集成电路之外。
本申请实施例还提供一种芯片或者集成电路，包括：存储器和处理器；
所述存储器，用于存储程序指令，有时还用于存储中间数据；
所述处理器，用于调用所述存储器中存储的所述程序指令以实现如上所述的解调译码方法。
可选的，存储器可以是独立的，也可以跟处理器集成在一起。在有些实施方式中，存储器还可以位于所述芯片或者集成电路之外。
本申请实施例还提供一种程序产品，所述程序产品包括计算机程序，所述计算机程序存储在存储介质中，所述计算机程序用于实现上述的编码调制方法。
本申请实施例还提供一种程序产品，所述程序产品包括计算机程序，所述计算机程序存储在存储介质中，所述计算机程序用于实现上述的解调译码方法。
结合本发明实施例公开内容所描述的方法或者算法的步骤可以硬件的方式来实现，也可以是由处理器执行软件指令的方式来实现。软件指令可以由相应的软件模块组成，软件模块可以被存放于随机存取存储器(Random Access Memory，RAM)、闪存、只读存储器(Read Only Memory，ROM)、可擦除可编程只读存储器(Erasable Programmable ROM，EPROM)、电可擦可编程只读存储器(Electrically EPROM，EEPROM)、寄存器、硬盘、移动硬盘、只读光盘(CD-ROM)或者本领域熟知的任何其它形式的存储介质中。一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于ASIC中。另外，该ASIC可以位于基站或终端中。当然，处理器和存储介质也可以作为分立组件存在于接收设备中。
应理解，上述处理器可以是中央处理单元(英文：Central Processing Unit，简称：CPU)，还可以是其他通用处理器、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、专用集成电路(英文：Application Specific Integrated Circuit，简称：ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合发明所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
存储器可能包含高速RAM存储器，也可能还包括非易失性存储NVM，例如至少一个磁盘存储器，还可以为U盘、移动硬盘、只读存储器、磁盘或光盘等。
总线可以是工业标准体系结构(Industry Standard Architecture，ISA)总线、外部设备互连(Peripheral Component，PCI)总线或扩展工业标准体系结构(ExtendedIndustry Standard Architecture，EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，本申请附图中的总线并不限定仅有一根总线或一种类型的总线。
上述存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。存储介质可以是通用或专用计算机能够存取的任何可用介质。
本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a,b,或c中的至少一项(个)，可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。
本领域技术人员应该可以意识到，在上述一个或多个示例中，本发明实施例所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时，可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。
在本发明所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个单元中。上述模块成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

Claims (34)

1.一种编码调制方法，其特征在于，包括：
获取K个待编码比特和调制方式，所述K为大于或等于1的整数；
根据所述调制方式的M个比特级的比特级容量，将所述K个待编码比特划分为M′个待编码序列，对所述M′个待编码序列进行编码，得到M′个码块；其中，M′<M，第i个码块的码长为Ni，Ni＝Mi*N，所述Mi为第i个码块对应的比特级的个数，所述N为符号块长度，所述i为1至所述M′之间的整数，
Figure FDA0003211278530000011
第i个码块中包括的信息比特的个数为Ki，
Figure FDA0003211278530000012
所述M、所述M′、所述N、所述Ni和所述Mi和所述Ki均为正整数；
针对任意第i个码块，若所述Mi等于1，将所述第i个码块映射到星座图中第i组比特级上；
针对任意第i个码块，若所述Mi大于1，将所述第i个码块转换为Mi个比特流，将所述Mi个比特流分别映射到所述星座图中第i组比特级上，每个比特流的长度为所述N，一个比特流映射到第i组比特级的一个比特级上，得到并输出调制后的符号序列，其中，在映射关系中，码长为Mi*N的码块对应Mi个比特级上。
2.根据权利要求1所述的方法，其特征在于，所述M′个码块中存在至少两个码块的码长不同。
3.根据权利要求1或2所述的方法，其特征在于，码长为Mi*N的码块映射到的Mi个比特级之间的比特级容量的差值的绝对值小于或等于预设差值。
4.根据权利要求1或2所述的方法，其特征在于，所述根据所述M个比特级的比特级容量，将所述K个待编码比特划分为M′个待编码序列，包括：
将所述M个比特级划分为M′组比特级，每组比特级中包括至少一个比特级；
根据每组比特级中包括的比特级个数、每组比特级中每个比特级的比特级容量和所述N，将所述K个待编码比特划分为M′个待编码序列。
5.根据权利要求1或2所述的方法，其特征在于，第i组比特级中各比特级的比特级容量之间的差值小于或等于预设差值。
6.根据权利要求1或2所述的方法，其特征在于，将所述第i个码块转换为Mi个比特流之前，还包括：
对所述第i个码块进行交织处理。
7.根据权利要求1或2所述的方法，其特征在于，所述调制方式为8移相键控PSK调制或者8差分移相键控DPSK调制时，所述M＝3，所述M′＝2，其中一个码块的码长为N，另一个码块的码长为2N。
8.根据权利要求1或2所述的方法，其特征在于，所述调制方式为16正交幅度QAM调制时，所述M＝4，所述M′＝3，其中两个码块的码长为N，另一个码块的码长为2N。
9.一种解调译码方法，其特征在于，包括：
获取M′个码块对应的N个调制符号，M′<M，所述M为调制方式的比特级的个数，所述N为符号块长度，第i个码块的码长为Ni，Ni＝Mi*N，所述Mi为第i个码块对应的比特级的个数，所述i为1至所述M′之间的整数，
Figure FDA0003211278530000013
所述M、所述M′、所述N、所述Ni和所述Mi均为正整数；
对第i个码块进行解调处理，所述解调处理包括：将i加1，根据前i-1个码块的译码结果和所述N个调制符号，确定第i个码块的LLR；初始时，所述i为0；
对所述第i个码块进行译码处理，所述译码处理包括：根据所述第i个码块的LLR，确定所述第i个码块的译码结果；
重复执行所述解调处理和所述译码处理，直至得到所述M′个码块的译码结果。
10.根据权利要求9所述的方法，其特征在于，所述确定第i个码块的LLR，包括：
若Mi＞1，则确定所述第i个码块对应的Mi个比特级；
对所述Mi个比特级进行并行解调，得到所述第i个码块的LLR。
11.根据权利要求9或10所述的方法，其特征在于，所述M′个码块中存在至少两个码块的码长不同。
12.根据权利要求9或10所述的方法，其特征在于，所述调制方式为8移相键控PSK调制或者8差分移相键控DPSK调制时，所述M＝3，所述M′＝2，其中一个码块的码长为N，另一个码块的码长为2N。
13.根据权利要求9或10所述的方法，其特征在于，所述调制方式为16正交幅度QAM调制时，所述M＝4，所述M′＝3，其中两个码块的码长为N，另一个码块的码长为2N。
14.一种编码调制装置，其特征在于，包括：获取模块、编码模块、调制模块和输出模块，其中，
所述获取模块用于，获取K个待编码比特和调制方式，所述K为大于或等于1的整数；
所述编码模块用于，根据所述调制方式的M个比特级的比特级容量，将所述K个待编码比特划分为M′个待编码序列，分别对所述M′个待编码序列进行编码，得到M′个码块；其中，M′<M，第i个码块的码长为Ni，Ni＝Mi*N，所述Mi为第i个码块对应的比特级的个数，所述N为符号块长度，所述i为1至所述M′之间的整数，
Figure FDA0003211278530000021
第i个码块中包括的信息比特的个数为Ki，
Figure FDA0003211278530000022
所述M、所述M′、所述N、所述Ni和所述Mi和所述Ki均为正整数；
所述调制模块用于，针对任意第i个码块，若所述Mi等于1，将所述第i个码块映射到星座图中第i组比特级上；
针对任意第i个码块，若所述Mi大于1，将所述第i个码块转换为Mi个比特流，将所述Mi个比特流分别映射到所述星座图中第i组比特级上，每个比特流的长度为所述N，一个比特流映射到第i组比特级的一个比特级上，得到调制后的符号序列，其中，在映射关系中，码长为Mi*N的码块对应Mi个比特级上；
所述输出模块用于，输出所述调制后的符号序列。
15.根据权利要求14所述的装置，其特征在于，所述M′个码块中存在至少两个码块的码长不同。
16.根据权利要求14或15所述的装置，其特征在于，码长为Mi*N的码块映射到的Mi个比特级之间的比特级容量的差值的绝对值小于或等于预设差值。
17.根据权利要求14或15所述的装置，其特征在于，所述编码模块具体用于：
将所述M个比特级划分为M′组比特级，每组比特级中包括至少一个比特级；
根据每组比特级中包括的比特级个数、每组比特级中每个比特级的比特级容量和所述N，将所述K个待编码比特划分为M′个待编码序列。
18.根据权利要求14或15所述的装置，其特征在于，第i组比特级中各比特级的比特级容量之间的差值小于或等于预设差值。
19.根据权利要求14或15所述的装置，其特征在于，所述装置还包括交织模块，其中，
所述交织模块用于，在所述调制模块将所述第i个码块转换为Mi个比特流之前，对所述第i个码块进行交织处理。
20.根据权利要求14或15所述的装置，其特征在于，所述调制方式为8移相键控PSK调制或者8差分移相键控DPSK调制时，所述M＝3，所述M′＝2，其中一个码块的码长为N，另一个码块的码长为2N。
21.根据权利要求14或15所述的装置，其特征在于，所述调制方式为16正交幅度QAM调制时，所述M＝4，所述M′＝3，其中两个码块的码长为N，另一个码块的码长为2N。
22.一种解调译码装置，其特征在于，包括：获取模块和解调译码模块，其中，
所述获取模块用于，获取M′个码块对应的N个调制符号，M′<M，所述M为调制方式的比特级的个数，所述N为符号块长度，第i个码块的码长为Ni，Ni＝Mi*N，所述Mi为第i个码块对应的比特级的个数，所述i为1至所述M′之间的整数，
Figure FDA0003211278530000031
所述M、所述M′、所述N、所述Ni和所述Mi均为正整数；
所述解调译码模块用于，对第i个码块进行解调处理，所述解调处理包括：将i加1，根据前i-1个码块的译码结果和所述N个调制符号，确定第i个码块的LLR；初始时，所述i为0；
对所述第i个码块进行译码处理，所述译码处理包括：根据所述第i个码块的LLR，确定所述第i个码块的译码结果；
重复执行所述解调处理和所述译码处理，直至得到所述M′个码块的译码结果。
23.根据权利要求22所述的装置，其特征在于，所述解调译码模块具体用于：
若Mi＞1，则确定所述第i个码块对应的Mi个比特级；
对所述Mi个比特级进行并行解调，得到所述第i个码块的LLR。
24.根据权利要求22或23所述的装置，其特征在于，所述M′个码块中存在至少两个码块的码长不同。
25.根据权利要求22或23所述的装置，其特征在于，所述调制方式为8移相键控PSK调制或者8差分移相键控DPSK调制时，所述M＝3，所述M′＝2，其中一个码块的码长为N，另一个码块的码长为2N。
26.根据权利要求22或23所述的装置，其特征在于，所述调制方式为16正交幅度QAM调制时，所述M＝4，所述M′＝3，其中两个码块的码长为N，另一个码块的码长为2N。
27.一种编码调制装置，其特征在于，包括：存储器、处理器以及计算机程序，所述计算机程序存储在所述存储器中，所述处理器运行所述计算机程序执行如权利要求1-8任一项所述的编码调制方法。
28.一种编码调制装置，其特征在于，包括：存储器、处理器以及计算机程序，所述计算机程序存储在所述存储器中，所述处理器运行所述计算机程序执行如权利要求9-13任一项所述的解调译码方法。
29.一种编码调制装置，其特征在于，包括输入接口、逻辑电路和输出接口，其中，
所述输入接口用于，获取K个待编码比特和调制方式，所述K为大于或等于1的整数；
所述逻辑电路用于，根据所述调制方式的M个比特级的比特级容量，将所述K个待编码比特划分为M′个待编码序列，对所述M′个待编码序列进行编码，得到M′个码块；
针对任意第i个码块，若所述Mi等于1，将所述第i个码块映射到星座图中第i组比特级上；
针对任意第i个码块，若所述Mi大于1，将所述第i个码块转换为Mi个比特流，将所述Mi个比特流分别映射到所述星座图中第i组比特级上，每个比特流的长度为N，一个比特流映射到第i组比特级的一个比特级上，得到调制后的符号序列；其中，M′<M，第i个码块的码长为Ni，Ni＝Mi*N，所述Mi为第i个码块对应的比特级的个数，所述N为符号块长度，所述i为1至所述M′之间的整数，
Figure FDA0003211278530000041
第i个码块中包括的信息比特的个数为Ki，
Figure FDA0003211278530000042
所述M、所述M′、所述N、所述Ni和所述Mi和所述Ki均为正整数；在映射关系中，码长为Mi*N的码块对应Mi个比特级上；
所述输出接口用于，输出所述调制后的符号序列。
30.根据权利要求29所述的装置，其特征在于，所述逻辑电路还用于执行权利要求2-8任一项所述的编码调制方法。
31.一种解调译码装置，其特征在于，包括输入接口和逻辑电路，其中，
所述输入接口用于，获取M′个码块对应的N个调制符号，M′<M，所述M为调制方式的比特级的个数，所述N为符号块长度，第i个码块的码长为Ni，Ni＝Mi*N，所述Mi为第i个码块对应的比特级的个数，所述i为1至所述M′之间的整数，
Figure FDA0003211278530000043
所述M、所述M′、所述N、所述Ni和所述Mi均为正整数；
所述逻辑电路用于，对第i个码块进行解调处理，所述解调处理包括：将i加1，根据前i-1个码块的译码结果和所述N个调制符号，确定第i个码块的LLR；初始时，所述i为0；
对所述第i个码块进行译码处理，所述译码处理包括：根据所述第i个码块的LLR，确定所述第i个码块的译码结果；
重复执行所述解调处理和所述译码处理，直至得到所述M′个码块的译码结果。
32.根据权利要求31所述的装置，其特征在于，所述逻辑电路还用于执行权利要求10-13任一项所述的解调译码方法。
33.一种存储介质，其特征在于，所述存储介质包括计算机程序，所述计算机程序用于实现如权利要求1-8任一项所述的编码调制方法。
34.一种存储介质，其特征在于，所述存储介质包括计算机程序，所述计算机程序用于实现如权利要求9-13任一项所述的解调译码方法。
CN201910468056.2A 2019-05-31 2019-05-31 编码调制方法、解调译码方法、装置及设备 Active CN112019298B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201910468056.2A CN112019298B (zh) 2019-05-31 2019-05-31 编码调制方法、解调译码方法、装置及设备
PCT/CN2020/088774 WO2020238566A1 (zh) 2019-05-31 2020-05-06 编码调制方法、解调译码方法、装置及设备
EP20815183.7A EP3968551A4 (en) 2019-05-31 2020-05-06 ENCODING MODULATION METHOD, DEMODULATION DECODING METHOD, DEVICE AND DEVICE
JP2021570825A JP7301168B2 (ja) 2019-05-31 2020-05-06 コーディングおよび変調方法、復調および復号方法、装置、ならびにデバイス
US17/535,532 US20220085914A1 (en) 2019-05-31 2021-11-24 Coding and modulation method, demodulation and decoding method, apparatus, and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910468056.2A CN112019298B (zh) 2019-05-31 2019-05-31 编码调制方法、解调译码方法、装置及设备

Publications (2)

Publication Number Publication Date
CN112019298A CN112019298A (zh) 2020-12-01
CN112019298B true CN112019298B (zh) 2021-11-19

Family

ID=73501130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910468056.2A Active CN112019298B (zh) 2019-05-31 2019-05-31 编码调制方法、解调译码方法、装置及设备

Country Status (5)

Country Link
US (1) US20220085914A1 (zh)
EP (1) EP3968551A4 (zh)
JP (1) JP7301168B2 (zh)
CN (1) CN112019298B (zh)
WO (1) WO2020238566A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114826478A (zh) * 2021-01-29 2022-07-29 华为技术有限公司 编码调制与解调解码方法及装置
CN115085857A (zh) * 2021-03-10 2022-09-20 华为技术有限公司 极化编码调制、解调译码的方法和装置
WO2024000564A1 (zh) * 2022-07-01 2024-01-04 华为技术有限公司 一种通信方法及通信装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103001729A (zh) * 2011-09-14 2013-03-27 华为技术有限公司 一种编码调制方法以及相关装置
CN104243086A (zh) * 2013-06-09 2014-12-24 华为技术有限公司 调制编码方案确定方法、基站及通信***
CN107508661A (zh) * 2016-06-14 2017-12-22 华为技术有限公司 一种数据处理的方法、网络设备和终端
EP3264613A1 (en) * 2015-04-01 2018-01-03 Huawei Technologies Co. Ltd. Encoding method, apparatus, base station and user equipment
WO2018192640A1 (en) * 2017-04-18 2018-10-25 Huawei Technologies Duesseldorf Gmbh Polar coding with dynamic frozen bits
CN109600194A (zh) * 2017-09-30 2019-04-09 华为技术有限公司 Ploar编码方法和编码装置、译码方法和译码装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02291744A (ja) * 1989-05-02 1990-12-03 Nec Corp 符号化変調方式
US9191256B2 (en) * 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems
US10135460B2 (en) * 2013-10-01 2018-11-20 Texas Instruments Incorporated Apparatus and method for multilevel coding (MLC) with binary alphabet polar codes
CN105812107B (zh) * 2014-12-31 2019-12-06 中兴通讯股份有限公司 Ofdma***中数据包处理方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103001729A (zh) * 2011-09-14 2013-03-27 华为技术有限公司 一种编码调制方法以及相关装置
CN104243086A (zh) * 2013-06-09 2014-12-24 华为技术有限公司 调制编码方案确定方法、基站及通信***
EP3264613A1 (en) * 2015-04-01 2018-01-03 Huawei Technologies Co. Ltd. Encoding method, apparatus, base station and user equipment
CN107508661A (zh) * 2016-06-14 2017-12-22 华为技术有限公司 一种数据处理的方法、网络设备和终端
WO2018192640A1 (en) * 2017-04-18 2018-10-25 Huawei Technologies Duesseldorf Gmbh Polar coding with dynamic frozen bits
CN109600194A (zh) * 2017-09-30 2019-04-09 华为技术有限公司 Ploar编码方法和编码装置、译码方法和译码装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Shaped polar codes for high order modulation";Onurcan Iscan;《IEEE》;20171026;全文 *
"transmission and reception for high-order modulation with mimo";Samsung;《3GPP TSG RAN WG1 Meeting #90 R1-1714494》;20170825;全文 *
"极化编码理论与实用方案研究";陈凯;《中国博士学位论文全文数据库信息科技辑》;20150430;全文 *

Also Published As

Publication number Publication date
WO2020238566A1 (zh) 2020-12-03
CN112019298A (zh) 2020-12-01
JP7301168B2 (ja) 2023-06-30
US20220085914A1 (en) 2022-03-17
EP3968551A4 (en) 2022-07-06
EP3968551A1 (en) 2022-03-16
JP2022534300A (ja) 2022-07-28

Similar Documents

Publication Publication Date Title
JP6481913B2 (ja) Ｐｏｌａｒ符号生成方法および装置
US20190132087A1 (en) Method and apparatus for data transmission
CN107211033B (zh) 数据传输的方法和设备
CN112019298B (zh) 编码调制方法、解调译码方法、装置及设备
US6614861B1 (en) Method and apparatus for higher dimensional modulation
US9130712B2 (en) Physical channel segmentation in wireless communication system
US8699316B2 (en) USF coding
CN108886418B (zh) 接收装置和接收方法
KR20140123764A (ko) 무선 통신 시스템에서 비트 심볼 매핑 방법 및 장치
CN113595953B (zh) 发送装置
CN109565349B (zh) 接收装置和接收方法
WO2017133407A1 (zh) 信号传输方法和装置
CN113472363A (zh) 编码方法及装置
CN114793144B (zh) 信号编码、解码方法、装置、电子设备、芯片及存储介质
ES2448576T3 (es) Recepción descentralizada y cooperativa de datos a través de estaciones base
CN111224742B (zh) 发送信息的方法和装置
CN110505359B (zh) 无线广播通信***中非均匀调制解调方法、***、介质及终端
CN115085857A (zh) 极化编码调制、解调译码的方法和装置
CN111490797B (zh) 编码方法、装置及设备
CN111464260B (zh) 一种信号发送、接收方法及设备
CN108463957A (zh) 适用于非正交多址接入的信息传输方法、装置以及通信***
CN115378547A (zh) 一种芯片***的npbch快速盲检的方法
CN114422078A (zh) 一种编码方法、解码方法、相关设备以及存储介质
CN114915297A (zh) 一种编码和译码方法及相关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant