CN112016259B - 电路及其配置方法 - Google Patents

Abstract

一种电路及其配置方法。此种包括多个模块的电路及其配置方法包括，以多个模块中的一个为第一级模块，以除第一级模块外的模块为第一剩余模块，获取第一级模块与第一剩余模块中的边界时序单元的连线数量，比较第一级模块与第一剩余模块的连线数量的大小，选取与第一级模块的连接线数量最大的第一剩余模块为第二级模块，以及配置第二级模块与第一级模块相邻。

Description

电路及其配置方法

技术领域

本发明是一种电路及其配置方法，特别涉及一种基于模块间边界时序单元的相连数量配置的一种电路及其配置方法。

背景技术

以现有技术而言，前端工程师可以提供粗略的数据流，但前端工程师提供的数据流受制于前端工程师对设计的了解程度及其本身的经验。物理实现工具也可以提供数据流，但物理实现工具提供的数据流包括在分析和所有其他模块的互连关系的数据云，干扰信息多。因此，如基于这些现有技术的数据流进行模块间的时序路径分析的话，则分析结果将出现精确度、实时性、覆盖面不能满足工程设计要求的情形。

例如，藉由物理实现工具利用网表(Netlist)产生的数据云所提供的数据流包括逻辑单元间的数据流、逻辑单元与边界时序单元间的数据流以及边界时序单元间的数据流。因为逻辑单元的稳态输出仅与输入的数据信号有关，也就是说，在时序路径中，逻辑单元仅相当于传输数据信号的节点，所以某些情况下，逻辑单元间的数据流以及逻辑单元与边界时序单元间的数据流并不能作为模块间的数据流，也因此，直接使用数据云提供的数据流分析的模块间的时序路径指导模块间的设置的话将导致模块布局的偏差。

发明内容

有鉴于此，本发明提出一种电路及其配置方法，在设计初期阶段即快速且精准地将网表结构中的数据云整理成清楚的数据流指导配置一种电路。通过本发明所提出的电路配置方法，首先整理出模块间的有效数据流。通过获取有效数据流对应的连接线的数量，指导电路的早期配置，加快设计收敛，降低成本。在本发明的设计中，早期配置的电路数据与实际需要相符，配置的电路各模块间发生数据流交叉缠绕的概率变小，避免因电路模块所配置的物理位置不合理造成迭代而增加设计收敛时间，对于加快时序收敛有很大的帮助。

本发明实施例提供一种电路的配置方法，适用于一种包括多个模块的电路，包括以多个模块中的一个为第一级模块，以除第一级模块外的模块为第一剩余模块；获取第一级模块与第一剩余模块中的边界时序单元的连线数量；比较第一级模块与第一剩余模块的连线数量的大小；选取与第一级模块的连接线数量最大的第一剩余模块为第二级模块；以及配置第二级模块与第一级模块相邻。

本发明实施例提供一种电路，此电路包括：第一级模块、第一剩余模块以及微处理器，微处理器耦接至第一级模块及第一剩余模块，获取第一级模块与第一剩余模块中边界时序单元的连线数量，比较第一级模块与第一剩余模块的该连线数量的大小，选取与第一级模块的连接线数量最大的第一剩余模块为第二级模块，配置第二级模块为与第一级模块相邻。

关于本发明其他附加的特征与优点，本领域技术人员在不脱离本发明的精神和范围内，当可根据本申请实施方法中所公开的电路及其装置配置方法做些许的更动与润饰而得到。

附图说明

图1为本发明一实施例所述的基于网表产生的数据云100的示意图。

图2为本发明一实施例所述的依据有效数据流指导电路配置的方法200的流程图。

图3为本发明一实施例所述的电路300的示意图。

图4为本发明另一实施例所述的依据有效数据流指导电路配置的方法400的流程图。

图5为本发明另一实施例所述的电路500的示意图。

具体实施方式

为使本发明的上述和其他目的、特征与优点能更明显易懂，下文特举出优选实施例，并配合所附图示，做详细说明如下。注意的是，本章节所叙述的是实施本发明的最佳方式，目的在于说明本发明的精神而非用以限定本发明的保护范围，应理解下列实施例可经由软件、硬件、固件或上述任意组合来实现。

图1为本发明一实施例所述的藉由物理实现工具利用网表产生的数据云100的示意图。如图1所示，数据云100包括模块m1～m3及模块m1～m3彼此间的数据流。模块m1～m3包括逻辑模块d1～d3、边界时序单元r1～r6以及逻辑单元c1～c7。边界时序单元r1～r6以及逻辑单元c1～c7通过连接线n1～n4来进行模块间的数据传输。其中，逻辑单元间的数据流例如是逻辑单元c5与逻辑单元c7间的数据流，逻辑单元与边界时序单元间的数据流例如是逻辑单元c5与边界时序单元r5间的数据流。

如图1所示，模块m3中的信号从边界时序单元r5到逻辑单元c5，再经由模块m1中的逻辑单元c7，再到模块m2中的逻辑单元c6，最终到达模块m2中的边界时序单元r6。信号首先经由模块m3至模块m1，再由模块m1至模块m2，模块m3与m2之间没有直接的数据流。但时序路径是始于时序单元终于时序单元的，所以边界时序单元r5到边界时序单元r6的时序路径中，逻辑单元c7仅相当于传输信号的节点，信号只是从模块m1(孤立的节点c7)路过，本质上还是从模块m3(边界时序单元r5)直接流向模块m2(边界时序单元r6)。因此，若以“信号由模块m3流向模块m1，再由模块m1流向模块m2”作为模块m1、m2、m3间的数据流，将对模块间时序路径的分析及之后模块间的布局产做出错误的指导。因而，为了得到正确的模块间的数据流，从而指导模块间时序路径的建立和模块间的布局，需要首先从基于网表产生的数据流中提取出对应的边界时序单元间的数据流(下称有效数据流)，例如从“信号从模块m3中的边界时序单元r5到逻辑单元c5，再经由模块m1中的逻辑单元c7，再到模块m2中的逻辑单元c6，最终到达模块m2中的边界时序单元r6”中提取出“信号从模块m3中的边界时序单元r5到达模块m2中的边界时序单元r6”的边界时序单元间的有效数据流，并以此提取出“信号从模块m3到达模块m2”的模块间的数据流。根据本发明一实施例，边界时序单元可以是边界寄存器或例化单元，以下将结合图2、图3对边界时序单元为边界寄存器的情况以及如何从数据云中提取有效数据流以及后续需进行的操作进行说明。

图2为本发明一实施例所述的根据有效数据流指导电路配置方法200的流程图，图3为本发明一实施例的电路300的示意图。图2所公开的根据有效数据流指导电路配置的方法200适用于图3所示的电路300。为便于理解，图3例示在图1的模块配置下，根据本发明所提出的根据有效数据流指导电路配置200，指导电路布局。

同时参照图2及图3。如图3所示，电路300包括微处理器310及模块群320。微处理器310耦接模块群320，模块群320包括模块m1～m3，模块m1～m3包括逻辑模块d1、d2及d3以及时序单元r1～r6、逻辑单元c1～c7，并通过连接线n1～n5实现模块间的互连，连接线n1～n5上的箭头代表了模块间数据的流向。举例来说，处理器310可以是配置在计算机主机中的中央处理器(Central Processing Unit，CPU)，在本申请中执行此根据有效数据流指导电路配置的方法。

本发明的主要精神在于，因为一个模块可能与多个模块间存在数据流及相连关系，首先根据网表内定义的层级和连接关系获得模块及其内的边界时序单元；再根据数据云的逻辑单元间的数据流、逻辑单元与边界时序单元间的数据流，提取出边界时序单元间的有效数据流；获取有效数据流对应的模块间的连接线的数量，将模块间的连线数量排序，与定义的基准模块的连线数量最多的模块，即为可以在此基准模块下一个进行布局的下级模块，其中下级模块与基准模块配置为相邻。根据本发明一实施例，定义基准模块是指首先确定基准模块的布局位置。根据本发明一实施例，获得模块间的连接线的数量是指以一个模块中的至少一个边界时序单元与另一个模块中的至少一个边界时序单元的连接线的数量为该两个模块间的连接线的数量。

本发明所述的根据有效数据流指导电路配置方法包括：步骤S210，微处理器310分别获取基准模块中的至少一个边界时序单元与其他多个模块中的至少一个边界时序单元的连接线的数量；步骤S220，微处理器310比较基准模块与各个模块的连接线的数量。步骤S230，微处理器310选出在各个其他模块中，与该基准模块之间具有最大连接线数量的为可布局与该基准模块相邻的下一级模块。

在本发明第一实施例中，如以上步骤S210至步骤S230，参照图3，定义模块m3为基准模块。模块m3与模块m1之间，边界时序单元的互连数为0，模块m3的边界时序单元r5与模块m1之间，并无任何的边界时序单元相连，仅有组合逻辑单元c5及c7相连，组合逻辑单元的连接不计入，故互连数为0。而模块m3与m2之间有边界时序单元r5及r6互连，故互连数为1。也就是说，在图3的例子中，当m3为基准模块，模块m3的下级模块则是与其有最大边界时序单元互连数量的模块m2，也就是说，模块m2为基准模块m3后第一个可以布局在基准模块m3周边的下级模块，下称第一相邻模块。

在本发明的根据有效数据流指导电路配置的方法，还包括步骤S240：选出第一相邻模块后，以第一相邻模块为基准模块，在与第一相邻模块相邻的其余模块中，选出与第一相邻模块之间具有最高互连数量的第二相邻模块，为第一相邻模块的下级模块。

以图3而言，在选出m2为第一相邻模块后，在模块m2的相邻模块m1及m3中，选出与模块m2之间具有最高互连数量的第二相邻模块。模块m2的边界时序单元r2与模块m1的边界时序单元r1相连，模块m2的边界时序单元r4与模块m1的边界时序单元r3相连，故模块m2与模块m1的互连数为2。而模块m2的边界时序单元r6跟模块m3的边界时序单元r5相连，故模块m2与模块m3的互连数为1。因为模块m2与m1的互连数最高，所以模块m1为模块m2的下级模块。

承上所述，以图3的例子来说，若依照本发明的根据有效数据流指导电路配置的方法，可以整理出模块m1、m2及m3相对的数据流存在在模块m3与模块m2之间，以及，模块m2与模块m1之间。

图4为本发明另一实施例所述的根据有效数据流指导电路配置方法的流程图，图5为本发明另一实施例所述的电路500的示意图。电路500与其他实施例最大的差异主要在于电路500包括例化模块以及端口。例化模块是指设计者依据设计需求将常用的功能制式化的模块，一般而言，可以直接通过调整输入参数的方式调整例化模块所执行的电路功能。例化模块是边界时序单元的一种，而端口550为电路500的数据输出及输入接口。在本发明实施例中，例化模块会配置在所选出的第一相邻模块中最接近基准模块(端口550)的区域，以利数据的输入输出。

图5所示的电路500包括微处理器310以及模块群520，模块群520包括模块m4、模块m5、模块m6及模块m7。模块m4中包括例化模块组530，模块m7包括例化模块组540。例化模块组530包括8个例化模块，例化模块组540包括4个例化模块。模块m4包括内部逻辑d4，模块m5包括内部逻辑d5，模块m6包括内部逻辑d6，模块m7包括内部逻辑d7。模块群520包括的边界时序单元r1～r19、逻辑单元c1～c15，配置在不同的模块中。如图5所示，藉由边界时序单元r1～r19、逻辑单元c1～c15以及连接线n1～n7实现模块间的边界寄存器的互连。

参照图4及图5，在本实施例中，当模块群520包括或耦接端口550，端口550也可视作是模块群520中的模块之一，此时，微处理器310首先以端口550作为首先确定位置的基准模块，选择电路500各模块中，与电路500的端口550之间具有最高互连数量的为第一相邻模块，以端口550与其他多个模块中的至少一个边界时序单元的连接线的数量作为基准模块与各个其他模块的连接线的数量(图4所示的步骤S405)。如图5所示，模块m4包括的例化模块组530与端口550互连，例化模块组530包括8个可视为边界时序单元的例化模块，且每一例化模块均与端口相连，所以模块m4与端口550的互连数量为8，所以与端口550的互连数量最高的是模块m4，其他模块m5、m6及m7与端口的连接都小于模块m4与端口550的互连数量，模块m4为该实施例所选出的第一相邻模块。

图5中微处理器310继续以第一相邻模块m4作为新的基准模块，分别获取第一相邻模块m4中的边界时序单元与剩余模块m5、m6及m7中边界时序单元的互连数量，即图4的步骤S410，其中，以基准模块中的至少一个边界时序单元与其他多个模块中的至少一个边界时序单元的连接线的数量为基准模块与各个其他模块的连接线的数量。微处理器310比较第一相邻模块m4中与剩余模块m5、m6及m7之间，边界时序单元的互连数量(图4的步骤S420)。微处理器310选出在剩余模块m5、m6及m7中，与第一相邻模块m4之间具有最高互连数量的作为第一相邻模块m4的下级模块，亦即第二相邻模块(图4的步骤S430)。第一相邻模块m4的例化模块组530中有4个例化模块与模块m7的例化模块组540中4个例化模块相连，且第一相邻模块m4的边界时序单元r1与模块m7的边界时序单元r15互连，故第一相邻模块m4与模块m7的互连数为5，大于第一相邻模块m4与其他剩余模块m5、m6的互连数量。因此，具有与第一相邻模块m4最高互连数的模块m7，为本实施例的第二相邻模块。

接着，选出第二相邻模块m7后，在剩余模块m5、m6中，选出与第二相邻模块m7之间具有最高互连数量的第二相邻模块m7的下级模块为第三相邻模块(图4的步骤S440)。模块m7的边界时序单元r17、r18及r19分别与模块m6的边界时序单元r14、r13及r12互连，故第二相邻模块m7与模块m6的互连数量为3。而第二相邻模块m7仅有边界时序单元r16与模块m5的边界时序单元r8相连，所以第二相邻模块m7与模块m5的互连数量仅为1。第二相邻模块m7的下一级模块m6为第三相邻模块。此时，因为剩余模块仅有一个模块m5，因此直接将模块m5定义为第三相邻模块m6的下级模块，亦即第四相邻模块。

整体来说，经过本发明所提出的根据有效数据流指导电路配置的流程，即可以整理出在图5所示的实施例中，布局顺序是从模块m4开始，至模块m7，再至模块m6，最后到模块m5。在经由本发明实施例的流程来做数据流整理后，即可依据这样的顺序来进行模块间的物理布局，也就是说，把具有与端口550最高互连数的第一相邻模块m4布局在与基准模块(端口550)相邻的位置，接下来依序将第二相邻模块m7布局在与第一相邻模块m4相邻的位置、将第三相邻模块m6布局在第二相邻模块m7相邻的位置，以及将第四相邻模块m5布局在与第三相邻模块m6相邻的位置。如此一来，通过从数据云提取的有效数据流可以用于指导电路布局的顺序和位置。

本发明提出一种根据有效数据流指导电路配置的方法，在设计初期阶段即可根据网表产生数据云，快速且精准地从数据云中提取出有效数据流指导电路设计中的电路配置。通过本发明所提出的有效数据流提取方法，指导电路内模块的位置和配置的顺序，对电路的早期布局有很大的指导作用。本发明基于有效数据流指导的电路布局与实际需要的电路模块间的数据流相符，指导配置的电路模块在物理位置上发生数据流交叉缠绕的概率得到了有效降低，避免因模块所配置的物理位置不合理造成迭代而增加数据传送时间，对加快时序收敛有很大的帮助。

虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神与范围内，当可作些许的更动与润饰。举例来说，本发明实施例所述的***以及方法可以硬件、软件或硬件以及软件的组合的实体实施例加以实现。因此本发明的保护范围当视所附权利要求书界定范围为准。

Claims (10)

1.一种电路的配置方法，该电路包括多个模块，对该电路的配置方法包括：

以该多个模块中的一个为第一级模块；

获取该第一级模块与至少一个其他该多个模块的至少一个第一连线数量；

比较所述至少一个第一连线数量；

以所述至少一个第一连线数量的最大值对应的所述其他该多个模块为第二级模块；以及

配置该第二级模块与该第一级模块相邻，

其中所述第一连线数量是一个所述其他该多个模块的至少一个边界时序单元与该第一级模块的边界时序单元的连线数量。

2.如权利要求1所述的电路的配置方法，还包括：

获取该第二级模块与至少一个剩余该多个模块的至少一个第二连线数量；

以所述至少一个第二连线数量的最大值对应的所述剩余该多个模块为第三级模块；以及

配置该第三级模块与该第二级模块相邻，

其中所述第二连线数量是指一个所述剩余该多个模块的至少一个边界时序单元与该第二级模块的边界时序单元的连线数量。

3.如权利要求1所述的电路的配置方法，还包括当该多个模块包括该电路的端口，以该电路的端口为该第一级模块。

4.如权利要求1所述的电路的配置方法，其中，该边界时序单元为边界寄存器或例化模块。

5.如权利要求4所述的电路的配置方法，包括当第二级模块包括该例化模块，将该例化模块配置在最接近该第一级模块的区域。

6.一种电路，耦接一微处理器，包括：

第一级模块；以及

至少一个其他模块，

其中，该微处理器获取该第一级模块与至少一个其他模块的至少一个第一连线数量，比较所述至少一个第一连线数量，以所述至少一个第一连线数量的最大值对应的所述其他模块为第二级模块，以及配置该第二级模块与该第一级模块相邻，

其中，第一连线数量是指一个所述其他模块的至少一个边界时序单元与该第一级模块的边界时序单元的连线数量。

7.如权利要求6所述的电路，其中，该微处理器获取该第二级模块与至少一个剩余所述其他模块的至少一个第二连线数量；

该微处理器以所述至少一个第二连线数量的最大值对应的所述剩余所述其他模块为第三级模块；以及

配置该第三级模块与该第二级模块相邻，

其中该第二连线数量是指一个剩余所述其他模块的至少一个边界时序单元与该第二级模块的边界时序单元的连线数量。

8.如权利要求6所述的电路，其中该电路的端口可以为该第一级模块。

9.如权利要求6所述的电路，其中该边界时序单元为边界寄存器或例化模块。

10.如权利要求9所述的电路，其中当该第二级模块包括该例化模块，将该例化模块配置在该第二级模块中最接近该第一级模块的区域。

Images