CN112000593B - 一种PCIe设备管理方法及其运行*** - Google Patents

一种PCIe设备管理方法及其运行*** Download PDF

Info

Publication number
CN112000593B
CN112000593B CN202010756488.6A CN202010756488A CN112000593B CN 112000593 B CN112000593 B CN 112000593B CN 202010756488 A CN202010756488 A CN 202010756488A CN 112000593 B CN112000593 B CN 112000593B
Authority
CN
China
Prior art keywords
address
pcie
controller
upper computer
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010756488.6A
Other languages
English (en)
Other versions
CN112000593A (zh
Inventor
林涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockchip Electronics Co Ltd filed Critical Rockchip Electronics Co Ltd
Priority to CN202010756488.6A priority Critical patent/CN112000593B/zh
Publication of CN112000593A publication Critical patent/CN112000593A/zh
Application granted granted Critical
Publication of CN112000593B publication Critical patent/CN112000593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种PCIe设备管理方法及其运行***，方法运行于PCIe终端及其上位机，方法包括如下步骤，S300、设定PCIe终端内的第一控制器与第二控制器分别控制第一设备，第二设备；S302、利用地址翻译服务，将第一控制器、第二控制器在内存映射IO地址与物理功能中的第一基地址、第二基地址进行映射，S304、所述物理功能向上位机上报设备类别，并上报存在待分配的基地址；通过上述方案建立上位机端的物理地址到设备端的控制器端的映射，能够使得上位机直接调用设备驱动进行设备端的多个设备控制器的驱动，再通过上位机端***运行加载设备，最终达到了多设备通过一个PCIe通道接入上位机的技术效果。

Description

一种PCIe设备管理方法及其运行***
技术领域
本发明涉及PCIe接入设备领域，尤其涉及一种PCIe复合设备的设计方法。
背景技术
目前市售的PCIe设备接入主机***，只能当成固定设备使用，例如PCIe网卡，声卡，SSD。但是由于USB复合设备这个概念的存在，以及越来越多SoC厂家将自己的芯片的设备设计成PCIe接口设备，可以方便的接入主机***，例如AI计算卡。鉴于USB复合设备模型的先例，允许一个接入主机***的USB设备实现多种功能，所以PCIe设备接入主机***也可以实现多种复合功能。
现有技术中包括CN201910893668.6，CN 201380002531.8的技术方案，都是通过双模多模的做法在主机端进行复合，需要占用多个PCIe接口，其他一些现有技术为了在主机***使用EP端的复合设备，需要在主机端放置一份主机端的驱动，还需要在EP端放置多份复合设备的驱动。这样带来的问题就是需要同时维护两份驱动，并且在小尺寸的EP设备中占用较大内存，可能影响EP的性能，进而降低了主机***使用EP的效率。
发明内容
为此，需要提供一种新的PCIe设备管理方法，能够达到同一个PCIe端口同时运行多个复合子设备的效果；
为实现上述目的，发明人提供了一种PCIe设备管理方法，运行于PCIe终端及其上位机，方法包括如下步骤，
S300、设定PCIe终端内的第一控制器与第二控制器分别控制第一设备，第二设备；
S302、利用地址翻译服务，将第一控制器、第二控制器在内存映射IO地址与物理功能中的第一基地址、第二基地址进行映射，
S304、所述物理功能向上位机上报设备类别，并上报存在待分配的基地址；
S306、上位机根据上报情况分配第一虚拟地址、第二虚拟地址分别与第一基地址、第二基地址对应；
S308、上位机端通过地址翻译服务分别建立第一虚拟地址到第一物理地址、第二虚拟地址到第二物理地址的映射。
S310、根据上报的设备类别，上位机加载第一控制器驱动及第二控制器驱动，所述第一控制器驱动针对第一物理地址、及第二控制器驱动针对第二物理地址进行操作。
具体地，还包括步骤，S312、第一控制器驱动或第二控制器驱动向上位机端的操作***注册接口。
具体地，所述设备包括PCIe声卡、PCIe网卡、PCIe存储器或PCIe显卡。
具体地，S304、所述物理功能在上位机进行设备枚举时向上位机上报设备类别，并上报存在待分配的基地址。
一种PCIe设备的运行***，包括PCIe终端和上位机，
所述PCIe终端内包括第一控制器与第二控制器，所述第一控制器与第二控制器分别控制第一设备，第二设备；还包括地址翻译服务层，所述地址翻译服务层用于将第一控制器的内存映射IO地址、第二控制器的内存映射IO地址，分别映射至物理功能中的第一基地址、第二基地址；所述物理功能还用于向上位机上报的设备类别，并向上位机上报存在待分配的基地址；
所述上位机用于根据上报情况分配第一虚拟地址、第二虚拟地址分别与第一基地址、第二基地址对应；
所述上位机还用于建立第一虚拟地址到第一物理地址、第二虚拟地址到第二物理地址的映射，还用于加载第一控制器驱动及第二控制器驱动，所述第一控制器驱动针对第一物理地址、及第二控制器驱动针对第二物理地址进行操作。
具体地，上位机端还用于加载第一控制器驱动或第二控制器驱动向上位机端的操作***注册接口。
具体地，所述设备包括PCIe声卡、PCIe网卡、PCIe存储器或PCIe显卡。
具体地，所述物理功能还用于在上位机进行设备枚举时向上位机上报设备类别，并上报存在待分配的基地址。
通过上述方案建立上位机端的物理地址到设备端的控制器端的映射，能够使得上位机直接调用设备驱动进行设备端的多个设备控制器的驱动，再通过上位机端***运行加载设备，最终达到了多设备通过一个PCIe通道接入上位机的技术效果。
附图说明
图1为本发明一实施方式所述的PCIe设备管理方法流程图；
图2为本发明一实施方式所述的PCIe设备运行***示意图；
图3为本发明另一实施方式所述的PCIe设备管理方法流程图；
图4为本发明另一实施方式所述的PCIe设备运行***示意图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
这里请看图1，为一种PCIe设备管理方法流程图，该方法可以运行于PCIe终端及其上位机，这里的PCIe终端假定为SOC(system on chip)，可以称为Device或EP(Endpoint)，上位机可以是PC端、RC端(root complex)。PCIe终端上从属有PCIe从设备，所述设备包括PCIe声卡、PCIe网卡、PCIe存储器或PCIe显卡。PCIe终端的作用就是管理上述PCIe设备，使得其能够被上位机加载。
管理方法包括如下步骤，
S100、设定PCIe终端内的第一控制器与第二控制器分别控制第一设备，第二设备；这里请继续参照图2，我们看到在EP端，可以使用芯片的控制器第一控制器IP1(intellectualproperty，知识产权核),第二控制器IP2与第一设备α和第二设备β模块建立通信，IP1和IP2的驱动继续负责通信的实施。
S102、建立数据转发层，通过数据转发层将第一控制器的地址、第二控制器的地址进行存取，分别映射至物理功能PF(physical function)中的第一基地址、第二基地址。具体地，可以利用SOC上的ATS(address translate service)地址翻译服务将第一控制器的地址、第二控制器的地址进行存取，通过分别映射至物理功能中的第一基地址bar1、第二基地址bar2，地址进行映射。
S104、PCIe终端向上位机上报的设备类别(一般为字符串)为非通用类别，并上报存在待分配的基地址。这一步骤可在终端接入上位机时主动进行，也可以在RC进行从设备扫描或枚举时进行。在具体的实施例中，上报为非通用类别就能够让上位机跳过常规的单个设备的加载程序，不会导致只加载单个设备的问题，然还可以设置EP上报给RC特定的设备识别码(class码，一般为数字)，并且告知RC在EP中有两个bar空间待分配。这样在RC端，进行步骤S106、上位机根据上报情况分配第一虚拟地址、第二虚拟地址。上位机分配一段PCIe总线域地址(即虚拟地址)，在其中的第一总线域地址、第二总线域地址写入对应的两个基地址bar。执行完毕后可以利用这两个虚拟地址中的基地址指向的IP地址，通过EP的ATS，将数据转发层的所用的物理地址与bar中的PCIe总线域地址进行映射。从而在RC端，按照***协议，需要为两个bar保留PCIe总线域地址所对应的虚拟地址VA。经过RC的ATS层，VA与RC的物理地址PA会建立映射关系。
我们还需要针对我们芯片，在上位机端安装一个的外置EP function驱动，其拥有识别处理与所述Soc芯片相同的产品ID如PID(product ID)/VID(vendorID)的功能，这些产品ID可以自定义设置，以及设计的设备识别码。还具体进行步骤S108、上位机内的自定义驱动层(EP function)接收物理功能向上位机上报的设备类别并识别，由于前面在枚举时报过非通用设备类别，不会加载单个的设备驱动，然后我们就要根据所述设备识别码加载第一控制器、第二控制器对应的外置驱动，最终调用第一设备、第二设备。一般来说一类Soc的产品线有一个设备识别码。对应其附带的复合设备组合。在某些实施例中，设备识别码也可以作为前面申报时的设备类别使用。EP function驱动会将在主机***的OS(操作***)中再注册不同的设备接口，例如α模块是网卡，β模块是EMMC，此时EP function就会再OS中注册一个网卡设备和一个磁盘设备，并负责接送来自主机***的数据存取，而后通过Bar1与Bar2的物理地址PA与终端设备EP进行通信。EP端的数据转发接收到数据请求之后进行转发和回复。相当于两个PCIe设备都被正常加载。
图2所示的实施例中展示了一种PCIe设备的运行***，其特征在于，包括PCIe终端和上位机，
所述PCIe终端内包括第一控制器IP1与第二控制器IP2，所述第一控制器与第二控制器分别控制第一设备α设备，第二设备β设备；还包括数据转发层，所述数据转发层用于将第一控制器的数据的地址、第二控制器的数据的地址进行存取，分别映射至物理功能PF中的第一基地址Bar1、第二基地址Bar2；所述物理功能PF还用于向上位机上报的设备类别为非通用类别，并上报存在待分配的基地址。所述上位机用于根据上报情况分配第一虚拟地址Bar1VA、第二虚拟地址Bar2VA。所述上位机还包括自定义驱动层EP function，所述自定义驱动层用于接收物理功能向上位机上报的设备类别并识别，还用于根据所述设备类别加载第一控制器、第二控制器对应的外置驱动，最终调用第一设备、第二设备。
通过上述方案建立数据转发层和物理功能，能够使得上位机能够通过虚拟地址调用多个设备控制器的数据，再通过上位机端的驱动运行加载设备，最终达到了多设备通过一个PCIe通道接入上位机的技术效果。
从图中我们还可以看到，PF最大支持5个基地址，事实上，PCIe终端内还可以对接第三设备、第四设备、第五设备，第三设备、第四设备、第五设备可以通过与上述方案中第一设备、第二设备相同的流程配置，就能够接入三个以上的PCIe设备，更好地达到复合设备接入上位机的效果。
进一步地，所述物理功能具体用于在上位机进行设备枚举时，向上位机上报的设备类别为非通用类别，并上报存在待分配的基地址。
进一步地，所述数据转发层用于将第一控制器的地址、第二控制器的地址通过地址翻译服务分别映射至物理功能中的第一基地址、第二基地址。
进一步地，所述物理功能还用于向上位机上报设备识别码；所述上位机内的自定义驱动层还用于接收所述上位机设备识别码并根据设备识别码加载对应的外置驱动。
具体地，所述设备包括PCIe声卡、PCIe网卡、PCIe存储器或PCIe显卡。
在更进一步的优化的实施例中，我们还发现如果尝试上位机的物理地址直接访问第一控制器、第二控制器，而非通过数据转发层访问第一控制器的驱动地址、第二控制器的驱动地址，则可能省掉数据转发层和自定义驱动层EP function，实现设备设计的节约化。因此请看图3所示的另一种设备管理方法流程图，该方法可以运行于PCIe终端及其上位机，这里的PCIe终端假定为SOC(system on chip)，可以称为Device或EP(Endpoint)，上位机可以是PC端、RC端(root complex)。PCIe终端上从属有PCIe从设备，所述设备包括PCIe声卡、PCIe网卡、PCIe存储器或PCIe显卡。PCIe终端的作用就是管理上述PCIe设备，使得其能够被上位机加载。
如图3所示的管理方法包括如下步骤，
S300、设定PCIe终端内的第一控制器与第二控制器分别控制第一设备，第二设备；在EP端，可以使用芯片的控制器第一控制器IP1(intellectualproperty，知识产权核),第二控制器IP2与第一设备α和第二设备β模块建立连接，
S302、利用地址翻译服务ATS，将第一控制器、第二控制器在内存映射IO地址(memory mapping I/O，MMIO)与物理功能中的第一基地址Bar1、第二基地址Bar2进行映射，
S304、所述物理功能向上位机上报设备类别，并上报存在待分配的基地址；
S306、上位机根据上报情况分配第一虚拟地址Bar1VA、第二虚拟地址Bar2VA分别与第一基地址、第二基地址对应；
S308、上位机端通过地址翻译服务分别建立第一虚拟地址到第一物理地址BAR1PA、第二虚拟地址BAR2 PA到第二物理地址的映射。
S310、根据上报的设备类别，上位机加载第一控制器驱动及第二控制器驱动，所述第一控制器驱动针对第一物理地址、及第二控制器驱动针对第二物理地址进行操作。
进一步的实施例中，还可进行步骤，S312、第一控制器驱动或第二控制器驱动向上位机端的操作***注册接口。向操作***注册接口能够方便操作者在用户交互界面操作相应设备。
具体地，所述设备包括PCIe声卡、PCIe网卡、PCIe存储器或PCIe显卡。
具体地，S304、所述物理功能在上位机进行设备枚举时向上位机上报设备类别，并上报存在待分配的基地址。
通过上述方案，就能够建立上位机端的物理地址到设备端的控制器端的映射，对上述两个PA的访问就是直接操作EP的IP1和IP2两个控制器，进而达到操作α和β两个模块的目的能够使得上位机直接调用设备驱动进行设备端的多个设备控制器的驱动，再通过上位机端***运行加载设备，最终达到了多设备通过一个PCIe通道接入上位机的技术效果。
又如图4所示的实施例中，还介绍了另一种PCIe设备的运行***，包括PCIe终端和上位机，
所述PCIe终端内包括第一控制器IP1与第二控制器IP2，所述第一控制器与第二控制器分别控制第一设备α设备，第二设备β设备；还包括地址翻译服务层ATS，所述地址翻译服务层用于将第一控制器的内存映射IO地址(MMIO地址)、第二控制器的内存映射IO地址，分别映射至物理功能PF中的第一基地址Bar1、第二基地址Bar2；所述物理功能还用于向上位机上报设备类别，并向上位机上报存在待分配的基地址；
所述上位机用于根据上报情况分配第一虚拟地址Bar1VA、第二虚拟地址Bar2VA分别与第一基地址Bar1、第二基地址Bar2对应；
所述上位机还用于建立第一虚拟地址到第一物理地址Bar1PA、第二虚拟地址到第二物理地址Bar1PA的映射，还用于加载第一控制器驱动IP1驱动及第二控制器驱动IP2驱动，所述第一控制器驱动针对第一物理地址、及第二控制器驱动针对第二物理地址进行操作。
从图中我们还可以看到，PF最大支持5个基地址，事实上，PCIe终端内还可以对接第三设备、第四设备、第五设备，第三设备、第四设备、第五设备可以通过与上述方案中第一设备、第二设备相同的流程配置，就能够接入三个以上的PCIe设备，更好地达到复合设备接入上位机的效果。
具体地，上位机端还用于加载第一控制器驱动或第二控制器驱动向上位机端的操作***注册接口。
具体地，所述设备包括PCIe声卡、PCIe网卡、PCIe存储器或PCIe显卡。
具体地，所述物理功能还用于在上位机进行设备枚举时向上位机上报设备类别，并上报存在待分配的基地址。
通过上述方案建立上位机端的物理地址到设备端的控制器端的映射，能够使得上位机直接调用设备驱动进行设备端的多个设备控制器的驱动，再通过上位机端***运行加载设备，最终达到了多设备通过一个PCIe通道接入上位机的技术效果。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (8)

1.一种PCIe设备管理方法，其特征在于，运行于PCIe终端及其上位机，方法包括如下步骤，
S300、设定PCIe终端内的第一控制器与第二控制器分别控制第一设备，第二设备；
S302、利用地址翻译服务，将第一控制器、第二控制器在内存映射IO地址与物理功能中的第一基地址、第二基地址进行映射，
S304、所述物理功能向上位机上报设备类别，并上报存在待分配的基地址；
S306、上位机根据上报情况分配第一虚拟地址、第二虚拟地址分别与第一基地址、第二基地址对应；
S308、上位机端通过地址翻译服务分别建立第一虚拟地址到第一物理地址、第二虚拟地址到第二物理地址的映射；
S310、根据上报的设备类别，上位机加载第一控制器驱动及第二控制器驱动，所述第一控制器驱动针对第一物理地址、及第二控制器驱动针对第二物理地址进行操作。
2.根据权利要求1所述的PCIe设备管理方法，其特征在于，还包括步骤，S312、第一控制器驱动或第二控制器驱动向上位机端的操作***注册接口。
3.根据权利要求1所述的PCIe设备管理方法，其特征在于，所述设备包括PCIe声卡、PCIe网卡、PCIe存储器或PCIe显卡。
4.根据权利要求1所述的PCIe设备管理方法，其特征在于，S304、所述物理功能在上位机进行设备枚举时向上位机上报设备类别，并上报存在待分配的基地址。
5.一种PCIe设备的运行***，其特征在于，包括PCIe终端和上位机，
所述PCIe终端内包括第一控制器与第二控制器，所述第一控制器与第二控制器分别控制第一设备，第二设备；还包括地址翻译服务层，所述地址翻译服务层用于将第一控制器的内存映射IO地址、第二控制器的内存映射IO地址，分别映射至物理功能中的第一基地址、第二基地址；所述物理功能还用于向上位机上报的设备类别，并向上位机上报存在待分配的基地址；
所述上位机用于根据上报情况分配第一虚拟地址、第二虚拟地址分别与第一基地址、第二基地址对应；
所述上位机还用于建立第一虚拟地址到第一物理地址、第二虚拟地址到第二物理地址的映射，还用于加载第一控制器驱动及第二控制器驱动，所述第一控制器驱动针对第一物理地址、及第二控制器驱动针对第二物理地址进行操作。
6.根据权利要求5所述的PCIe设备的运行***，其特征在于，上位机端还用于加载第一控制器驱动或第二控制器驱动向上位机端的操作***注册接口。
7.根据权利要求5所述的PCIe设备的运行***，其特征在于，所述设备包括PCIe声卡、PCIe网卡、PCIe存储器或PCIe显卡。
8.根据权利要求5所述的PCIe设备的运行***，其特征在于，所述物理功能还用于在上位机进行设备枚举时向上位机上报设备类别，并上报存在待分配的基地址。
CN202010756488.6A 2020-07-31 2020-07-31 一种PCIe设备管理方法及其运行*** Active CN112000593B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010756488.6A CN112000593B (zh) 2020-07-31 2020-07-31 一种PCIe设备管理方法及其运行***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010756488.6A CN112000593B (zh) 2020-07-31 2020-07-31 一种PCIe设备管理方法及其运行***

Publications (2)

Publication Number Publication Date
CN112000593A CN112000593A (zh) 2020-11-27
CN112000593B true CN112000593B (zh) 2022-03-25

Family

ID=73462590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010756488.6A Active CN112000593B (zh) 2020-07-31 2020-07-31 一种PCIe设备管理方法及其运行***

Country Status (1)

Country Link
CN (1) CN112000593B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113194161B (zh) 2021-04-26 2022-07-08 山东英信计算机技术有限公司 一种服务器***mmioh基地址的设置方法、装置
CN113220423B (zh) * 2021-06-04 2022-07-19 恒为科技（上海）股份有限公司 一种基于容器的多芯片管理方法和装置
CN113341841B (zh) * 2021-06-28 2022-05-31 哈尔滨工业大学 一种基于PCIe总线协议的实时运动控制***及方法
CN114416630A (zh) * 2021-12-24 2022-04-29 深圳市广和通无线通信软件有限公司 基于pcie的通信方法、装置、计算机设备和可读存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101080701A (zh) * 2004-12-14 2007-11-28 索尼计算机娱乐公司 用于从外部设备到处理器的存储器的地址翻译的方法和装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8249089B2 (en) * 2006-09-29 2012-08-21 Intel Corporation Methods for pushing address translations mappings to PCI express endpoints
US7590817B2 (en) * 2006-10-17 2009-09-15 International Business Machines Corporation Communicating with an I/O device using a queue data structure and pre-translated addresses
US8806098B1 (en) * 2013-03-15 2014-08-12 Avalanche Technology, Inc. Multi root shared peripheral component interconnect express (PCIe) end point
GB2536201B (en) * 2015-03-02 2021-08-18 Advanced Risc Mach Ltd Handling address translation requests
US10248468B2 (en) * 2016-01-11 2019-04-02 International Business Machines Corporation Using hypervisor for PCI device memory mapping

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101080701A (zh) * 2004-12-14 2007-11-28 索尼计算机娱乐公司 用于从外部设备到处理器的存储器的地址翻译的方法和装置

Also Published As

Publication number Publication date
CN112000593A (zh) 2020-11-27

Similar Documents

Publication Publication Date Title
CN112000593B (zh) 一种PCIe设备管理方法及其运行***
CN112000594B (zh) 一种PCIe设备管理方法及其运行***
US5586268A (en) Multiple peripheral adapter device driver architecture
US8683110B2 (en) I/O system and I/O control method
US7107382B2 (en) Virtual peripheral component interconnect multiple-function device
US7707437B2 (en) Method, system, and apparatus for a plurality of slave devices determining whether to adjust their power state based on broadcasted power state data
EP1787207B1 (en) Dynamic resource allocation
US6070204A (en) Method and apparatus for using universal serial bus keyboard to control DOS operations
US5146605A (en) Direct control facility for multiprocessor network
CN103873489A (zh) 具有PCIe接口的装置共享***及方法
US20120183001A1 (en) Network apparatus, network configuration method and program recording medium which records a network apparatus program
US11119704B2 (en) System, apparatus and method for sharing a flash device among multiple masters of a computing platform
CN106227683A (zh) 电子设备及信息处理方法
US7636797B2 (en) LPC configuration sharing method
US11314673B2 (en) Configurable multi-function PCIe endpoint controller in an SoC
CN113010470A (zh) 边缘节点远程控制***、方法、设备及存储介质
US20080155222A1 (en) Computer system
CN110795373B (zh) 一种i2c总线到并行总线的转换方法、终端及存储介质
CN107967223B (zh) 一种多产品线通用代码架构***
KR20000016944A (ko) 로컬메모리에서패킷화된동작정보의기억을통한입출력성능을증가시키기위한시스템
CN116048640A (zh) 一种驱动计算机***中iic设备正常工作的方法
CN108228496B (zh) 一种直接内存访问内存管理方法、装置和主控设备
JPH04230556A (ja) コンピュータシステム、複数の入出力アダプタによるアドレス空間共用システム、及び複数の入出力装置とコンピュータプロセッサ間の通信管理方法
CN112099390B (zh) 一种多级外设控制***及方法
CN117971135B (zh) 存储设备的访问方法、装置、存储介质和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant