CN111986995A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN111986995A
CN111986995A CN201910436383.XA CN201910436383A CN111986995A CN 111986995 A CN111986995 A CN 111986995A CN 201910436383 A CN201910436383 A CN 201910436383A CN 111986995 A CN111986995 A CN 111986995A
Authority
CN
China
Prior art keywords
forming
core layer
semiconductor device
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910436383.XA
Other languages
English (en)
Inventor
王楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910436383.XA priority Critical patent/CN111986995A/zh
Priority to US16/878,984 priority patent/US11621166B2/en
Publication of CN111986995A publication Critical patent/CN111986995A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件及其形成方法，包括：提供衬底，所述衬底包括上拉晶体管区，在所述衬底上形成第一芯层；在所述第一芯层上形成分立排布的第二芯层；在所述第二芯层的侧壁上形成第一牺牲侧墙；在所述上拉晶体管区的相邻所述第一牺牲侧墙之间形成有间隙；去除所述第二芯层，并以所述第一牺牲侧墙为掩膜，刻蚀所述第一芯层，直至暴露出所述衬底；在所述间隙内填充满介电层；利用本发明的方法形成的半导体器件具有稳定的使用性能，能够保证形成图形的准确性，工艺过程得到简化。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁，位于衬底上且横跨的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
随着对高容量的半导体存储装置需求的日益增加，半导体器件的集成密度受到人们的关注，为了增加半导体器件的集成密度，自对准双图案技术(SADP)被广泛应用于鳍式场效应晶体管器件制造工艺，而使用自对准四次图形(Self aligned quadruplepatterning，简称SAQP)光刻技术来制备更小节点的半导体器件，已被证实可以提供更小的过程波动。
然而，随着半导体器件的尺寸缩小，器件密度的提高，所形成的鳍式场效应晶体管的性能不稳定。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，使得形成的半导体器件的性能稳定。
为解决上述问题，本发明提供半导体器件的形成方法，包括：提供衬底，所述衬底包括上拉晶体管区，在所述衬底上形成第一芯层；在所述第一芯层上形成分立排布的第二芯层；在所述第二芯层的侧壁上形成第一牺牲侧墙；在所述上拉晶体管区的相邻所述第一牺牲侧墙之间形成有间隙；去除所述第二芯层后，以所述第一牺牲侧墙为掩膜，刻蚀所述第一芯层，直至暴露出所述衬底；在所述间隙内填充满介电层。
可选的，在填充满介电层之前，还包括：去除所述第一牺牲侧墙。
可选的，在填充满介电层之后，还包括：在刻蚀后的所述第一芯层的侧壁上形成第二牺牲侧墙；去除刻蚀后的所述第一芯层以及所述介电层；以所述第二牺牲侧墙为掩膜，刻蚀部分厚度的所述衬底，在所述衬底上形成若干分立排布的鳍部；去除所述第二牺牲侧墙。
可选的，形成第一芯层之前，还包括，在所述衬底的表面上形成第一阻挡层。
可选的，形成第二芯层之前，还包括，在所述第一芯层的表面上形成第二阻挡层。
可选的，所述第一芯层的材料包括无定形硅、无定形碳、氮化硅、氧化硅中的一种或者多种。
可选的，所述第二芯层的材料包括无定形硅、无定形碳、氮化硅、氧化硅中的一种或者多种。
可选的，所述第一阻挡层的材料包括氮化硅或氧化硅或碳化硅的一种或多种组合。
可选的，所述第二阻挡层的材料包括氮化硅、氧化硅、碳化硅中的一种或者多种。
可选的，在所述间隙内填充满介电层的步骤包括原子层沉积介电层材料和回刻蚀介电层材料。
可选的，所述第一牺牲侧墙的材料包括氮化硅、氧化硅、氮氧化硅中的一种或者多种。
可选的，所述第二牺牲侧墙的材料包括氮化硅、氧化硅、氮氧化硅中的一种或者多种。
利用上述方法形成的一种半导体器件，包括：衬底，所述衬底包括上拉晶体管区；第一芯层，分立位于所述衬底上；间隙，位于所述上拉晶体管区的相邻所述第一芯层之间；介电层，填充满所述间隙。
与现有技术相比，本发明的技术方案具有以下优点：
利用在所述上拉晶体管区的相邻所述第一牺牲侧墙之间形成有间隙，使得后续在上拉晶体管区形成鳍部时，相邻鳍部之间的距离得到增大，保证后续在形成外延层时，上拉晶体管区相邻的外延层不会长在一起，起到很好的隔离作用，从而使得形成的半导体器件不会出现漏电的现象，提高半导体器件的使用寿命；同时由于在所述上拉晶体管区的相邻所述第一牺牲侧墙之间形成有间隙，所以要在间隙内填充满介电层，后续以第二牺牲侧墙为掩膜，刻蚀部分厚度的所述衬底，在衬底上形成若干分立排布的鳍部时，由于间隙被介质层填充满，所述在间隙内不会形成第二牺牲侧墙，这就不会在间隙对应的衬底上形成多余的鳍部，使得形成的鳍部的结构图符合实际的需求。
附图说明
图1至图6是一实施例中半导体器件形成过程的结构示意图；
图7至图11是本发明第一实施例中半导体器件形成过程的结构示意图；
图12至图22是本发明第二实施例中半导体器件形成过程的结构示意图。
具体实施方式
目前利用自对准四次图形光刻技术来制备更小节点的半导体器件，所形成的半导体器件的性能稳定性差，容易出现漏电等现象，不能满足实际的使用需求。
具体半导体器件的形成方法如下：
参考图1，提供衬底1，所述衬底1上具有传输晶体管区101、上拉晶体管区102、下拉晶体管区103。
参考图2，衬底1上形成第一芯层2、在第一芯层2上形成分立排布的第二芯层3。
参考图3，在第二芯层3的侧壁上形成第一牺牲侧墙4。
参考图4，去除第二芯层3，以第一牺牲侧墙4为掩膜刻蚀第一芯层2，去除第一牺牲侧墙4。
参考图5，在刻蚀后的第一芯层2的侧壁上形成第二牺牲侧墙5。
参考图6，去除第一芯层2，以第二牺牲侧墙5为掩膜刻蚀部分厚度的衬底1，在衬底1上形成若干分立排布的鳍部6，去除第二牺牲侧墙5。
发明人发现，这种方法形成的半导体器件的使用性能的稳定性差，容易出现漏电、短路等现象，限制了半导体器件的使用，这是由于第一牺牲侧墙刚好在上拉晶体管区上填充满，后续在上拉晶体管区形成鳍部时，相邻的鳍部之间的距离较小，在形成的外延层时，相邻的外延层容易长在一起，相邻外延层之间的隔离效果就很差，这样在半导体器件使用的过程中就会出现漏电的现象；同时如果利用在第一牺牲侧墙之间形成间隙来增大上拉晶体管区的相邻鳍部之间的距离，就会导致后续在间隙对应的衬底上形成多余的鳍部，造成形成图形的不准确，需要再去除形成的多余鳍部，工艺复杂，容易对形成好的鳍部造成损伤，不利于提高形成的半导体器件的质量。
发明人研究发现，利用在上拉晶体管区的相邻第一牺牲侧墙之间形成间隙，来增大上拉晶体管区相邻鳍部之间的距离能够消除形成的半导体器件的漏电现象，这是由于上拉晶体管区的相邻鳍部之间的距离增大，形成外延层时，外延层之间的距离足够大，相邻的外延层之间就不会长在一起，此时相邻外延层之间就具有很好的隔离作用；同时由于要增大上拉晶体管区的相邻鳍部之间的距离又要保证图形转化的准确性，在形成鳍部之前，就需要在间隙内填充满介电层，这样后续形成第二牺牲侧墙时，不会在间隙内形成第二牺牲侧墙，这样以第二牺牲侧墙为掩膜刻蚀部分厚度的衬底时，就不会在间隙对应的衬底上形成多余鳍部，使得最终形成的鳍部的图案符合实际的需求，提高了图形转化的准确性，简化工艺，提高形成的半导体器件的质量。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
第一实施例
图7至图11是本发明第一实施例中半导体器件形成过程的结构示意图。
首先参考图7，提供衬底100，所述衬底100上包括所述上拉晶体管区110、传输晶体管区120、下拉晶体管区130。
本实施例中，所述衬底100的材料为单晶硅；其他实施例中，所述衬底100可以是单晶硅，多晶硅或非晶硅；所述衬底100也可以是硅、锗、锗硅、砷化镓等半导体材料。
参考图8，在所述衬底100上形成第一芯层200，在第一芯层200上形成分立排布的第二芯层300。
本实施例中，所述第一芯层200的材料为无定形硅；其他实施例中，所述第一芯层200的材料还可为无定形硅、无定形碳、氮化硅、氧化硅中的任意一种或者是无定形硅和无定形碳的组合或者是无定形碳、氮化硅的组合等。
本实施例中，采用原子层气相沉积的方式在所述衬底100上形成第一芯层200；其他实施例中，还可采用化学气相沉积的方式或者物理气相沉积的方式形成所述第一芯层200。
本实施例中，所述第二芯层300的材料与第一芯层200的材料相同，都采用无定形硅；其他实施例中，所述第二芯层300的材料与第一芯层200的材料还可不相同。
本实施例中，所述第二芯层300的材料为无定形硅；其他实施例中，所述第二芯层300的材料还可为无定形硅和无定形碳的组合、或者氮化硅和氧化硅的组合。
本实施例中，先在所述第一芯层200上沉积所述第二芯层300的材料，之后再回刻蚀所述第二芯层300的材料，从而在所述第一芯层200上形成分立排布的所述第二芯层300。
参考图9，在所述第二芯层300的侧壁上形成所述第一牺牲侧墙301，在所述上拉晶体管区110的相邻所述第一牺牲侧墙301之间形成有所述间隙140。
本实施例中，所述第一牺牲侧墙301采用氮化硅；其他实施例中，所述第一牺牲侧墙301还可采用氮化硅和氮氧化硅的组合或者氧化硅和氮氧化硅的组合或者碳化硅与氮氧化硅的组合或者硅的金属氧化物之间的组合等。
本实施例中，先在所述第一芯层200上以及所述第二芯层300上化学气相沉积所述第一牺牲侧墙301的材料，而后回刻蚀所述第一牺牲侧墙301的材料，在所述第二芯层300的侧壁上形成所述第一牺牲侧墙301。
本实施例中，采用干法刻蚀所述第一牺牲侧墙301的材料，具体的干法刻蚀工艺参数包括采用的气体包括CF4气体、CH3F气体和O2，CF4气体的流量为5sccm～100sccm，CH3F气体的流量为8sccm～50sccm，O2的流量为10sccm～100sccm，腔室压强为10mtorr～2000mtorr，射频功率为50W～300W，偏置电压为30V～100V，时间为4秒～50秒。
本实施例中，由于在所述上拉晶体管区110的相邻所述第一牺牲侧墙301之间形成间隙140，从而保证后续在所述上拉晶体管区110形成鳍部时，相邻鳍部之间的距离得到增大，这样在形成外延层时，所述上拉晶体管区110的相邻的外延层之间的有足够大的间距，能够起到了很好的隔离作用避免相邻的外延层长在一起，降低了半导体器件在使用的过程中出现漏电的概率，提高了半导体器件的使用性能。
参考图10，去除所述第二芯层300，并以所述第一牺牲侧墙301为掩膜，刻蚀所述第一芯层200，直至暴露出所述衬底100。
本实施例中，采用干法刻蚀去除所述第二芯层300；其他实施例中，还可采用灰化方式去除所述第二芯层300。
本实施例中，采用干法刻蚀所述第一芯层200，具体干法刻蚀的工艺参数包括采用的刻蚀气体包括HBr和Ar，其中，HBr的流速为10sccm～1000sccm，Ar的流速为10sccm～1000sccm。
参考图11，去除第一牺牲侧墙301，在所述间隙140内填充满介电层400，所述间隙140传递到所述上拉晶体管区110的相邻刻蚀后的所述第一芯层200之间。
本实施例中，所述介电层400的材料为氧化硅；其他实施例中，所述介电层400还可为其他的硅氧化物。
本实施例中，先采用原子层沉积的方法在暴露出的所述衬底100和刻蚀后的所述刻蚀所述第一芯层200上形成介电层材料；采用回刻蚀介电层材料，使得仅仅保留在所述间隙140内的所述介电层400。
本实施例中，原子层沉积的方法的具体参数包括采用含Si和O的有机气体，温度为80摄氏度～300摄氏度，压强为5mtorr～20torr，工艺次数为5次～100次。
本实施例中，采用原子层沉积的方式形成介电层材料的原因是原子层沉积方式形成的介电层材料的致密性和均匀性好，便于提高形成的半导体器件的性能。
本实施例中，回刻蚀介电层材料的工艺采用湿法刻蚀；其他实施例中，还可采用干法回刻蚀介电层材料。
本实施例中，所述湿法刻蚀的工艺参数包括温度为25摄氏度～300摄氏度，体积百分比为20％～90％的HCl气体。
本实施例中，利用所述上拉晶体管区110的相邻的所述第一牺牲侧墙301之间形成间隙140，后续刻蚀形成鳍部时，可以增加所述上拉晶体管区110的相邻鳍部之间的距离，这样在形成外延层时，所述上拉晶体管区110相邻的外延层之间不会由于距离太小而长在一起，从而保证形成的半导体器件不会出现漏电或者短路的现象，提高形成的半导体器件的使用寿命；但是由于在上拉晶体管区110的相邻所述第一牺牲侧墙301之间形成间隙140，就需要通过在间隙140填充满所述介电层400，保证后续形成第二牺牲侧墙时，第二牺牲侧墙不会在所述间隙140内形成，这样以第二牺牲侧墙为掩膜刻蚀部分厚度的衬底时，不会在所述间隙140对应的衬底上形成鳍部，使得最终形成的鳍部图案满足实际的需求，简化了制作工艺，同时保证形成的图案准确化。
利用上述方法形成的一种半导体器件，包括，衬底100，包括上拉晶体管区110、传输晶体管区120、下拉晶体管区130；第一芯层200，分立位于所述衬底100上；间隙140，位于所述上拉晶体管区110的相邻所述第一芯层200之间；介电层400，填充满所述间隙140。
第二实施例
图12至图22是本发明第二实施例中半导体器件形成过程的结构示意图。
参考图12，首先提供衬底100，所述衬底100上包括上拉晶体管区110、传输晶体管区120、下拉晶体管区130。
本实施例中，所述衬底100采用单晶硅材料；其他实施例中，所述衬底100也可以是硅、锗、锗硅、砷化镓等半导体材料。
参考图13，在衬底100上形成第一阻挡层500。
本实施例中，所述第一阻挡层500的材料为氮化硅；其他实施例中，所述第一阻挡层500的材料包括氮化硅、氧化硅、碳化硅中的一种或者多种组合。
本实施例中，采用原子层沉积的方式在所述衬底100上形成第一阻挡层500；其他实施例中，还可采用化学气相沉积或者等离子体气相沉积的方式在所述衬底100上形成第一阻挡层500。
本实施例中，在所述衬底100上形成所述第一阻挡层500的目的是保护所述衬底100的表面不会在后续的刻蚀过程中遭到损坏，保证后续形成鳍部时，鳍部的表面具有较高的质量，保证图形化的准确性。
参考图14，第一阻挡层500上形成第一芯层200。
本实施例中，所述第一芯层200的材料与形成方式与第一实施例相同，这里不再累赘说明。
参考图15，在第一芯层200上形成第二阻挡层600。
本实施例中，所述第二阻挡层600的材料为氮化硅；其他实施例中，所述第二阻挡层600的材料包括氮化硅和氧化硅的组合叠层结构或者是氧化硅、碳化硅的组合叠层结构等或者是单层的氧化硅或者碳化硅等。
本实施例中，采用原子层沉积的方式在所述第一芯层200上形成第二阻挡层600；其他实施例中，还可采用化学气相沉积或者等离子体气相沉积的方式在所述第一芯层200上形成第二阻挡层600。
本实施例中，在所述第一芯层200上形成第二阻挡层600的目的保护所述第一芯层200的表面质量，保证形成的图形在传递的过程中能够得到准确的传递，不会由于所述第一芯层200的表面质量的问题，而导致图形在传递过程中出现偏差，影响形成的半导体器件的性能。
参考图16，在第二阻挡层600上形成分立排布的第二芯层300。
本实施例中，所述第二芯层300的材料与形成方式与第一实施例相同，这里不再累赘说明。
参考图17，在所述第二芯层300的侧壁上形成所述第一牺牲侧墙301，在所述上拉晶体管区110的相邻的所述第一牺牲侧墙301在之间形成有所述间隙140。
本实施例中，所述第一牺牲侧墙301材料与形成方式与第一实施例相同，这里不再累赘说明。
参考图18，去除所述第二芯层300后，以所述第一牺牲侧墙301为掩膜，依次刻蚀所述第二阻挡层600和所述第一芯层200，直至暴露出第一阻挡层500。
本实施例中，采用干法刻蚀所述第二阻挡层600和所述第一芯层200，具体的干法刻蚀的工艺参数包括采用的总气体包括刻蚀气体和稀释气体，刻蚀气体包括HCl，稀释气体包括N2，刻蚀气体占据总气体的摩尔百分比为20％～90％，温度为100摄氏度～200摄氏度，如150摄氏度。
参考图19，去除第一牺牲侧墙301以及第二阻挡层600，在所述间隙140内填充满介电层400，所述间隙140传递到所述上拉晶体管区110的相邻的刻蚀后的所述第一芯层200之间。
本实施例中，采用干法刻蚀去除第一牺牲侧墙301以及第二阻挡层600；其他实施例中，还可采用化学机械研磨或者灰化等工艺去除第一牺牲侧墙301以及第二阻挡层600。
利用上述方法形成的一种半导体器件，包括，衬底100，包括上拉晶体管区110、传输晶体管区120、下拉晶体管区130；第一阻挡层500，位于衬底100上；第一芯层200，分立位于第一阻挡层500上；间隙140，位于上拉晶体管区110的相邻的第一芯层200之间；介电层400，填充满间隙140。
参考图20，在刻蚀后的所述第一芯层200的侧壁上形成第二牺牲侧墙201。
本实施例中，所述第二牺牲侧墙201采用氮化硅和氧化硅组合；其他实施例中，所述第二牺牲侧墙201还可采用氮化硅和氮氧化硅的组合或者氧化硅和氮氧化硅的组合或者碳化硅与氮氧化硅的组合或者硅的金属氧化物之间的组合等或者单层氮化硅或者氧化硅或者碳化硅等。
参考图21，去除刻蚀后的所述第一芯层200以及所述介电层400。
本实施例中，采用干法刻蚀或者采用TMAH腐蚀液去除所述第一芯层200以及所述介电层400。
参考图22，以所述第二牺牲侧墙201为掩膜，依次刻蚀第一阻挡层500以及部分厚度的所述衬底100，在所述衬底100上形成若干分立排布的鳍部700，去除所述第二牺牲侧墙201以及第一阻挡层500。
本实施例中，由于所述间隙140内填充满所述介电层400，那么在形成所述第二牺牲侧墙201时，所述第二牺牲侧墙201不能在所述间隙140内形成，这样以所述第二牺牲侧墙201为掩膜，刻蚀第一阻挡层500以及部分厚度的所述衬底100，在所述衬底100上形成若干分立排布的鳍部700时，不会在所述间隙140对应的所述衬底100上形成多余的鳍部结构，保证了形成的图形的准确，简化了工艺流程。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底包括上拉晶体管区，在所述衬底上形成第一芯层；
在所述第一芯层上形成分立排布的第二芯层；
在所述第二芯层的侧壁上形成第一牺牲侧墙；
在所述上拉晶体管区的相邻所述第一牺牲侧墙之间形成有间隙；
去除所述第二芯层后，以所述第一牺牲侧墙为掩膜，刻蚀所述第一芯层，直至暴露出所述衬底；
在所述间隙内填充满介电层。
2.如权利要求1所述半导体器件的形成方法，其特征在于，在填充满介电层之前，还包括：去除所述第一牺牲侧墙。
3.如权利要求2所述半导体器件的形成方法，其特征在于，在填充满介电层之后，还包括：
在刻蚀后的所述第一芯层的侧壁上形成第二牺牲侧墙；
去除刻蚀后的所述第一芯层以及所述介电层；
以所述第二牺牲侧墙为掩膜，刻蚀部分厚度的所述衬底，在所述衬底上形成若干分立排布的鳍部；
去除所述第二牺牲侧墙。
4.如权利要求3所述半导体器件的形成方法，其特征在于，形成第一芯层之前，还包括，在所述衬底的表面上形成第一阻挡层。
5.如权利要求3所述半导体器件的形成方法，其特征在于，形成第二芯层之前，还包括，在所述第一芯层的表面上形成第二阻挡层。
6.如权利要求1所述半导体器件的形成方法，其特征在于，所述第一芯层的材料包括无定形硅、无定形碳、氮化硅、氧化硅中的一种或者多种。
7.如权利要求1所述半导体器件的形成方法，其特征在于，所述第二芯层的材料包括无定形硅、无定形碳、氮化硅、氧化硅中的一种或者多种。
8.如权利要求4所述半导体器件的形成方法，其特征在于，所述第一阻挡层的材料包括氮化硅、氧化硅、碳化硅中的一种或者多种。
9.如权利要求5所述半导体器件的形成方法，其特征在于，所述第二阻挡层的材料包括氮化硅、氧化硅、碳化硅中的一种或者多种。
10.如权利要求1所述半导体器件的形成方法，其特征在于，在所述间隙内填充满介电层的步骤包括原子层沉积介电层材料和回刻蚀介电层材料。
11.如权利要求1所述半导体器件的形成方法，其特征在于，所述第一牺牲侧墙的材料包括氮化硅、氧化硅、氮氧化硅中的一种或者多种。
12.如权利要求3所述半导体器件的形成方法，其特征在于，所述第二牺牲侧墙的材料包括氮化硅、氧化硅、氮氧化硅中的一种或者多种。
13.一种采用权利要求1至12任一项方法所形成的半导体器件，其特征在于，包括：
衬底，所述衬底包括上拉晶体管区；
第一芯层，分立位于所述衬底上；
间隙，位于所述上拉晶体管区的相邻所述第一芯层之间；
介电层，填充满所述间隙。
CN201910436383.XA 2019-05-23 2019-05-23 半导体器件及其形成方法 Pending CN111986995A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910436383.XA CN111986995A (zh) 2019-05-23 2019-05-23 半导体器件及其形成方法
US16/878,984 US11621166B2 (en) 2019-05-23 2020-05-20 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910436383.XA CN111986995A (zh) 2019-05-23 2019-05-23 半导体器件及其形成方法

Publications (1)

Publication Number Publication Date
CN111986995A true CN111986995A (zh) 2020-11-24

Family

ID=73436610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910436383.XA Pending CN111986995A (zh) 2019-05-23 2019-05-23 半导体器件及其形成方法

Country Status (2)

Country Link
US (1) US11621166B2 (zh)
CN (1) CN111986995A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200132183A (ko) * 2019-05-16 2020-11-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11355342B2 (en) * 2019-06-13 2022-06-07 Nanya Technology Corporation Semiconductor device with reduced critical dimensions and method of manufacturing the same
CN112768344B (zh) * 2019-11-05 2023-07-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140083972A1 (en) * 2012-09-27 2014-03-27 Tokyo Electron Limited Pattern forming method
US20150294976A1 (en) * 2014-04-10 2015-10-15 GLOBALFOUNDIES Inc. Methods of forming finfet devices in different regions of an integrated circuit product

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620380B1 (en) * 2015-12-17 2017-04-11 GlobalFoundries, Inc. Methods for fabricating integrated circuits using self-aligned quadruple patterning
US10818505B2 (en) * 2018-08-15 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned double patterning process and semiconductor structure formed using thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140083972A1 (en) * 2012-09-27 2014-03-27 Tokyo Electron Limited Pattern forming method
US20150294976A1 (en) * 2014-04-10 2015-10-15 GLOBALFOUNDIES Inc. Methods of forming finfet devices in different regions of an integrated circuit product

Also Published As

Publication number Publication date
US11621166B2 (en) 2023-04-04
US20200373161A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
US20210343711A1 (en) Method for forming fin field effect transistor (finfet) device structure
US10249536B2 (en) Semiconductor fins for FinFET devices and sidewall image transfer (SIT) processes for manufacturing the same
TW201836155A (zh) 自對準置換鰭片的形成
CN105097533B (zh) 半导体结构的形成方法
CN111986995A (zh) 半导体器件及其形成方法
CN105551958B (zh) 晶体管的形成方法
TW202009986A (zh) 絕緣層上半導體（soi）基底及其形成的方法
TW202011487A (zh) 半導體裝置的形成方法
CN109285875A (zh) 鳍式晶体管及其形成方法
TW202017057A (zh) 鰭狀場效電晶體裝置
CN106158638B (zh) 鳍式场效应晶体管及其形成方法
CN111900088B (zh) 半导体器件及其形成方法
WO2020048524A1 (zh) 一种半导体结构的形成方法
CN109872953B (zh) 半导体器件及其形成方法
CN109192731A (zh) 三维存储器的制造方法及三维存储器
CN104425275A (zh) 半导体结构的形成方法
WO2022205693A1 (zh) 掩膜结构的制作方法、半导体结构及其制作方法
CN111952357B (zh) 半导体器件及其形成方法
CN106486370B (zh) 半导体器件的形成方法
CN112563200B (zh) 半导体器件及其形成方法
CN112071908A (zh) 半导体器件及其形成方法
CN111613532B (zh) 一种场效应管的形成方法和场效应管
CN113113360B (zh) 半导体器件及其形成方法
CN112133633A (zh) 半导体器件及其形成方法
CN109962036B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination