CN111933199B - 基于存储器的数据读写方法、装置及存储介质 - Google Patents

基于存储器的数据读写方法、装置及存储介质 Download PDF

Info

Publication number
CN111933199B
CN111933199B CN202010787469.XA CN202010787469A CN111933199B CN 111933199 B CN111933199 B CN 111933199B CN 202010787469 A CN202010787469 A CN 202010787469A CN 111933199 B CN111933199 B CN 111933199B
Authority
CN
China
Prior art keywords
block
memory
address
target storage
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010787469.XA
Other languages
English (en)
Other versions
CN111933199A (zh
Inventor
王小军
陈建刚
欧阳欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Anycubic Technology Co Ltd
Original Assignee
Shenzhen Anycubic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Anycubic Technology Co Ltd filed Critical Shenzhen Anycubic Technology Co Ltd
Priority to CN202010787469.XA priority Critical patent/CN111933199B/zh
Publication of CN111933199A publication Critical patent/CN111933199A/zh
Application granted granted Critical
Publication of CN111933199B publication Critical patent/CN111933199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种基于存储器的数据读写方法、装置及存储介质,具体涉及数据存储器技术领域。该方法包括:接收对所述存储器的数据读写指令;根据所述数据读写指令,确定接口地址;获取所述存储器中坏块的块地址集合;根据所述块地址集合,确定所述接口地址在所述存储器中的目标位置;根据所述目标位置,对所述存储器进行数据读写操作。通过对存储器中的坏块进行检测,确定所有坏块的块地址集合,在对存储器进行数据读写操作时,会根据接口地址与块地址集合之间的位置关系,自动给接口地址分配一个可用的好块,从而保证了数据读写的完整性。

Description

基于存储器的数据读写方法、装置及存储介质
技术领域
本发明涉及数据存储器技术领域,尤其涉及一种基于存储器的数据读写方法、装置及存储介质。
背景技术
由于NAND(为Not AND,表示与非的意思)闪存(即Nand-flash存储器),具有存储空间大、读取速度快、价格便宜等优点,因此,Nand-flash存储器得到了越来越广泛的应用。由于Nand-flash存储器需要依靠操作***才可以使用,但中央处理器(central processingunit,简称CPU)的价格较贵,无法实现产品的高性价比,因而通常会使用价格较为便宜的微控制单元(Microcontroller Unit,简称MCU)来挂载Nand-flash存储器,但由于MCU的性能相对CPU要低,如果每次进行数据读写时都使用错误检查和纠正(Error Correcting Code,简称ECC)来进行纠错保护,会影响MCU的运行效率,但如果不使用ECC纠错而Nand-flash存储器中存在坏块时,直接对坏块进行读写会导致数据读写不完整。
发明内容
本发明实施例提供一种基于存储器的数据读写方法、装置及存储介质,以解决通过MCU挂载Nand-flash存储器时不能及时对坏块进行检测,导致数据读写不完整的问题。
为解决上述技术问题,本发明是这样实现的:
第一方面,本发明实施例提供了一种基于存储器的数据读写方法,该方法包括:
接收对所述存储器的数据读写指令;
根据所述数据读写指令,确定接口地址;
获取所述存储器中坏块的块地址集合;
根据所述块地址集合,确定所述接口地址在所述存储器中的目标位置;
根据所述目标位置,对所述存储器进行数据读写操作。
第二方面,本发明实施例还提供一种基于存储器的数据读写装置,该装置包括:
接收模块,用于接收对所述存储器的数据读写指令;
第一确定模块,用于根据所述数据读写指令,确定接口地址;
获取模块,用于获取所述存储器中坏块的块地址集合;
第二确定模块,用于根据所述块地址集合,确定所述接口地址在所述存储器中的目标位置;
读写模块,用于根据所述目标位置,对所述存储器进行数据读写操作。
第三方面,本发明实施例还提供一种微控制单元,包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述计算机程序被所述处理器执行时实现上述基于存储器的数据读写方法的步骤。
第四方面,本发明实施例还提供一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现上述基于存储器的数据读写方法的步骤。
在本发明实施例中,通过接收对所述存储器的数据读写指令;根据所述数据读写指令,确定接口地址;获取所述存储器中坏块的块地址集合;根据所述块地址集合,确定所述接口地址在所述存储器中的目标位置;根据所述目标位置,对所述存储器进行数据读写操作。本实施例中通过对存储器中的坏块进行检测,确定所有坏块的块地址集合,在对存储器进行数据读写操作时,会根据接口地址与块地址集合之间的位置关系,自动给接口地址分配一个可用的好块,从而保证了数据读写的完整性。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的基于存储器的数据读写方法的流程图;
图2是本发明又一实施例提供的基于存储器的数据读写方法的流程图;
图3是本发明一实施例中确定接口地址在存储器中的目标位置的细化流程图;
图4是本发明一实施例中坏块检测的细化流程图的细化流程图;
图5是本申请实施例提供的基于存储器的数据读写装置的结构图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
参见图1,图1是本发明一实施例提供的基于存储器的数据读写方法的流程图,如图1所示,该方法包括以下步骤:
步骤101、接收对所述存储器的数据读写指令。
上述存储器可以为任意一种用于数据存储的存储器,如Nand-flash存储器、Nor-flash存储器、内存等,本申请实施例不做具体限定。具体地,后续实施例均以Nand-flash存储器为实施对象进行解释说明。上述数据读写指令可以为数据读取指令或数据写入指令中的任意一种。当需要通过微处理单元(即MCU)对Nand-flash存储器中进行数据读写时,微处理单元会接收到相应的数据读取指令或者数据写入指令。
步骤102、根据所述数据读写指令,确定接口地址。
在接收到数据读写指令后,获取读取接口或者写入接口中的地址信息,并通过预设的地址转换模块,将该地址信息转换成接口地址。该接口地址可以为该存储器中的某一块地址,也可以为某一存储块中的页地址,或者字节地址。
步骤103、获取所述存储器中坏块的块地址集合。
上述块地址集合为该存储器中所有坏块的块地址集合,例如,假设该存储器为容量为2Gb的Nand-flash存储器,那么其共有2048个存储块,假设通过检测,确定其中的第2个存储块、第6个存储块和第100个存储块为坏块,那么该块地址集合为{2,6,100}。具体地,用于检测坏块的方式很多,比如可以是对上述存储器中所有存储块进行擦除操作,根据擦除操作的结果,确定存储块是否为坏块;也可以是对擦除操作后的存储块进行读检测,根据读检测的结果,确定存储块是否为坏块,本申请实施例不做具体限定。
步骤104、根据所述块地址集合,确定所述接口地址在所述存储器中的目标位置。
由于在实际数据读写过程中,用户并不清楚坏块的位置,如果直接将数据从接口地址开始读写,会导致读写失败,因而需要根据块地址集合,确定接口地址在存储器中的目标位置,该目标位置为实际用于数据读写的目标块地址。继续基于上述举例进行说明,假设接口地址所属存储块的块地址为10,且非坏块,由于块地址10的前面存在2个坏块,那么就需要在原来的块地址10的基础上后移两个存储块来作为目标位置,这样来保证接口地址前的存储区域中仍然有足够的好块可以使用。
步骤105、根据所述目标位置,对所述存储器进行数据读写操作。
在确定接口地址的目标位置后,根据目标位置进行数据读写操作,如果待读写数据没有超出该存储块的存储容量,那么直接在该存储块进行数据读写即可,如果待读写数据超出该存储块的存储容量,那么根据块地址集合中坏块的块地址对目标位置后的好块继续进行读写,由此完成对存储器的数据读写操作。
本实施例中通过对存储器中的坏块进行检测,确定所有坏块的块地址集合,在对存储器进行数据读写操作时,会根据接口地址与块地址集合之间的位置关系,自动给接口地址分配一个可用的好块,从而保证了数据读写的完整性。
参见图2,图2是本发明又一实施例提供的基于存储器的数据读写方法的流程图,基于上述图1所示的实施例,上述步骤104、根据所述块地址集合,确定所述接口地址在所述存储器中的目标位置,包括:
步骤201、根据所述块地址集合,确定第一块区域中的第一坏块数量,以及所述接口地址所属存储块的块状态,其中,所述第一块区域为所述存储器中块地址小于所述接口地址的存储块组成的存储区域;
步骤202、根据所述第一坏块数量和所述接口地址所属存储块的块状态,确定所述接口地址在所述存储器中的目标位置。
具体地,将上述第一块区域中的每个存储块的块地址与块地址集合中坏块的块地址进行匹配,可以确定第一块区域中的第一坏块数量。例如,假设接口地址所属存储块的块地址为10,如果块地址2和块地址6为坏块,那么该第一坏块数量为2。同样,可以将接口地址所属的存储块与块地址集合中的坏块的块地址进行匹配,由此确认接口地址所属存储块的块状态是否为坏块。当接口地址所属存储块为坏块时,依次对该接口地址所属存储块后的连续的存储块的块状态进行判断,直到找到与接口地址所属存储块最近的好块的块地址,并在该好块的块地址的基础上加上该第一坏块数量,得到新的块地址,最后再对该新的块地址所属存储块的块状态,以及该新的块地址所属存储块后的连续的存储块的块状态进行判断,直到找到与该新的块地址所属存储块最近的好块作为目标位置。当该目标位置超出该存储器中最大存储块时,返回错误提示信息;当该目标位置未超出该存储器中最大存储块时,返回该目标位置。
具体地,在一实施例中,确定接口地址在存储器中的目标位置的细化流程图,如图3所示。在图3中,假设接口地址所属的存储块用block1表示(block1表示第n个块地址),并分别定义两个变量block2和i,其中变量block2表示接口地址前的存储块中坏块的数量,i表示当前正在遍历的存储块的块地址,初始化block2和i的值为0,在block1前有n-1个存储块,则首先对块地址从i=1到n-1的存储块依次进行遍历,将其与块地址集合中的块地址比较,如果在块地址集合中匹配成功,则表示该存储块为坏块,block2和i的值均加1,继续遍历后一个存储块;如果在块地址集合中匹配失败,则block2的值不变,i的值加1,继续遍历后一个存储块。当块地址i=1到n-1的存储块都遍历完,得到最终的block2的值,即为第一坏块数量。在确定第一坏块数量后,对接口地址block1(即i=n)进行遍历,如果判断接口地址block1为坏块,则block1和i的值均加1,继续遍历接口地址block1后一个存储块,依次循坏,直到遍历到最近的好块,将该好块的块地址作为block1的值,并执行block1=block1+block2;如果判断接口地址block1(即i=n)为好块,则直接执行block1=block1+block2。此后对block1=block1+block2对应的存储块进行遍历,判断是否为好块,若是,则将最终的block1的值作为目标位置对应的块地址;否则,执行block1+1,继续基于最新的block1的存储块进行遍历,直到找到最近的好块,将该好块的块地址作为将最终的block1的值作为目标位置对应的块地址。此时,判断最终的block1的值是否超过存储器中最大块地址,若是,则返回错误提示;否则,返回最终的block1的值。
本实施例中,通过块地址集合确定接口地址的目标位置,从而保证了每次进行数据读写的目标位置均是好块,因而提高了数据读写的完整性。
可选地,基于上述图1所示的实施例,在上述步骤103、获取所述存储器中坏块的块地址集合之前,包括:
步骤301、针对所述存储器中的每一个目标存储块,依次对所述目标存储块进行擦除检测,其中,所述目标存储块的块地址小于等于所述存储器中最大的块地址;
步骤302、在所述擦除检测的结果为检测失败的情况下,将所述目标存储块的块地址存入至所述块地址集合;
步骤303、在所述擦除检测的结果为检测成功的情况下,对所述目标存储块进行读检测。
上述目标存储块为存储器中单个的存储块,根据存储器的容量大小的不同,其包含的目标存储块的数量也就不同。由于存储器中存在多个目标存储块,需要依次对每个目标存储块进行擦除检测,通过擦除检测的结果,判断目标存储块是否为坏块。若对某一目标存储块的擦除检测的结果为检测失败,则表示该目标存储块为坏块,需要将该目标存储块的块地址存入至块地址集合;若对某一目标存储块的擦除检测的结果为检测成功,则需要对该目标存储块继续进行读检测,由此进一步确认上述擦除成功的目标存储块中是否有坏块。直到完成对该存储器中所有目标存储块的擦除检测,最终确定的坏块的块地址作为上述块地址集合。
可选地,在上述步骤303、对所述目标存储块进行读检测之后,包括:
步骤304、在所述读检测的结果为检测失败的情况下,将所述目标存储块的块地址存入至所述块地址集合;
步骤305、在所述读检测的结果为检测成功的情况下,获取所述目标存储块的下一目标存储块的块地址,并对所述下一目标存储块执行所述对所述目标存储块进行擦除检测的步骤,直至所述下一目标存储块的块地址为所述存储器中最大的块地址的情况下,停止执行所述对所述目标存储块进行擦除检测的步骤。
上述读检测是读取擦除后的目标存储块中的数据,判断该数据是否为擦除后的默认数据,若该数据不是擦除后的默认数据,则表示该目标存储块为坏块,需要将该目标存储块的块地址存入至块地址集合;若该数据是擦除后的默认数据,则表示该目标存储块为好块,无需将该目标存储块的块地址存入至块地址集合。直到完成对该存储器中所有目标存储块的擦除检测和读检测,最终确定的坏块的块地址作为上述块地址集合。
具体地,在一实施例中,坏块检测的细化流程图如图4所示,在图4中,首先获取块地址no=1的第一目标存储块,对该第一个目标存储块进行擦除检测,如果第一目标存储块的擦除检测的结果为检测失败时,将第一目标存储块放入至块地址集合中;如果第一目标存储块擦除检测的结果为检测成功时,进一步对第一目标存储块进行读检测,如果读检测的结果为检测失败时,将第一目标存储块放入至块地址集合中;如果读检测的结果为检测成功时,则继续对块地址no=2的第二目标存储块进行擦除检测和读检测,如此循环,依次对存储器中的每个目标存储块进行遍历,直到遍历到该存储器的最后一个目标存储块,退出循环。
本实施例中,在擦除检测后进一步对其进行读检测,由此进一步确定擦除成功的目标存储块中是否还存在误判的情况,从而提高了坏块判断的准确性。
参见图5,图5为本申请实施例提供的基于存储器的数据读写装置的结构图,如图5所示,本实施例提供一种基于存储器的数据读写装置500,包括:
接收模块501,用于接收对所述存储器的数据读写指令;
第一确定模块502,用于根据所述数据读写指令,确定接口地址;
获取模块503,用于获取所述存储器中坏块的块地址集合;
第二确定模块504,用于根据所述块地址集合,确定所述接口地址在所述存储器中的目标位置;
读写模块505,用于根据所述目标位置,对所述存储器进行数据读写操作。
在本申请一个实施例中,所述第二确定模块504包括:
第一确定子模块,用于根据所述块地址集合,确定第一块区域中的第一坏块数量,以及所述接口地址所属存储块的块状态,其中,所述第一块区域为所述存储器中块地址小于所述接口地址的存储块组成的存储区域;
第二确定子模块,用于根据所述第一坏块数量和所述接口地址所属存储块的块状态,确定所述接口地址在所述存储器中的目标位置。
在本申请一个实施例中,所述装置500还包括:
擦除检测模块,用于针对所述存储器中的每一个目标存储块,依次对所述目标存储块进行擦除检测,其中,所述目标存储块的块地址小于等于所述存储器中最大的块地址;
第一存入模块,用于在所述擦除检测的结果为检测失败的情况下,将所述目标存储块的块地址存入至所述块地址集合;
读检测模块,用于在所述擦除检测的结果为检测成功的情况下,对所述目标存储块进行读检测。
在本申请一个实施例中,所述装置500还包括:
第二存入模块,用于在所述读检测的结果为检测失败的情况下,将所述目标存储块的块地址存入至所述块地址集合;
处理模块,用于在所述读检测的结果为检测成功的情况下,获取所述目标存储块的下一目标存储块的块地址,并对所述下一目标存储块执行所述对所述目标存储块进行擦除检测的步骤,直至所述下一目标存储块的块地址为所述存储器中最大的块地址的情况下,停止执行所述对所述目标存储块进行擦除检测的步骤。
基于存储器的数据读写装置能够实现上述基于存储器的数据读写方法的各实施例的各个过程,为避免重复,这里不再赘述。
进一步的,本发明实施例还提供一种微控制单元,该微处理器挂载在上述存储器上,包括处理器,存储器,存储在存储器上并可在所述处理器上运行的计算机程序,该计算机程序被处理器执行时实现上述基于存储器的数据读写方法实施例的各个过程,且能达到相同的技术效果,为避免重复,这里不再赘述。
本发明实施例还提供一种计算机可读存储介质,计算机可读存储介质上存储有计算机程序,该计算机程序被处理器执行时实现上述基于存储器的数据读写方法实施例的各个过程,且能达到相同的技术效果,为避免重复,这里不再赘述。其中,所述的计算机可读存储介质,如只读存储器(Read-Only Memory,简称ROM)、随机存取存储器(Random AccessMemory,简称RAM)、磁碟或者光盘等。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端(可以是手机,计算机,服务器,空调器,或者网络设备等)执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,均属于本发明的保护之内。

Claims (8)

1.一种基于存储器的数据读写方法,其特征在于,包括:
接收对所述存储器的数据读写指令;
根据所述数据读写指令,确定接口地址;
获取所述存储器中坏块的块地址集合;
根据所述块地址集合,确定所述接口地址在所述存储器中的目标位置;
根据所述目标位置,对所述存储器进行数据读写操作;
其中,所述根据所述块地址集合,确定所述接口地址在所述存储器中的目标位置,包括:
根据所述块地址集合,确定第一块区域中的第一坏块数量,以及所述接口地址所属存储块的块状态,其中,所述第一块区域为所述存储器中块地址小于所述接口地址的存储块组成的存储区域;
根据所述第一坏块数量和所述接口地址所属存储块的块状态,确定所述接口地址在所述存储器中的目标位置。
2.根据权利要求1所述的方法,其特征在于,在所述获取所述存储器中坏块的块地址集合之前,包括:
针对所述存储器中的每一个目标存储块,依次对所述目标存储块进行擦除检测,其中,所述目标存储块的块地址小于等于所述存储器中最大的块地址;
在所述擦除检测的结果为检测失败的情况下,将所述目标存储块的块地址存入至所述块地址集合;
在所述擦除检测的结果为检测成功的情况下,对所述目标存储块进行读检测。
3.根据权利要求2所述的方法,其特征在于,在所述对所述目标存储块进行读检测之后,包括:
在所述读检测的结果为检测失败的情况下,将所述目标存储块的块地址存入至所述块地址集合;
在所述读检测的结果为检测成功的情况下,获取所述目标存储块的下一目标存储块的块地址,并对所述下一目标存储块执行所述对所述目标存储块进行擦除检测的步骤,直至所述下一目标存储块的块地址为所述存储器中最大的块地址的情况下,停止执行所述对所述目标存储块进行擦除检测的步骤。
4.一种基于存储器的数据读写装置,其特征在于,包括:
接收模块,用于接收对所述存储器的数据读写指令;
第一确定模块,用于根据所述数据读写指令,确定接口地址;
获取模块,用于获取所述存储器中坏块的块地址集合;
第二确定模块,用于根据所述块地址集合,确定所述接口地址在所述存储器中的目标位置;
读写模块,用于根据所述目标位置,对所述存储器进行数据读写操作;
其中,所述第二确定模块包括:
第一确定子模块,用于根据所述块地址集合,确定第一块区域中的第一坏块数量,以及所述接口地址所属存储块的块状态,其中,所述第一块区域为所述存储器中块地址小于所述接口地址的存储块组成的存储区域;
第二确定子模块,用于根据所述第一坏块数量和所述接口地址所属存储块的块状态,确定所述接口地址在所述存储器中的目标位置。
5.根据权利要求4所述的装置,其特征在于,所述装置还包括:
擦除检测模块,用于针对所述存储器中的每一个目标存储块,依次对所述目标存储块进行擦除检测,其中,所述目标存储块的块地址小于等于所述存储器中最大的块地址;
第一存入模块,用于在所述擦除检测的结果为检测失败的情况下,将所述目标存储块的块地址存入至所述块地址集合;
读检测模块,用于在所述擦除检测的结果为检测成功的情况下,对所述目标存储块进行读检测。
6.根据权利要求5所述的装置,其特征在于,所述装置还包括:
第二存入模块,用于在所述读检测的结果为检测失败的情况下,将所述目标存储块的块地址存入至所述块地址集合;
处理模块,用于在所述读检测的结果为检测成功的情况下,获取所述目标存储块的下一目标存储块的块地址,并对所述下一目标存储块执行所述对所述目标存储块进行擦除检测的步骤,直至所述下一目标存储块的块地址为所述存储器中最大的块地址的情况下,停止执行所述对所述目标存储块进行擦除检测的步骤。
7.一种微控制单元,其特征在于,包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述计算机程序被所述处理器执行时实现如权利要求1至3中任一项所述的基于存储器的数据读写方法的步骤。
8.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至3中任一项所述的基于存储器的数据读写方法的步骤。
CN202010787469.XA 2020-08-07 2020-08-07 基于存储器的数据读写方法、装置及存储介质 Active CN111933199B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010787469.XA CN111933199B (zh) 2020-08-07 2020-08-07 基于存储器的数据读写方法、装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010787469.XA CN111933199B (zh) 2020-08-07 2020-08-07 基于存储器的数据读写方法、装置及存储介质

Publications (2)

Publication Number Publication Date
CN111933199A CN111933199A (zh) 2020-11-13
CN111933199B true CN111933199B (zh) 2021-03-30

Family

ID=73307861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010787469.XA Active CN111933199B (zh) 2020-08-07 2020-08-07 基于存储器的数据读写方法、装置及存储介质

Country Status (1)

Country Link
CN (1) CN111933199B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112035417A (zh) * 2020-09-07 2020-12-04 浙江大华技术股份有限公司 存储块的管理方法、装置、存储介质以及电子装置
CN113325798B (zh) * 2021-07-08 2021-11-02 宜科(天津)电子有限公司 传感器数据处理***
CN116049032B (zh) * 2023-03-30 2023-06-23 摩尔线程智能科技(北京)有限责任公司 基于光线追踪的数据调度方法、装置及设备、存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667189A (zh) * 2009-05-06 2010-03-10 和芯微电子(四川)有限公司 一种基于fat文件***的nandflash管理方法
CN102239477A (zh) * 2008-12-08 2011-11-09 茵芬尼特麦默里有限公司 针对阵列缺陷使用高效管理方法的非易失性存储器(nvm)中的连续地址空间
US9543035B2 (en) * 2011-11-15 2017-01-10 Hgst Technologies Santa Ana, Inc. Transmission error detector for flash memory controller
CN108829347A (zh) * 2018-05-29 2018-11-16 深圳市华星光电技术有限公司 一种Nand设备的硬件控制器、控制方法及液晶显示器
CN110502448A (zh) * 2018-05-16 2019-11-26 Aio株式会社 非易失性存储器***

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140026889A (ko) * 2012-08-23 2014-03-06 삼성전자주식회사 선택적으로 리프레쉬를 수행하는 저항성 메모리 장치 및 저항성 메모리장치의 리프레쉬 방법
US10672497B2 (en) * 2018-04-03 2020-06-02 SK Hynix Inc. Memory system and method for bad block management

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102239477A (zh) * 2008-12-08 2011-11-09 茵芬尼特麦默里有限公司 针对阵列缺陷使用高效管理方法的非易失性存储器(nvm)中的连续地址空间
CN101667189A (zh) * 2009-05-06 2010-03-10 和芯微电子(四川)有限公司 一种基于fat文件***的nandflash管理方法
US9543035B2 (en) * 2011-11-15 2017-01-10 Hgst Technologies Santa Ana, Inc. Transmission error detector for flash memory controller
CN110502448A (zh) * 2018-05-16 2019-11-26 Aio株式会社 非易失性存储器***
CN108829347A (zh) * 2018-05-29 2018-11-16 深圳市华星光电技术有限公司 一种Nand设备的硬件控制器、控制方法及液晶显示器

Also Published As

Publication number Publication date
CN111933199A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
CN111933199B (zh) 基于存储器的数据读写方法、装置及存储介质
US20100318760A1 (en) Memory controller, nonvolatile storage device, and nonvolatile storage system
US20210208988A1 (en) Memory management
US20150161040A1 (en) Data-storage device and data erasing method
CN111124921B (zh) 内存越界的检测方法、装置、设备和存储介质
CN108121628B (zh) 一种读写速度的测试方法、装置及电子设备
CN116880782B (zh) 一种内嵌式存储器及其测试方法
CN108108261A (zh) 数据存储装置及其操作方法
CN111581010B (zh) 一种读操作处理方法、装置、设备及可读存储介质
CN114356248A (zh) 一种数据处理方法和装置
CN111158697A (zh) 一种烧录镜像制作方法
CN112185453A (zh) 读干扰测试方法、装置、计算机可读存储介质及电子设备
CN114327258B (zh) 一种固态硬盘处理方法、***、设备及计算机存储介质
CN110504002B (zh) 一种硬盘数据一致性测试方法与装置
CN110727399B (zh) 存储阵列管理方法及装置
CN113190241B (zh) 数据分区的容量扩充方法、装置、电子设备、存储介质
CN112802529A (zh) 一种军工级Nand闪存的检测方法、装置、电子设备及存储介质
CN113470725B (zh) 一种动态随机存储器的测试方法及装置
CN112347524B (zh) 闪存编程方法、装置及电子设备
CN114138176A (zh) Nor Flash的擦除、升级方法及装置、计算机设备和存储介质
CN112083891B (zh) 一种存储器中数据块的检测方法及相关设备
CN110209352B (zh) 一种存储器的控制方法、存储器控制器、电子设备及存储介质
CN115705914A (zh) 闪存坏块的检测方法、检测设备和计算机存储介质
US20090055574A1 (en) NAND Flash Memory Device And Related Method Thereof
US8953393B2 (en) Semiconductor device and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant