CN111930220A - 用于分散与降低非易失性储存装置峰值电流与功耗的方法 - Google Patents

用于分散与降低非易失性储存装置峰值电流与功耗的方法 Download PDF

Info

Publication number
CN111930220A
CN111930220A CN202010204855.1A CN202010204855A CN111930220A CN 111930220 A CN111930220 A CN 111930220A CN 202010204855 A CN202010204855 A CN 202010204855A CN 111930220 A CN111930220 A CN 111930220A
Authority
CN
China
Prior art keywords
volatile memory
memory chips
flash memory
chip
controller chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010204855.1A
Other languages
English (en)
Inventor
陈育鸣
李庭育
魏智汎
洪振洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Huacun Electronic Technology Co Ltd
Original Assignee
Jiangsu Huacun Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Huacun Electronic Technology Co Ltd filed Critical Jiangsu Huacun Electronic Technology Co Ltd
Priority to CN202010204855.1A priority Critical patent/CN111930220A/zh
Publication of CN111930220A publication Critical patent/CN111930220A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种用于分散与降低非易失性储存装置峰值电流与功耗的方法，包括控制器芯片、存储介质和多个闪存芯片，存储介质中存储程序代码，存储介质连接控制器芯片，控制器芯片分别连接多个闪存芯片，本发明通过随时间分布非易失性存储器芯片的操作，特别是在不同时间点向每个非易失性存储器芯片发送命令，降低了整个***的峰值电流。

Description

用于分散与降低非易失性储存装置峰值电流与功耗的方法
技术领域
本发明涉及储存装置技术领域，具体为用于分散与降低非易失性储存装置峰值电流与功耗的方法。
背景技术
对于诸如闪存的非易失性存储器已经发现了越来越多的应用。例如，普遍使用手机，数码相机，个人数字助理，便携式驱动器中的闪存。目前，记忆卡是闪存的最流行的产品之一，其中，控制器芯片用于控制从诸如读卡器的主机接收数据的写入和数据写入闪存。然而，存储卡设计有更多或更多的存储容量，并增加存储卡的存储容量，通常采用两种方案，即提高了单闪存芯片的存储容量，另一个是增加存储卡中的闪存芯片的数量对于后一种情况，在存储卡中的闪存器的操作期间的功耗成为一个明显的问题。
传统上，该峰值电流问题的解决方案是针对存储器***本身的硬件设计的改进，以在不同的时间点对不同组件的功率进行源化，本发明的技术方案是在传统上同时提供电力。例如，美国专利 No.7885189，7224617和7200062是这样的技术。在美国专利 No.708189闪存装置组成分为四组用于数据存储，其中三个存储器库中添加有延迟电路，使得四个存储体在擦除指令时在不同的时间点被擦除，以减小四个存储体待擦除时的峰值电流。美国专利 No.722617提供了一种用于闪存***的高速操作模式和低电流消耗模式，高速运行模式，如果所述峰值电流使所述闪存***和所述主机连接不稳定，***将切换到低电流消耗模式。美国专利 No.7200062当***刷新DRAM芯片时，对不同的DRAM芯片设置不同的时间延迟，从而使刷新操作产生的峰值电流去集中
然而，在现有技术中，所有焦点都集中于改进型态的硬件设计存储器***，用于对峰值电流的强度和发生时间进行离散化，需要改***件设计，灵活性较小。因此，我们极需要一种对于非易失性存储器***不需要改***件设计的方法来对其峰值电流进行离心化。
发明内容
本发明的目的在于提供用于分散与降低非易失性储存装置峰值电流与功耗的方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：用于分散与降低非易失性储存装置峰值电流与功耗的方法，包括控制器芯片、存储介质和多个闪存芯片，所述存储介质中存储程序代码，所述存储介质连接控制器芯片，所述控制器芯片分别连接多个闪存芯片；多个闪存芯片包括第一闪存芯片和第二闪存芯片。
优选的，包括以下步骤：
A、存储介质存储程序代码，控制器芯片根据程序代码对操作进行解集中程序代码，程序代码在指令时操作非易失性存储器芯片；
B、在非易失性存储器芯片在指令上的操作中，控制器芯片将向非易失性存储器芯片中的第一个发送第一命令，并且在向非易失性存储器芯片中的第二个发送第二命令之前等待一段时间；
C、或者在非易失性存储器芯片在指令上的操作中，控制器芯片将向非易失性存储器芯片中的第一个发送第一命令，以及在从第一非易失性存储器芯片接收到响应信号之后，向非易失性存储器芯片中的第二个发送第二命令。
优选的，所述闪存芯片有1024个块，每个块有256个页，每个页有32个扇形组合而成。
与现有技术相比，本发明的有益效果是：本发明通过随时间分布非易失性存储器芯片的操作，特别是在不同时间点向每个非易失性存储器芯片发送命令，降低了整个***的峰值电流。
附图说明
图1为本发明结构示意图；
图2为本发明控制器芯片控制流程图；
图3为本发明闪存芯片被擦除时的工作电流的波形图；
图4为本发明中两个闪存芯片同时擦除时的工作电流的波形图；
图5为常规非易失性存储器***中的指令执行和运行电流之间的时序对应关系图；
图6为本发明中非易失性存储器***中的指令执行和操作电流之间的时序对应关系图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-6，本发明提供一种技术方案：用于分散与降低非易失性储存装置峰值电流与功耗的方法，包括控制器芯片1、存储介质2和多个闪存芯片，所述存储介质2中存储程序代码，所述存储介质2连接控制器芯片1，所述控制器芯片1分别连接多个闪存芯片；多个闪存芯片包括第一闪存芯片3和第二闪存芯片4；其中，闪存芯片有1024个块，每个块有256个页，每个页有32个扇形组合而成。
本发明中，控制器芯片控制方法包括以下步骤：
A、存储介质存储程序代码，控制器芯片根据程序代码对操作进行解集中程序代码，程序代码在指令时操作非易失性存储器芯片；
B、在非易失性存储器芯片在指令上的操作中，控制器芯片将向非易失性存储器芯片中的第一个发送第一命令，并且在向非易失性存储器芯片中的第二个发送第二命令之前等待一段时间；
C、或者在非易失性存储器芯片在指令上的操作中，控制器芯片将向非易失性存储器芯片中的第一个发送第一命令，以及在从第一非易失性存储器芯片接收到响应信号之后，向非易失性存储器芯片中的第二个发送第二命令。
因此，由控制器芯片在指令上操作的非易失性存储器芯片将不会同时操作。
本发明通过随时间分布非易失性存储器芯片的操作，特别是在不同时间点向每个非易失性存储器芯片发送命令，降低了整个***的峰值电流。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (3)

1.用于分散与降低非易失性储存装置峰值电流与功耗的方法，包括控制器芯片（1）、存储介质（2）和多个闪存芯片，其特征在于：所述存储介质（2）中存储程序代码，所述存储介质（2）连接控制器芯片（1），所述控制器芯片（1）分别连接多个闪存芯片；多个闪存芯片包括第一闪存芯片（3）和第二闪存芯片（4）。
2.根据权利要求1所述的用于分散与降低非易失性储存装置峰值电流与功耗的方法，其特征在于：包括以下步骤：
A、存储介质存储程序代码，控制器芯片根据程序代码对操作进行解集中程序代码，程序代码在指令时操作非易失性存储器芯片；
B、在非易失性存储器芯片在指令上的操作中，控制器芯片将向非易失性存储器芯片中的第一个发送第一命令，并且在向非易失性存储器芯片中的第二个发送第二命令之前等待一段时间；
C、或者在非易失性存储器芯片在指令上的操作中，控制器芯片将向非易失性存储器芯片中的第一个发送第一命令，以及在从第一非易失性存储器芯片接收到响应信号之后，向非易失性存储器芯片中的第二个发送第二命令。
3.根据权利要求1所述的用于分散与降低非易失性储存装置峰值电流与功耗的方法，其特征在于：所述闪存芯片有1024个块，每个块有256个页，每个页有32个扇形组合而成。
CN202010204855.1A 2020-03-22 2020-03-22 用于分散与降低非易失性储存装置峰值电流与功耗的方法 Withdrawn CN111930220A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010204855.1A CN111930220A (zh) 2020-03-22 2020-03-22 用于分散与降低非易失性储存装置峰值电流与功耗的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010204855.1A CN111930220A (zh) 2020-03-22 2020-03-22 用于分散与降低非易失性储存装置峰值电流与功耗的方法

Publications (1)

Publication Number Publication Date
CN111930220A true CN111930220A (zh) 2020-11-13

Family

ID=73317531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010204855.1A Withdrawn CN111930220A (zh) 2020-03-22 2020-03-22 用于分散与降低非易失性储存装置峰值电流与功耗的方法

Country Status (1)

Country Link
CN (1) CN111930220A (zh)

Similar Documents

Publication Publication Date Title
US11550478B2 (en) Method for transferring data on a memory card in synchonism with a rise edge and a fall edge of a clock signal
KR101075634B1 (ko) Ｎａｎｄ 인터페이스
US8364944B2 (en) Methods of operating memory devices and electronic systems having memory devices
US9437264B2 (en) Memory operation latency control
KR20060016756A (ko) 메모리 카드
US11099787B2 (en) Semiconductor memory
US20090138649A1 (en) Nonvolatile memory system and method of decentralizing the peak current in a nonvolatile memory system
KR20090026267A (ko) 고성능 플래시 메모리 데이터 전송
KR20090026291A (ko) 명령-및-어드레스-로드 주파수보다 더 높은 데이터 기입 주파수를 구비한 ｎａｎｄ 시스템
US6697287B2 (en) Memory controller and memory system apparatus
WO2019136986A1 (zh) 用于分散与降低非易失性储存装置峰值电流与功耗的方法
JPH0457295A (ja) 電気的書込消去可能メモリ回路
US11763858B2 (en) Peak current reduction using dynamic clocking during charge pump recovery period
CN111930220A (zh) 用于分散与降低非易失性储存装置峰值电流与功耗的方法
JPH08221312A (ja) メモリカード装置
US11281406B2 (en) Memory system
US11803327B2 (en) Power management mechanism and memory device having the same
CN112951303A (zh) 一种存储设备及其控制装置和控制方法
JP3793540B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20201113

WW01 Invention patent application withdrawn after publication