CN111883488B - 绝缘***和沉积绝缘***的方法 - Google Patents

绝缘***和沉积绝缘***的方法 Download PDF

Info

Publication number
CN111883488B
CN111883488B CN202010348048.7A CN202010348048A CN111883488B CN 111883488 B CN111883488 B CN 111883488B CN 202010348048 A CN202010348048 A CN 202010348048A CN 111883488 B CN111883488 B CN 111883488B
Authority
CN
China
Prior art keywords
dielectric constant
coating
particles
composite
composite coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010348048.7A
Other languages
English (en)
Other versions
CN111883488A (zh
Inventor
尹伟军
阿尼尔·拉吉·达格尔
拉维斯卡尔·纳丁帕利·拉朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN111883488A publication Critical patent/CN111883488A/zh
Application granted granted Critical
Publication of CN111883488B publication Critical patent/CN111883488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/02—Electrophoretic coating characterised by the process with inorganic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/12—Electrophoretic coating characterised by the process characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本公开大体上涉及用于至少部分地封装半导体设备，导电部件和基板的绝缘***(诸如半导体设备，母线等的绝缘***)中的电泳沉积(EPD)技术的***和方法。使用EPD处理形成的绝缘***可以被设计成具有在远离绝缘***的基板的方向上减小的介电常数。这可以改善绝缘技术，因为按介电常数顺序沉积的涂层可以改善绝缘***对高温，高电场等的抵抗力。

Description

绝缘***和沉积绝缘***的方法
技术领域
本文公开的主题涉及用于在半导体设备，母线和其他合适的设备上沉积绝缘***的技术。
背景技术
本公开的实施例大体涉及用于半导体设备和母线的绝缘***。更具体地，本公开的实施例涉及用于在半导体设备和母线上沉积绝缘***的电泳处理。
使用半导体切换来实现对端子电压和电流的完全控制的电力电子转换器技术，在各种电源***中的应用已取得了巨大进步。这主要是由于更高功率的切换设备(例如基于SiC和GaN宽带隙半导体的切换设备)的可用性日益提高。这些可以实现高压(例如20千伏特(kV))和/或高功率(例如大于100千瓦(kW))的密度转换器，其尺寸比当前可用的功率转换器小。高功率半导体切换设备的新发展保持着增加中压(例如，高于10kV)功率转换器的功率密度的潜力。但是，至少部分地由于电绝缘的能力，特别是在高压宽带隙设备的封装和连接中，尚未完全实现这种潜力。伴随着高电压和高电压变化率的高电场(例如，大于10kV/微秒)会导致绝缘内的局部放电，以及功率转换器的半导体设备和母线表面上的蠕变放电，这可能会大大降低绝缘，从而降低转换器的可靠性。此外，对于高功率密度转换器，陶瓷材料具有高电流容量(例如，大于100安培每平方厘米(A/cm2))和高导热性(例如，大于10瓦/米·度(W/mK))，而陶瓷和聚合物粘合剂的复合材料会发生变化，例如大于2(W/mK)，通常大于2(W/mk)，对于绝缘也是理想的。因此，需要用于功率转换器部件(例如，半导体设备和母线)的改进的绝缘，以及绝缘这些部件的改进的方法。
发明内容
在一个方面，本公开涉及一种半导体封装。该半导体封装件包括布置在基板上的半导体设备；导电部件介于半导体设备和基底之间，并且绝缘***至少部分地封装半导体设备，导电部件和基底。绝缘***的特征是介电常数在远离基底的方向上减小，并且绝缘***包括至少一个复合涂层，该至少一个复合涂层包括分散在聚合物基质中的颗粒。
在另一方面，本公开涉及一种封装半导体封装的方法。该半导体封装包括布置在基板上的半导体设备以及介于半导体设备和基板之间的导电部件。该方法包括通过电泳处理在半导体设备，导电部件和基板的表面的至少一部分上布置绝缘***。绝缘***的特征是介电常数在远离基板的方向上减小，并且绝缘***包括至少一个复合涂层，该至少一个复合涂层包括分散在聚合物基质中的颗粒。
在另一方面，本发明涉及母线层压板。该母线层压板包括导电元件；内绝缘涂层穿插在导电元件之间，以形成母线堆；以及至少部分地封装母线堆的外绝缘涂层。外绝缘涂层的特征是介电常数低于内绝缘涂层的介电常数。内绝缘涂层和外绝缘涂层包括至少一种复合涂层，该至少一种复合涂层包括分散在聚合物基质中的颗粒。
在另一方面，本发明涉及一种形成母线层压板的方法。该方法包括在导电元件之间设置内绝缘涂层以形成母线堆；并用外绝缘涂层至少部分地封装母线堆。外绝缘涂层的特征是介电常数低于内绝缘涂层的介电常数。内绝缘涂层和外绝缘涂层包括至少一种复合涂层，该至少一种复合涂层包括分散在聚合物基质中的颗粒。
附图说明
当参考附图阅读以下详细描述时，将更好地理解本公开的这些和其他特征，方面和优点，其中：
图1是根据本公开的一些实施例的半导体封装的示意图；
图2是根据本公开的一些实施例的半导体封装的示意图；
图3是根据本公开的一些实施例的半导体封装的示意图；
图4是根据本公开的一些实施例的封装半导体部件的过程的示意图；
图5是根据本公开的一些实施例的用于封装半导体部件的流程图；
图6是根据本公开的一些实施例的用于封装半导体部件的电泳沉积装置的示意图；
图7是根据本公开的一些实施例的母线层压板的示意图；
图8是根据本公开的一些实施例的绝缘母线层压板的过程的示意图；
图9是根据本公开的一些实施例的用于绝缘母线层压板的流程图；及
图10是根据本公开的一些实施例的用于绝缘母线层压板的电泳沉积装置的示意图。
具体实施方式
下面将描述在此描述的本实施例的一个或多个特定实施例。为了提供对这些实施例的简要描述，可能未在说明书中描述实际实施方式的所有特征。应当理解，在任何此类实际实施的开发中，例如在任何工程或设计项目中，必须做出许多特定于实施的决策来实现开发人员的特定目标，例如遵守与***相关的约束和与业务相关的约束，这可能因一个实施而异。此外，应当理解，这种开发工作可能是复杂且耗时的，但是对于受益于本公开的普通技术人员而言，这仍将是设计，制造和制造的例行工作。
当介绍本公开的各种实施例的元件时，冠词“一”，“一个”和“该”旨在表示存在一个或多个元件。术语“包含”，“包括”和“具有”旨在是包括性的，并且意味着除所列元件之外可能还有其他元件。另外，应当理解，对本公开的“一实施例”或“一个实施例”的引用不旨在解释为排除也包含所述特征的其他实施例的存在。
如在整个说明书和权利要求书中在本文中所使用的，近似语言可以用于修改可能允许变化的任何定量表示，而不会导致与之相关的基本功能发生变化。因此，通过诸如“大约”和“基本上”之类的一个或多个术语固化的值不限于所指定的精确值。在某些情况下，近似语言可以对应于用于测量该值的仪器的精度。类似地，“自选”可以与术语组合使用，并且可以包括不大量或微量，同时仍然被认为不含固化术语。在此以及整个说明书和权利要求书中，可以组合和/或互换范围限制，除非上下文或语言另有指示，否则这种范围被识别并且包括其中包含的所有子范围。
在一个方面，本公开涉及一种半导体封装。该半导体封装包括布置在基板上的半导体设备，介于半导体设备和基板之间的导电部件，以及至少部分地封装半导体设备，导电部件和基板绝缘***。绝缘***的特征在于介电常数在远离基板的方向上减小，并且绝缘***包括至少一个复合涂层，该至少一个复合涂层包括分散在聚合物基质中的颗粒。注意，此处介电常数被描述为与空气的介电常数相比的相对介电常数。
图1是根据本公开的一些实施例的相对于示例半导体封装100的x轴12和y轴11表示的示意图。如图1所示，半导体封装100包括布置在基板110上的半导体设备120。导电部件130介于半导体设备120和基板110之间。半导体封装100还包括绝缘***140，该绝缘***140至少部分地封装半导体设备120，导电部件130和基板110。应当理解，这些层可以以任何合适的方向存在或形成。
半导体封装100可以包括诸如单个半导体设备之类的分立设备或诸如集成电路(IC)之类的模块。在一些实施例中，半导体封装可以是片上***(SoC)。例如，半导体封装100可以包括功率半导体设备，诸如金属氧化物半导体场效应晶体管(MOSFET)，双极晶体管，结型场效应晶体管(JFET)，绝缘栅双极晶体管(IGBT)，晶闸管或二极管。替代地，半导体封装100可以是例如电阻器，保护设备，电容器，传感器或检测器。
半导体设备120可以由硅，锗，硅锗(SiGe)，砷化镓(GaAs)，磷化铟(InP)，氮化镓(GaN)，碳化硅(SiC)，金刚石，氧化镓(Ga2O3)等等制成。在某些实施例中，半导体设备120是宽间隙(WG)半导体设备。合适的宽间隙半导体设备的非限制性示例包括基于SiC或GaN的设备。在一些实施例中，半导体设备120是MOSFET，双极晶体管，结型场效应晶体管(JFET)，绝缘栅双极晶体管(IGBT)，晶闸管或二极管。在某些实施例中，半导体设备120是基于SiC的切换设备，例如基于SiC的晶体管。根据本公开的一些实施例，基板110可以是陶瓷基板，并且导电部件130可以包括铜，铝或银。
如前所述，绝缘***140的特征在于介电常数在远离基板110的方向上减小。再次参考图1，基板110的特征在于顶表面111，并且绝缘***140的特征在于介电常数在远离顶表面111的方向上减小。例如，在图1中，绝缘***140的介电常数在方向x和y上减小。在一些实施例中，绝缘***140的特征可以在于介电常数在x和y方向上的阶跃变化(例如，阶跃降低变化)。在一些其他实施例中，绝缘***140的特征可以在于，介电常数在x和y方向上逐渐变化(例如，线性减小的变化)。在一些实施例中，绝缘***140的接近基板110的顶表面111的部分的介电常数可以类似于基板110的介电常数，并且可以在方向x和y上减小。根据本公开的一些实施例，绝缘***140可以包括任何合适的聚合物材料，例如热固性树脂。例如，绝缘***140可以包括在封装中用于封装设备的聚合物材料142和/或用于封装设备而无需使用电泳沉积(EPD)处理形成的材料。
绝缘***140进一步包括至少一个复合涂层150，其包括分散在聚合物基质中的颗粒，如图1所示。如本文所用，术语“颗粒”涵盖与聚合物基质一起使用以形成复合涂层150的任何合适的几何形状和尺寸。合适的颗粒形式的非限制性示例包括球形颗粒，纳米管(例如，单壁和/或多壁的纳米管，不同手性的纳米管)，纳米纤维，纳米线，纳米晶须，不规则形状等。颗粒的尺寸(例如直径，长度，宽度，特征长度，长宽比)也可以在任何合适的范围内，从纳米(nm)范围到微米(μm)范围。
在一些实施例中，颗粒可以包括导热陶瓷材料。术语“导热陶瓷材料”是指具有大于10瓦/米·度(W/mK)的导热率的陶瓷材料。在一些实施例中，颗粒可以包括氮化硼颗粒，氮化铝颗粒，氧化铝颗粒，氧化硅颗粒，硅酸铝颗粒，云母颗粒，氧化钛颗粒，钡钛氧化物颗粒和/或锶钛氧化物颗粒等。此外，在一些实施方式中，聚合物基体包括热固性树脂，例如环氧树脂，硅氧烷，聚酯，聚氨酯，氰酸酯，聚酰亚胺，聚酰胺，聚酰胺酰亚胺，聚酯酰亚胺和/或聚乙烯基酯等。
在一些实施例中，绝缘***140包括两个或更多个复合涂层150。例如，图2是包括多个(例如，三个)复合涂层150的半导体封装100的示意图。每个复合涂层150可包括聚合物基质和分散在聚合物基质中的颗粒。此外，在某些情况下，每个复合涂层150可以通过不同的介电常数来表征(例如，第一复合涂层具有大于20的空气的相对介电常数，第二复合涂层具有大于5的相对介电常数，第三复合涂层具有2.5至3.5的相对介电常数)。例如，第一复合涂层150可以具有与第二复合涂层150不同的介电常数。半导体封装100可以包括具有介电常数的任何适当组合的任何适当数量的复合涂层。
这样的示例在图3中示出。图3是包括多个复合涂层150(例如，第一复合涂层151，第二复合涂层152和第三复合涂层153)的半导体封装100的示意图。第一复合涂层151可以设置为邻近于半导体设备120，导电部件130和基板110。第二复合涂层152设置为邻近于半导体设备120，第一复合涂层151和基板110。第三复合涂层153设置为邻近于第二复合涂层152和基板110。在该示例中，第一复合涂层151的介电常数大于第二复合涂层152的介电常数，并且第二复合涂层152的介电常数大于第三复合涂层153的介电常数。通过改变复合涂层151、152、153层的介电常数，可以在绝缘***140中创建介电常数的梯度。
如前所述，第一复合涂层151的介电常数可以类似于基板110的介电常数。在一些实施例中，第一复合涂层151的介电常数在大约20至大约200的范围内，第二复合涂层152的介电常数在大约5至大约20的范围内，并且第三复合涂层153的介电常数在约2至约5的范围内。
图2和3中的复合涂层150的介电常数可以通过改变复合涂层中的颗粒类型，复合涂层中的颗粒量和/或复合涂层中的颗粒分布中的一种或多种来改变。例如，在一些实施例中，参考图3，通过改变每个复合涂层151、152、153中颗粒的类型(即，通过采用具有不同介电常数的颗粒)，可以改变复合涂层150的介电常数。类似地，在一些其他实施例中，可以通过改变每个复合涂层151、152、153中的颗粒量来改变复合涂层150的介电常数。在一些实施例中，复合涂层中的颗粒类型，复合涂层中的颗粒量和/或复合涂层中的颗粒分布中的一种或多种的组合可用于改变每个复合涂层151、152、153中的介电常数。在一些实施例中，可以通过在复合涂层150中使用非线性介电颗粒(例如，当介电常数随电场增加而增加以促进电场平稳时)来改变复合涂层150的介电常数。
如前所述，在典型的半导体封装(例如碳化硅(SiC)设备封装)中，高电压可能会导致过大的电场，特别是在导电部件130，基板110和绝缘***140的三重点131处。在绝缘***140中不存在介电常数的梯度的情况下，由于典型的绝缘***140的介电常数比基板110的介电常数低得多，因此在三重点131处的绝缘***140中会产生高电场(例如，在绝缘***140的正常使用期间预期的相对较高的电场)。这些高介电场可能会在绝缘***140中靠近基板110的位置产生放电，最终导致不期望的设备操作或电气故障。
通过在绝缘***140中采用具有不同介电常数的多个复合涂层150(如图3所示)，可以对绝缘***140中的电场进行电容分级(例如，电容式电应力分级)，从而可以减少与三重点131相关的电场。如上所述，在一些实施例中，使用接近三重点的第一复合涂层151，其介电常数类似于基板110的介电常数，然后使用第二复合涂层152，其介电常数高于绝缘***140的介电常数但低于第一复合涂层151的介电常数，可为绝缘***140提供电容分级。此外，根据本公开的实施例的复合涂层可以在例如在高功率密度转换器中采用的半导体设备的绝缘***中实现高电流能力和高导热率。
在一些实施例中，绝缘***140可以使用电泳沉积(EPD)形成。EPD方法可通过在复合涂层中提供高颗粒负载(例如，大于50％的体积分数)来改善绝缘的形成。高颗粒负载提供高介电常数和高导热系数。另外，可以依次沉积具有不同介电常数材料的多个涂层，以产生电容式电应力分级，从而克服由快速切换产生的高电场。而且，EPD可以施加在任何导电表面上，而不管其形状和几何形状。EPD还提供了灵活性以制造具有不同介电常数和导热率以及涂层厚度的多功能的多层的涂层。
还提出了一种封装半导体封装100的方法。再次参照图1，半导体封装100包括：半导体设备120，其布置在基板110上；以及导电部件130，其插在半导体设备120和基板110之间。该方法包括通过EPD处理在半导体设备120，导电部件130和基板110的至少一部分表面上布置绝缘***140。如前所述，绝缘***140的特征在于介电常数在远离基板110的方向上减小，并且绝缘***140包括至少一个复合涂层150，该复合涂层150包括分散在聚合物基质中的颗粒。
参照图2，在一些实施例中，布置绝缘***包括通过EPD处理布置复合涂层150。复合涂层150的每个复合涂层包括聚合物基质和分散在聚合物基质中的颗粒，并且复合涂层150的每个复合涂层的特征在于不同的介电常数。
参照图4和图5，示出了封装半导体设备200的方法1000。尽管描绘为包括三个颗粒涂层201、202、203，但是应当理解，可以使用多于或少于三个的颗粒涂层(例如，至少两个颗粒涂层，至少两个复合涂层)。例如，当执行方法1000时，通过排除框1005的操作，可以施加两个颗粒涂层201、202以产生没有复合涂层153的复合涂层151、152。
如前所述，方法1000包括1001，通过EPD处理在半导体设备120，导电部件130和基板110的至少一部分表面上布置绝缘***140。布置1001包括在框1002处，提供包括布置在基板110上的半导体设备120的部件200，在它们之间布置导电部件130。在框1003，布置1001包括通过EPD处理布置包括第一组颗粒的第一颗粒涂层201，该第一颗粒涂层201与半导体设备120，导电部件130和基板110相邻。在框1004，布置1001包括通过EPD处理布置包括第二组颗粒的第二颗粒涂层202，该第二颗粒涂层202与半导体设备120，第一颗粒涂层201和基板110相邻。在框1005，布置1001包括通过EPD处理布置包括第三组颗粒的第三颗粒涂层203，该第三颗粒涂层203与第二颗粒涂层202和基板110相邻。
在框1006，布置1001包括使第一颗粒涂层201，第二颗粒涂层202和第三颗粒涂层203与聚合物材料142接触。并且，在框1007，布置1001包括固化聚合物材料142以形成第一复合涂层151，第二复合涂层152和第三复合涂层153。第一复合涂层151可以包括分散在聚合物基质中的第一组颗粒。第二复合涂层152可包括分散在聚合物基质中的第二组颗粒。第三复合涂层153可包括分散在聚合物基质中的第三组颗粒。如前所述，第一复合涂层151的介电常数大于第二复合涂层152的介电常数，第二复合涂层152的介电常数大于第三复合涂层153的介电常数。
参照图6进一步描述上述EPD处理。EPD处理可以包括将半导体部件200浸入容纳涂层组合物220的容器210中，并通过涂层组合物220施加电流。通常，待涂覆的部件200用作电极之一(例如，阳极或阴极)，并且使用一个或多个合适的对电极来完成电路。例如，图6示出了完成电路的示例性单个对电极230。EPD处理有两种主要类型，阳极处理和阴极处理。在阳极EPD处理中，涂层组合物220中的带负电的材料沉积在带正电的工件上。在阴极处理中，涂层组合物220中的带正电的材料沉积在带负电的工件上。如图所示，部件200包括布置在基板110上的半导体设备120和***在半导体设备120和基板110之间的导电部件130。
涂层组合物220包括在合适的溶剂中的颗粒。合适的溶剂的非限制性示例包括乙酰丙酮，乙醇，异丙醇或它们的组合。在某些实施例中，涂层组合物220为浆料的形式(例如，具有相对介电常数大于15以促进离子解离的极性溶剂)。
涂层组合物220中的颗粒的化学性质，尺寸和/或浓度(例如体积百分比)可控制复合涂层的介电常数和/或控制复合涂层的形态。例如，陶瓷颗粒的堆积密度(例如，体积百分比)随上述参数而变化。堆积密度反过来可以改变介电常数，使得更高的密度导致更高的介电常数。在一些实施例中，例如通过使用充电剂，可以修改诸如pH(例如，氢的电势)值和/或ζ电势(例如，胶体分散体中的电动势)之类的参数，以改变离子化基团的充电行为，从而形成稳定的复合涂层。在一些实施例中，合适的溶剂，表面活性剂和/或添加剂可用于形成稳定的复合涂层。在一些实施例中，可以改变涂层组合物220的粘度以形成稳定的复合涂料和/或改善复合涂料的形态。在一些实施例中，可以将合适的助粘剂添加到涂层组合物220中以改善颗粒在部件200的表面上的粘附性。
在EPD处理之前，可以准备部件200以使部件200更适合于涂覆处理。在一些实施例中，该准备包括在将待涂覆部件200浸入涂层组合物220中之前，在待涂覆部件200上施加一种或多种掩模(例如，掩摸胶带，任何合适的电绝缘材料)。在一些实施例中，该准备还可以包括任何合适的清洁处理以清洁待涂覆部件200或向待涂覆部件200涂上合适的预涂层，例如底漆涂层。底漆涂层可以改善颗粒与待涂覆部件200的表面之间的粘附力。
图6的EPD处理可包括将待涂覆部件200浸入涂层组合物220中作为电极之一(例如，阳极或阴极)，并浸入对电极230以建立完整的电路，然后使用电极(例如，部件200和对电极230)通过涂层组合物220施加直流电。可以控制影响EPD处理的参数以实现复合涂层的期望质量。这些参数可以包括例如施加的电压，涂覆温度，涂覆时间，涂覆或沉积速率等。这些参数可能影响沉积动力学以改变复合涂层的质量或特性(例如，厚度，形态，均匀性，表面覆盖率)。
如前所述，在某些情况下，方法1000可以包括在部件200上顺序布置颗粒涂层201、202、203(例如，通常为框1003、1004、1005)。在这种情况下，方法1000可以包括将部件200顺序浸没在涂层组合物220中并进行EPD处理以形成颗粒涂层201、202、203。
在将每个颗粒涂层201、202、203沉积在部件200上之后，可以对涂覆的部件进行后处理。对涂覆的部件进行后处理可包括冲洗部件200以从部件200去除多余的涂层组合物220。在某些实施例中，如果将一个或多个掩模(例如，掩模胶带)施加到涂覆的部件上，则可以在每次EPD处理操作之后去除和/或重新施加掩模。
如前所述，在EPD处理和任何后处理操作之后，部件200包括沉积在部件表面上的颗粒涂层。在一些实施例中，颗粒涂层201、202、203可包括陶瓷颗粒的互连网络。颗粒涂层201、202、203可以进一步包括在陶瓷颗粒之间的空隙或间隙，并且可以通过在这些空隙或间隙中浸渍聚合物材料142来至少部分地填充这些空隙或间隙，以形成复合涂层151、152、153(例如，通常为框1006、1007)。
如前所述，通过改变复合涂层中的颗粒类型、复合涂层中的颗粒量或复合涂层中的颗粒分布中的一种或多种来改变复合涂层150的介电常数。例如，在一些实施例中，可以通过改变在框1003、1004、1005处的每一个EPD处理中使用的颗粒类型(即，通过采用具有不同介电常数的颗粒)来改变复合涂层150的介电常数。类似地，在一些其他实施例中，可以通过在框1003、1004、1005处的EPD处理期间，改变涂层组合物220中的颗粒量来改变复合涂层150的介电常数。在一些实施例中，复合涂层中的颗粒类型、复合涂层中的颗粒量或复合涂层中的颗粒分布中的一种或多种的组合可用于改变每个颗粒涂层201、202、203的介电常数。在一些实施例中，可以通过在涂层组合物220中使用非线性介电颗粒来改变复合涂层150的介电常数。通过使用相同或不同的颗粒和/或通过在预期电场方向上使用不同的颗粒浓度水平，改变这些性质可以使得不同层(例如，复合涂层150，聚合物材料层142)的介电常数能够在层之间变化。
在一些实施例中，在使颗粒涂层201、202、203与聚合物材料142接触之前，可以对沉积的颗粒进行一种或多种热处理操作，如下文更详细地描述。通过热处理沉积的颗粒，可以实现颗粒的部分或完全烧结。在随后的接触浸渍操作期间，烧结可以提供沉积的颗粒涂层201、202、203的改善的机械完整性。此外，部分或完全烧结的颗粒可导致复合涂层150的导热性提高。
再次参考图4和5，方法1000还包括，在框1006处，使通过EPD处理沉积的颗粒涂层201、202、203与聚合物材料142接触，以形成复合涂层151、152、153。可使用任何合适的技术使颗粒涂层201、202、203与聚合物材料142接触，例如浸入处理或真空压力浸渍处理。示例性聚合物材料142是用于树脂封装的材料，例如硅凝胶。用于接触步骤图的技术和/或条件至少部分取决于聚合物材料142的特性。例如，对于诸如环氧树脂或硅树脂的低粘度聚合物材料142，可以采用浸入处理或真空压力浸渍处理。然而，对于高粘度的热塑性材料或聚合物材料142，可以例如通过使用高压釜来实施高压浸渍。方法1000还可包括将聚合物材料142(例如，热固性树脂)浸渍到存在于通过EPD处理被沉积在部件200的表面上的颗粒涂层201、202、203中的空隙中。
随后，方法1000还包括，在框1007，对浸渍的涂层进行后处理以形成复合涂层151、152、153。浸渍涂层的后处理可以包括熔化或固化聚合物材料142。后处理可包括对浸渍的涂层进行任何合适的处理，以实现聚合物材料142的部分固化、聚合物材料142的完全固化、聚合物材料142的部分熔化和/或聚合物材料142的完全熔化中的一种或多种。聚合物材料142在第二涂层中的熔化或固化可以使用任何合适的处理来实现，例如通过加热，紫外(UV)光，红外(IR)光，等离子体和/或电子束能量。
在某些实施例中，该方法包括固化热固性树脂以形成复合涂层151、152、153。在一些实施例中，固化操作可以包括使沉积的热固性树脂交联的合适处理，例如包括使用热，紫外(UV)光，红外(IR)光和/或电子束能量的处理。另外，热处理或固化过程可以实质上减少或消除沉积的浸渍涂层中的间隙，空隙和/或裂缝，以在部件200上形成连续的保形涂层。
在一些实施例中，提出了母线层压板。母线层压板包括导电元件和穿插在导电元件之间的内绝缘涂层，以形成母线堆。该母线层压板还包括至少部分地封装母线堆的外绝缘涂层，其中，外绝缘涂层的特征在于介电常数低于内绝缘涂层的介电常数。内绝缘涂层和外绝缘涂层包括至少一种复合涂层，该复合涂层包括分散在聚合物基质中的颗粒。
图7是根据本公开的一些实施例的示例母线层压板300的示意图。如图7所示，母线层压板300包括导电元件310和穿插在导电元件310之间的内绝缘涂层320，以形成母线堆340。母线层压板300还可包括至少部分地封装母线堆340的外绝缘涂层330。
比内绝缘涂层320的介电常数低的介电常数可以表征外绝缘涂层330。例如，内绝缘涂层320的介电常数可以在大约5到大约100的范围内，并且外绝缘涂层330的介电常数可以在大约2到大约5的范围内。
此外，内绝缘涂层320和外绝缘涂层330可各自包括至少一个复合涂层，该复合涂层包括分散在聚合物基质中的颗粒。在一些实施例中，内绝缘涂层320中的至少一个可以包括复合涂层。在一些其他实施例中，外绝缘涂层330可以包括复合涂层。
在某些实施例中，内绝缘涂层320中的每个涂层包括复合涂层，并且外绝缘涂层330也包括复合涂层。在这种情况下，内绝缘涂层320中的每个涂层包括分散在聚合物基质中的第一组颗粒，而外绝缘涂层330包括分散在聚合物基质中的第二组颗粒。可以通过改变绝缘涂层中的颗粒类型、绝缘涂层中的颗粒量或绝缘涂层中的颗粒分布中的一种或多种来改变绝缘涂层320、330的介电常数。
在一些实施例中，第一组颗粒选自由氧化钛颗粒，钡钛氧化物颗粒和/或锶钛氧化物颗粒等组成的组。在一些实施例中，第二组颗粒选自由氮化硼颗粒，氮化铝颗粒和/或氧化铝颗粒等组成的组。此外，在一些实施方式中，聚合物基体包括热固性树脂，该热固性树脂选自环氧树脂，硅氧烷，聚酯，聚氨酯，氰酸酯，聚酰亚胺，聚酰胺，聚酰胺酰亚胺，聚酯酰亚胺和/或聚乙烯基酯等。
如前所述，当至少使用中压切换设备时，层压母线技术内的电场可能会导致绝缘体内的局部放电。在某些母线层压板中使用的绝缘***不具有抗局部放电性，因此有时会增加绝缘涂层的厚度，以提高***的可靠性。绝缘层厚度的增加可能导致恶化的电压过冲(例如，较高电压的过冲)和降低的功率密度(例如，比通常期望的功率密度低)。本公开的***和方法可以通过使用高介电常数的内绝缘涂层来实现高电容耦合，并且通过使用低介电常数的外绝缘涂层来限制表面电场，同时提供电晕和耐漏电性，来解决这些指出的缺点。此外，根据本公开的实施例的复合涂层可以在例如在高功率密度转换器中采用的母线层压板的绝缘***中实现高电流能力和高导热率。
在一些实施例中，还提出了一种形成母线层压板的方法。该方法包括在导电元件之间设置内绝缘涂层以形成母线堆。该方法还包括用外绝缘涂层至少部分地封装母线堆。低于内绝缘涂层的介电常数的介电常数可以表征外绝缘涂层。此外，内绝缘涂层和外绝缘涂层可包括至少一种复合材料，该复合材料包括分散在聚合物基质中的颗粒。
参照图8至图10，示出了形成母线层压板300的方法2000。方法2000包括在框2001处，提供包括导电元件310的部件400。方法2000还包括，在框2002处，通过EPD处理，用包括第一组颗粒的内颗粒涂层420涂覆导电元件310，以形成母线预堆450。方法2000还包括，在框2003处，通过EPD处理，用包括第二组颗粒的外颗粒涂层430至少部分地封装母线预堆450。
参照图10进一步描述EPD处理。EPD处理可包括将包括导电元件310的部件400浸入容纳涂层组合物440的容器410中，并通过涂层组合物440施加电流。通常，待涂覆的部件400用作电极之一(例如，阳极或阴极)，并且使用一个或多个合适的对电极来完成电路。例如，在图10中，示出了完成电路的单个对电极431。EPD处理有两种主要类型，阳极处理和阴极处理。在阳极EPD处理中，在框2001处，涂层组合物440中的带负电的材料沉积在带正电的工件上，而在阴极处理中，在框2001处，涂层组合物440中的带正电的材料沉积在带负电的工件上。
涂层组合物440包括在合适溶剂中的颗粒。合适的溶剂的非限制性实例包括乙酰丙酮，乙醇和/或异丙醇等。在某些实施例中，涂料组合物440是浆料的形式。
涂料组合物440中的颗粒的化学性质，尺寸和/或浓度(例如体积百分比)可以控制复合涂层的介电常数和/或控制复合涂层的形态。在一些实施例中，可以修改诸如pH(例如，氢的电势)值和/或ζ电势(例如，胶体分散体中的电动势)之类的参数，以改变离子化基团的充电行为，从而形成稳定的复合涂层，例如通过使用充电剂。在一些实施例中，合适的溶剂，表面活性剂和/或添加剂可用于形成稳定的复合涂层。在一些实施例中，可以改变涂层组合物440的粘度以形成稳定的复合涂层和/或改善复合涂层的形态。在一些实施例中，可以将合适的助粘剂添加至涂层组合物440，以改善颗粒在部件400的表面上的粘附性。通过使用相同或不同的颗粒和/或通过在预期电场方向上使用不同的颗粒浓度水平，改变这些性质可以使不同层(例如，复合涂层150，聚合物材料层)的介电常数在各层之间变化。
在EPD处理之前(例如，在框2001之前)，可以准备部件400以使部件400更适合于涂覆处理。在一些实施例中，该准备包括在将待涂覆部件400浸入涂层组合物440中之前，在待涂覆部件400上施加一种或多种掩模(例如，掩模胶带)。在一些实施例中，该准备还可以包括任何合适的清洁处理以清洁部件400或向部件400涂上合适的预涂层，例如底漆涂层。底漆涂层可以改善颗粒与待涂覆部件400的表面之间的粘附力。
继续参考图10，在框2001、2002处，方法2000可以包括将待涂覆的部件400浸入涂层组合物440中作为电极之一(例如，阳极或阴极)，并浸入对电极431以建立完整的电路。在将对电极431浸没之后，直流电流可以经由电极(例如，部件400，对电极431)传输通过涂层组合物440。可以控制影响EPD处理的参数以实现复合涂层的期望质量。这些参数可以包括例如施加的电压，涂覆温度，涂覆时间，涂覆或沉积速率等。这些参数可影响沉积动力学以改变复合涂层的质量或特性(例如，厚度，形态，均匀性，表面覆盖率等)。
如前所述，方法2000包括，在方框2001中，布置内颗粒涂层420以形成母线预堆450，然后在方框2002中，布置外颗粒涂层430。在这种情况下，方法2000可包括顺序地将部件400浸没在涂层组合物440中，并进行EPD处理操作以形成颗粒涂层420、430。此外，可以将任何合适数量的涂层施加至部件导电元件310以形成母线预堆450。
在将颗粒涂层420、430沉积在部件400上之后，可以对涂覆的部件进行后处理。对涂覆的部件进行后处理可包括冲洗部件400以从部件400去除过量的涂料组合物440。在某些实施例中，如果将一个或多个掩模(例如，掩模胶带)施加到涂覆的部件上，则可以在每次EPD处理操作之后去除和/或重新施加掩模。
如前所述，在EPD处理和任何后处理操作之后，部件400包括沉积在部件表面上的颗粒涂层。在一些实施例中，颗粒涂层420、430可以包括陶瓷颗粒的互连网络。颗粒涂层420、430可以进一步包括在陶瓷颗粒之间的空隙或间隙，并且可以通过在这些空隙或间隙中浸渍聚合物材料(例如，类似于聚合物材料142的材料)来至少部分地填充这些空隙或间隙，以形成内绝缘涂层320和外绝缘涂层330。
如前所述，绝缘涂层320和330的介电常数可以通过改变绝缘涂层中的颗粒类型，绝缘涂层中的颗粒数量或绝缘涂层中的颗粒分布中的一种或多种来改变。例如，在一些实施例中，可以通过改变在框2002、2003的电泳处理操作中使用的颗粒的类型(即，通过采用具有不同介电常数的颗粒)来改变绝缘涂层320、330的介电常数。类似地，在一些其他实施例中，在框2002、2003的电泳处理操作期间，绝缘涂层320、330的介电常数可以响应于涂层组合物440中的颗粒量的变化而变化。在一些实施例中，涂层组合物440中的颗粒类型、涂层组合物440中的颗粒量或涂层组合物440中的颗粒分布的一种或多种组合可以改变绝缘涂层中的介电常数320、330。
在一些实施例中，在使颗粒涂层420、430与聚合物材料接触之前，可以对沉积的颗粒进行一种或多种热处理操作。通过热处理沉积的颗粒，可以实现颗粒的部分或完全烧结。在随后的接触浸渍操作期间，颗粒的部分或完全烧结可以改善沉积的颗粒涂层420、430的机械完整性。此外，部分或完全烧结的颗粒可以提高绝缘涂层320、330的导热率。
返回参考图8-10，方法2000还包括，在框2003处，使通过EPD处理沉积的颗粒涂层420、430与聚合物材料接触。可以使用任何合适的技术使颗粒涂层420、430与聚合物材料接触，例如，浸入处理或真空压力浸渍处理。用于接触操作的技术(以及条件)可以至少部分地取决于聚合物材料的特性。例如，对于低粘度的聚合物材料(例如，环氧树脂，硅树脂)，可以使用浸入处理和/或真空压力浸渍处理。然而，对于高粘度的热塑性材料，可以例如通过使用高压釜来使用高压浸渍。该方法还包括将聚合物材料(例如，热固性树脂)浸渍到通过EPD处理沉积在部件400的表面上的颗粒涂层420、430中所存在的空隙中。
随后，方法2000进一步包括，在框2004处，对浸渍的涂层进行后处理以形成绝缘涂层320、330。浸渍涂层的后处理可以包括熔化或固化聚合物材料。后处理可包括对浸渍的涂层进行任何合适的处理，以实现聚合物材料的部分固化，聚合物材料的完全固化，聚合物材料的部分熔化和聚合物材料的完全熔化中的一种或多种。可以使用任何合适的处理来实现第二涂层中聚合物材料的熔化或固化，例如包括使用热，紫外(UV)光，红外(IR)光，等离子和/或电子束能量的处理。
在某些实施例中，方法2000包括固化热固性树脂以形成绝缘涂层320、330。在一些实施例中，固化过程可以使用任何合适的处理，例如包括使用热，紫外(UV)光，红外(IR)光和/或电子束能量来交联沉积的热固性树脂的处理。在一些实施例中，热处理或固化过程可以实质上减少或消除沉积的浸渍涂层中的间隙，空隙和/或断裂，以在部件400上形成连续的保形涂层。
本公开的技术效果包括改进绝缘***以实现更高功率密度的中压转换器。结合使用本文所述的***和方法，可以实现中压转换器的设计，该中压转换器具有抗局部放电和表面放电的绝缘性，并且具有电容分级能力(例如，变化的介电常数)，以使高频电场平滑。这些设计特征可以使中压转换器具有更高的介电常数以改善电容耦合和/或具有更高的热导率(例如，被预测为相对于电流绝缘的5倍)，以实现更好的散热。此外，通过允许不依赖于导体几何形状的复杂性地沉积保形涂层，用于绝缘***的沉积的EPD处理可以进一步改善绝缘***技术，从而例如制造半导体设备(例如SiC设备)，层压母线和/或变压器(例如，高频变压器)。附加地或替代地，EPD处理能够施加可变的涂层厚度和/或多层结构。通过选择EPD处理中使用的颗粒和陶瓷材料，EPD处理的各个层施加(例如，内/外涂层)可使每一层具有相同或不同的特性，可调的介电常数和可调的导热率。可单独选择的层性质可改善绝缘技术，因为沉积具有顺序排列的介电常数的涂层可产生电应力分级，以克服由包括分级绝缘的切换设备的快速切换所产生的电场(例如，高电场)。此外，聚合物材料的选择可以提高绝缘的介电强度，以提高对高温(例如，高工作温度，高环境温度)的抵抗力。
本书面描述使用示例来公开包括最佳模式的实施例，并且还使本领域技术人员能够实践实施例，包括制造和使用任何设备或***以及执行任何合并的方法。本公开的可专利范围由权利要求书限定，并且可以包括本领域技术人员想到的其他示例。如果这样的其他示例具有与权利要求的字面语言没有不同的结构元件，或者如果它们包括与权利要求的字面语言没有实质性差异的等效结构元件，则它们旨在权利要求的范围内。

Claims (21)

1.一种半导体封装，其特征在于，所述半导体封装包括：
半导体设备，所述半导体设备布置在基板上；
导电部件，所述导电部件插在所述半导体设备和所述基板之间；和
绝缘***，所述绝缘***至少部分地封装所述半导体设备、所述导电部件和所述基板，其中，所述绝缘***的特征是介电常数在远离所述基板的方向上减小，并且其中，所述绝缘***包括多个复合涂层，其中所述多个复合涂层中的每个复合涂层包括相应的聚合物基质和分散在所述相应的聚合物基质中的相应的多个颗粒，并且其中所述多个复合涂层中的每个复合涂层的特征是介电常数彼此不同，其中通过改变所述复合涂层中的所述相应的多个颗粒的颗粒类型、所述复合涂层中的所述相应的多个颗粒的颗粒量、或所述复合涂层中的所述相应的多个颗粒的颗粒分布，来改变所述多个复合涂层的所述介电常数。
2.根据权利要求1所述的半导体封装，其特征在于，其中通过使用非线性介电颗粒来改变所述多个复合涂层的所述介电常数。
3.根据权利要求1所述的半导体封装，其特征在于，其中所述绝缘***包括：
第一复合涂层，所述第一复合涂层邻近所述半导体设备，所述导电部件和所述基板布置，其中所述第一复合涂层具有第一介电常数；和
第二复合涂层，所述第二复合涂层邻近所述半导体设备，所述第一复合涂层和所述基板布置，其中所述第二复合涂层具有第二介电常数，其中所述第一介电常数大于所述第二介电常数。
4.根据权利要求3所述的半导体封装，其特征在于，其中所述第一介电常数是配置在20至200的范围内的相对介电常数，并且其中，所述第二介电常数是配置在5至20的范围内的相对介电常数。
5.根据权利要求1所述的半导体封装，其特征在于，其中所述聚合物基质包括选自环氧树脂，硅氧烷，聚酯，聚氨酯，氰酸酯，聚酰亚胺，聚酰胺，聚酰胺酰亚胺，聚酯酰亚胺，聚乙烯基酯或它们的任意组合的热固性树脂。
6.根据权利要求1所述的半导体封装，其特征在于，其中所述多个颗粒选自氮化硼颗粒，氮化铝颗粒，氧化铝颗粒，氧化硅颗粒，硅酸铝颗粒，云母颗粒，氧化钛颗粒，钡钛氧化物颗粒，锶钛氧化物颗粒或任何组合。
7.根据权利要求1所述的半导体封装，其特征在于，其中所述半导体设备是碳化硅(SiC)设备。
8.一种封装半导体封装的方法，所述半导体封装包括：半导体设备，所述半导体设备布置在基板上；导电部件，所述导电部件插在所述半导体设备和所述基板之间，其特征在于，所述方法包括：
通过电泳处理将绝缘***布置在所述半导体设备、所述导电部件和所述基板的至少一部分表面上，其中所述绝缘***的特征是介电常数在远离所述基板的方向上减小，并且其中所述绝缘***包括多个复合涂层，其中所述多个复合涂层中的每个复合涂层包括相应的聚合物基质和分散在所述相应的聚合物基质中的相应的多个颗粒，并且其中所述多个复合涂层中的每个复合涂层的特征是介电常数彼此不同，其中通过改变所述复合涂层中的所述相应的多个颗粒的颗粒类型、所述复合涂层中的所述相应的多个颗粒的颗粒量、或所述复合涂层中的所述相应的多个颗粒的颗粒分布，来改变所述多个复合涂层的所述介电常数。
9.根据权利要求8所述的方法，其特征在于，其中所述多个复合涂层包括具有第一介电常数的第一复合涂层，具有第二介电常数的第二复合涂层以及具有第三介电常数的第三复合涂层，其中所述第一介电常数是配置在20至200范围内的相对介电常数，其中所述第二介电常数是配置在5至20范围内的相对介电常数，并且其中所述第三介电常数是配置在2至5范围内的相对介电常数。
10.根据权利要求8所述的方法，其特征在于，其中通过使用非线性介电颗粒来改变所述多个复合涂层的所述介电常数。
11.根据权利要求8所述的方法，其特征在于，其中布置所述绝缘***包括：
通过电泳处理布置包括第一多个颗粒的第一颗粒涂层，所述第一颗粒涂层与所述半导体设备，所述导电部件和所述基板相邻；
通过所述电泳处理布置包括第二多个颗粒的第二颗粒涂层，所述第二颗粒涂层与所述半导体设备，所述第一颗粒涂层和所述基板相邻；
通过所述电泳处理布置包括第三多个颗粒的第三颗粒涂层，所述第三颗粒涂层与所述第二颗粒涂层和所述基板相邻；
使所述第一颗粒涂层，所述第二颗粒涂层和所述第三颗粒涂层与聚合物材料接触；以及
使所述聚合物材料固化以形成包含分散在所述聚合物基质中的所述第一多个颗粒的第一复合涂层、包含分散在所述聚合物基质中的所述第二多个颗粒的第二复合涂层、和包含分散在所述聚合物基质中的所述第三多个颗粒的第三复合涂层，并且其中所述第一复合涂层的介电常数大于所述第二复合涂层的介电常数，以及所述第二复合涂层的所述介电常数大于所述第三复合涂层的介电常数。
12.根据权利要求8所述的方法，其特征在于，其中所述半导体设备是碳化硅(SiC)设备。
13.一种母线层压板，其特征在于，所述母线层压板包括：
多个导电元件；
多个内绝缘涂层，所述多个内绝缘涂层穿插在所述多个导电元件之间以形成母线堆；
以及外绝缘涂层，所述外绝缘涂层至少部分地封装所述母线堆，其中所述外绝缘涂层的特征是介电常数低于所述多个内绝缘涂层的介电常数，并且其中所述多个内绝缘涂层和所述外绝缘涂层包括多个复合涂层，其中所述多个复合涂层中的每个复合涂层包括相应的聚合物基质和分散在所述相应的聚合物基质中的相应的多个颗粒，并且其中所述多个复合涂层中的每个复合涂层的特征是介电常数彼此不同，其中通过改变所述复合涂层中的所述相应的多个颗粒的颗粒类型、所述复合涂层中的所述相应的多个颗粒的颗粒量、或所述复合涂层中的所述相应的多个颗粒的颗粒分布，来改变所述多个复合涂层的所述介电常数。
14.根据权利要求13所述的母线层压板，其特征在于，其中所述多个内绝缘涂层中的每个涂层包括分散在所述聚合物基质中的第一多个颗粒，并且其中所述外绝缘涂层包括分散在所述聚合物基质中的第二多个颗粒。
15.根据权利要求14所述的母线层压板，其特征在于，其中所述第一多个颗粒选自氧化钛颗粒，钡钛氧化物颗粒，锶钛氧化物颗粒或其任何组合。
16.根据权利要求14所述的母线层压板，其特征在于，其中所述第二多个颗粒选自氮化硼颗粒，氮化铝颗粒，氧化铝颗粒或其任意组合。
17.根据权利要求14所述的母线层压板，其特征在于，其中所述聚合物基质包括选自环氧树脂，硅氧烷，聚酯，聚氨酯，氰酸酯，聚酰亚胺，聚酰胺，聚酰胺酰亚胺，聚酯酰亚胺，聚乙烯基酯或它们的任意组合的热固性树脂。
18.根据权利要求13所述的母线层压板，其特征在于，其中所述内绝缘涂层的介电常数是配置在5到100的范围内的相对介电常数，并且所述外绝缘涂层的介电常数是配置在2到5的范围内的相对介电常数。
19.一种形成母线层压板的方法，其特征在于，所述方法包括：
在多个导电元件之间布置多个内绝缘涂层，以形成母线堆；以及
用外绝缘涂层至少部分地封装所述母线堆，其中所述外绝缘涂层的特征是介电常数低于所述多个内绝缘涂层的介电常数，并且其中所述多个内绝缘涂层和所述外绝缘涂层包括多个复合涂层，其中所述多个复合涂层中的每个复合涂层包括相应的聚合物基质和分散在所述相应的聚合物基质中的相应的多个颗粒，并且其中所述多个复合涂层中的每个复合涂层的特征是介电常数彼此不同，其中通过改变所述复合涂层中的所述相应的多个颗粒的颗粒类型、所述复合涂层中的所述相应的多个颗粒的颗粒量、或所述复合涂层中的所述相应的多个颗粒的颗粒分布，来改变所述多个复合涂层的所述介电常数。
20.根据权利要求19所述的方法，其特征在于，所述方法包括：
通过电泳处理，用包括第一多个颗粒的多个内颗粒涂层涂覆所述多个导电元件，以形成母线预堆；
通过所述电泳处理，用包括第二多个颗粒的外颗粒涂层至少部分地封装所述母线预堆；
使所述多个内颗粒涂层和所述外颗粒涂层与聚合物材料接触；以及
使所述聚合物材料固化以形成包括分散在所述聚合物基质中的所述第一多个颗粒的所述多个内绝缘涂层、以及包括分散在所述聚合物基质中的所述第二多个颗粒的所述外绝缘涂层。
21.根据权利要求19所述的方法，其特征在于，其中所述内绝缘涂层的介电常数是配置在5到100的范围内的相对介电常数，并且所述外绝缘涂层的介电常数是配置在2到5的范围内的相对介电常数。
CN202010348048.7A 2019-05-03 2020-04-28 绝缘***和沉积绝缘***的方法 Active CN111883488B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/402,929 US10968529B2 (en) 2019-05-03 2019-05-03 Insulation systems and methods of depositing insulation systems
US16/402,929 2019-05-03

Publications (2)

Publication Number Publication Date
CN111883488A CN111883488A (zh) 2020-11-03
CN111883488B true CN111883488B (zh) 2022-01-25

Family

ID=73017297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010348048.7A Active CN111883488B (zh) 2019-05-03 2020-04-28 绝缘***和沉积绝缘***的方法

Country Status (2)

Country Link
US (1) US10968529B2 (zh)
CN (1) CN111883488B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1219767A (zh) * 1997-12-08 1999-06-16 东芝株式会社 半导体功率器件的封装及其组装方法
CN1665089A (zh) * 2004-03-01 2005-09-07 株式会社东芝 固体绝缘开关设备、树脂模制品及该树脂模制品的制造方法
JP2005251673A (ja) * 2004-03-08 2005-09-15 Toyota Motor Corp バスバー製造方法、バスバー
CN1871378A (zh) * 2003-07-10 2006-11-29 北卡罗来纳-查佩尔山大学 纳米结构材料的沉积方法
CN103943575A (zh) * 2013-01-10 2014-07-23 英飞凌科技股份有限公司 用于在暴露的导电表面上电泳沉积（epd）薄膜的方法及其电子部件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5607818A (en) 1991-06-04 1997-03-04 Micron Technology, Inc. Method for making interconnects and semiconductor structures using electrophoretic photoresist deposition
WO1998044517A1 (fr) 1997-04-03 1998-10-08 Kawasaki Steel Corporation Tole d'acier au silicium unidirectionnel a perte ultra-faible dans le fer
TW201042789A (en) 2009-04-02 2010-12-01 Basf Se Thermoelectric material coated with a protective layer
US9313897B2 (en) 2012-09-14 2016-04-12 Infineon Technologies Ag Method for electrophoretically depositing a film on an electronic assembly
US20140077611A1 (en) 2012-09-14 2014-03-20 Henry Todd Young Capacitor bank, laminated bus, and power supply apparatus
KR102368070B1 (ko) * 2015-04-13 2022-02-25 삼성전자주식회사 반도체 패키지
CN106571745A (zh) 2015-10-10 2017-04-19 张炳全 静态超级电能机及其应用
DE102015121100B4 (de) 2015-12-03 2022-01-20 Infineon Technologies Ag Halbleiterbauelement mit grabenrandabschluss
US20170301434A1 (en) 2016-04-18 2017-10-19 Littelfuse, Inc. Methods for manufacturing an insulated busbar
US10491071B2 (en) 2017-02-16 2019-11-26 General Electric Company Method of manufacturing an electric machine with a conformal stator coating
US10557754B2 (en) * 2017-10-31 2020-02-11 Texas Instruments Incorporated Spectrometry in integrated circuit using a photonic bandgap structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1219767A (zh) * 1997-12-08 1999-06-16 东芝株式会社 半导体功率器件的封装及其组装方法
CN1871378A (zh) * 2003-07-10 2006-11-29 北卡罗来纳-查佩尔山大学 纳米结构材料的沉积方法
CN1665089A (zh) * 2004-03-01 2005-09-07 株式会社东芝 固体绝缘开关设备、树脂模制品及该树脂模制品的制造方法
JP2005251673A (ja) * 2004-03-08 2005-09-15 Toyota Motor Corp バスバー製造方法、バスバー
CN103943575A (zh) * 2013-01-10 2014-07-23 英飞凌科技股份有限公司 用于在暴露的导电表面上电泳沉积（epd）薄膜的方法及其电子部件

Also Published As

Publication number Publication date
US20200347509A1 (en) 2020-11-05
US10968529B2 (en) 2021-04-06
CN111883488A (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
Tousi et al. Combined geometrical techniques and applying nonlinear field dependent conductivity layers to address the high electric field stress issue in high voltage high-density wide bandgap power modules
Zhang et al. Insulation materials and systems for power electronics modules: A review identifying challenges and future research needs
Reynes et al. Protruding ceramic substrates for high voltage packaging of wide bandgap semiconductors
Donzel et al. Nonlinear resistive electric field control for power electronic modules
Tousi et al. Characterization of nonlinear field-dependent conductivity layer coupled with protruding substrate to address high electric field issue within high-voltage high-density wide bandgap power modules
CN108448775B (zh) 用于电***的电绝缘热传导涂层及其沉积方法
Zhang et al. Characterization of a nonlinear resistive polymer-nanoparticle composite coating for electric field reduction in a medium-voltage power module
Wang et al. Polyamideimide dielectric with montmorillonite nanosheets coating for high-temperature energy storage
Park Electret: An entirely new approach of solving partial discharge caused by triple points, sharp edges, bubbles, and airgaps
Tousi et al. Nonlinear resistive electric field grading in high-voltage, high-power wide bandgap power module packaging
CN110556985B (zh) 在电机部件上沉积涂层的方法
Diaham et al. Field grading composites tailored by electrophoresis—Part 3: Application to power electronics modules encapsulation
Ishibe et al. A new concept varistor with epoxy/microvaristor composite
Tousi et al. Nonlinear field dependent conductivity materials for electric field control within next-generation wide bandgap power electronics modules
US20190139844A1 (en) Method for processing an electrically insulating material providing same with self-adjusting electrical field grading properties for electrical components
Diaham et al. An original in-situ way to build field grading materials (FGM) with permittivity gradient using electrophoresis
US9396837B2 (en) Electrical conduction device, overhang corona shielding arrangement and method for producing an overhang corona shielding
RU2662150C2 (ru) Проводящая бумага для защиты от тлеющего разряда, в частности для защиты от внешнего тлеющего разряда
CN111883488B (zh) 绝缘***和沉积绝缘***的方法
WO2006038644A1 (ja) 樹脂で被覆した高耐電圧半導体装置及びその製造方法
Zhong et al. An integrated structure–material optimization strategy for the packaging of high-voltage insulated gate bipolar transistors
Tousi et al. Influence of temperature and frequency on electric field reduction method via a nonlinear field dependent conductivity layer combined with protruding substrate for power electronics modules
Chaurasia et al. Effect of graded dispersion of SiC particles on dielectric behavior of SiC/Epoxy composite
Cairnie et al. Review of electric field reduction methods for medium-voltage power modules
Raj et al. Processing and dielectric properties of nanocomposite thin film “supercapacitors” for high-frequency embedded decoupling

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant