CN111881646B - 一种基于结构和时序的时钟树质量检测方法及装置 - Google Patents
一种基于结构和时序的时钟树质量检测方法及装置 Download PDFInfo
- Publication number
- CN111881646B CN111881646B CN202010631697.8A CN202010631697A CN111881646B CN 111881646 B CN111881646 B CN 111881646B CN 202010631697 A CN202010631697 A CN 202010631697A CN 111881646 B CN111881646 B CN 111881646B
- Authority
- CN
- China
- Prior art keywords
- clock tree
- theoretical
- detected
- clock
- actual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/396—Clock trees
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种基于结构和时序的时钟树质量检测方法及装置，检测方法包括：抓取待检测时钟树的扇出，并对所有扇出进行分析得到待检测时钟树的实际参数；根据待测时钟树的叶节点总数和预设的扇出约束数，计算得到待测时钟的理论参数，将实际参数与理论参数一一对应进行比对，根据每一参数的比对结果得到待检测时钟树的质量检测结果。本发明提供一种基于结构和时序的时钟树质量检测方法及装置，以解决现有技术对时钟树质量的检测结果不可靠的技术问题。
Description
技术领域
本发明涉及芯片设计技术领域，尤其是涉及一种基于结构和时序的时钟树质量检测方法及装置。
背景技术
目前集成电路事业蓬勃发展，随着芯片集成度越来越高，芯片面积越来越大，芯片时序收敛也变得越来越有难度。而时序收敛的重中之重时钟树的建立也成为业界重点研究和发展的对象。主要的电子设计自动化工具供应商都针对时钟树发展了很多算法来提升和改进时钟树的质量。但是在不同的工艺和芯片应用方向上，时钟树的建立要求和实现方式还是多种多样的，并且与使用工具的工程师的想法和经验有很大相关性。因此针对时钟树质量的检测就成为一个研究方向。
现有的时钟树质量检测方法通常在是时钟树本身建立成功后，以全芯片实现的结果作为导向，来反向推断时钟树整体或者部分机构的质量，但是现有技术在芯片实现的结果在可接受范围内时，默认时钟树的质量没有问题，导致时钟树质量的检测结果不可靠。
发明内容
本发明提供一种基于结构和时序的时钟树质量检测方法及装置，以解决现有技术对时钟树质量的检测结果不可靠的技术问题。
本发明的第一实施例提供了一种基于结构和时序的时钟树质量检测方法，包括：
抓取待检测时钟树的扇出，并对所有所述扇出进行分析得到所述待检测时钟树的实际参数；所述实际参数包括实际时钟树级数、实际时钟树单元数、实际时钟树总延时长和实际时钟树最大延时差；
根据所述待测时钟树的叶节点总数和预设的扇出约束数，计算得到所述待测时钟的理论级数和理论时钟树单元数；
根据所述待检测时钟树的时钟域面积，计算得到所述待检测时钟树的物理需求级数；
根据所述物理需求级数、所述理论级数，计算得到所述待检测时钟树的理论时钟树级数和理论时钟树总延时长；
获取所述待检测时钟树的引入延时、OCV参数和目标差，根据所述理论级数、所述引入延时、所述OCV参数和所述目标差，计算得到理论时钟树最大延时；
将所述理论时钟级数、所述理论时钟树单元数、所述理论时钟树总延时长和所述理论时钟树最大延时作为所述待检测时钟树的理论参数，将所述实际参数与所述理论参数一一对应进行比对，根据每一参数的比对结果得到所述待检测时钟树的质量检测结果。
进一步地，所述抓取待检测时钟树的扇出，并对所有所述扇出进行分析得到所述待检测时钟树的实际参数，具体为：
逐级按照所述待检测时钟的层次抓取扇出，得到所述待检测时钟树的扇出层次级数以及每一级扇出的数量；
根据所述扇出层次级数以及所述每一级扇出的数量得到所述待检测时钟树的实际时钟树级数、实际时钟树单元数、实际时钟树总延时长和实际时钟树最大延时差。
进一步地，所述根据所述待检测时钟树的时钟域面积，计算得到所述待检测时钟树的物理需求级数，具体为：
获取所述待检测时钟树的时钟域在芯片上的跨度范围，根据所述跨度范围的宽与高之和，结合每级单元的推动距离计算得到物理需求级数。
进一步地，所述根据所述物理需求级数、所述理论级数，计算得到所述待检测时钟树的理论时钟树级数和理论时钟树总延时长，具体为：
将所述物理需求级数与所述理论级数进行累加得到理论时钟树级数；
将所述理论时钟级数与引入延时的乘积作为理论时钟树总时长。
进一步地，所述将所述实际参数与所述理论参数一一对应进行比对，根据每一参数的比对结果得到所述待检测时钟树的质量检测结果，具体为：
将所述实际时钟树级数与所述理论时钟树级数进行比对，根据比对结果检测所述待检测时钟树的时钟树级数是否正常；
将所述实际时钟树单元数与所述理论时钟树单元数进行比对，根据比对结果检测所述待检测时钟树的时钟树单元数是否正常；
将所述实际时钟树总延时长与所述理论时钟树总延时长进行比对，根据比对结果检测所述待检测时钟树的时钟树总延时长是否正常；
将所述实际时钟树最大延时差与所述理论时钟树最大延时差进行比对，根据比对结果检测所述待检测时钟树的时钟树最大延时差是否正常。
本发明的第二的实施例提供了一种基于结构和时序的时钟树质量检测装置，包括：
分析模块，用于抓取待检测时钟树的扇出，并对所有所述扇出进行分析得到所述待检测时钟树的实际参数；所述实际参数包括实际时钟树级数、实际时钟树单元数、实际时钟树总延时长和实际时钟树最大延时差；
第一计算模块，用于根据所述待测时钟树的叶节点总数和预设的扇出约束数，计算得到所述待测时钟的理论级数和理论时钟树单元数；
第二计算模块，用于根据所述待检测时钟树的时钟域面积，计算得到所述待检测时钟树的物理需求级数；
第三计算模块，用于根据所述物理需求级数、所述理论级数，计算得到所述待检测时钟树的理论时钟树级数和理论时钟树总延时长；
第四计算模块，用于获取所述待检测时钟树的引入延时、OCV参数和目标差，根据所述理论级数、所述引入延时、所述OCV参数和所述目标差，计算得到理论时钟树最大延时；
比对模块，用于将所述理论时钟级数、所述理论时钟树单元数、所述理论时钟树总延时长和所述理论时钟树最大延时作为所述待检测时钟树的理论参数，将所述实际参数与所述理论参数一一对应进行比对，根据每一参数的比对结果得到所述待检测时钟树的质量检测结果。
进一步地，所述分析模块，具体用于：
逐级按照所述待检测时钟的层次抓取扇出，得到所述待检测时钟树的扇出层次级数以及每一级扇出的数量；
根据所述扇出层次级数以及所述每一级扇出的数量得到所述待检测时钟树的实际时钟树级数、实际时钟树单元数、实际时钟树总延时长和实际时钟树最大延时差。
进一步地，所述第二计算模块，具体用于：
获取所述待检测时钟树的时钟域在芯片上的跨度范围，根据所述跨度范围的宽与高之和，结合每级单元的推动距离计算得到物理需求级数。
进一步地，所述第三计算模块，具体用于：
将所述物理需求级数与所述理论级数进行累加得到理论时钟树级数；
将所述理论时钟级数与引入延时的乘积作为理论时钟树总时长。
进一步地，所述比对模块，具体用于：
将所述实际时钟树级数与所述理论时钟树级数进行比对，根据比对结果检测所述待检测时钟树的时钟树级数是否正常；
将所述实际时钟树单元数与所述理论时钟树单元数进行比对，根据比对结果检测所述待检测时钟树的时钟树单元数是否正常；
将所述实际时钟树总延时长与所述理论时钟树总延时长进行比对，根据比对结果检测所述待检测时钟树的时钟树总延时长是否正常；
将所述实际时钟树最大延时差与所述理论时钟树最大延时差进行比对，根据比对结果检测所述待检测时钟树的时钟树最大延时差是否正常。
本发明实施例基于时钟树的结构和时序将时钟树实际参数与理论参数进行比对，并根据比对结果得到时钟树的质量检测结果，实现准确、快速得到时钟树的质量检测结果。
附图说明
图1是本发明实施例提供的一种基于结构和时序的时钟树质量检测方法的流程示意图；
图2是本发明实施例提供的一种基于结构和时序的时钟树质量检测装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
请参阅图1，本发明的第一实施例，图1示出了一种基于结构和时序的时钟树质量检测方法，包括：
S1、抓取待检测时钟树的扇出，并对所有扇出进行分析得到待检测时钟树的实际参数；实际参数包括实际时钟树级数、实际时钟树单元数、实际时钟树总延时长和实际时钟树最大延时差；
需要说明的是，时钟树是由时钟缓冲器即时钟单元一级一级地串行驱动级联组成，从时钟源到时钟树叶节点的时序单元路径下所需要的缓冲器数量记为时钟树级数，本发明实施例基于时钟树的结构和时序，对时钟树进行静态时序分析抓取时钟树的扇出，并根据扇出得到时钟树的实际参数。
S2、根据待测时钟树的叶节点总数和预设的扇出约束数，计算得到待测时钟的理论级数和理论时钟树单元数；
具体的，理论级数的计算公式为：理论级数L＝Log(叶节点总数)/Log(时钟树扇出约束数)；第n级的单元数bn＝叶节点总数叶节点总数/16(L-n)，理论时钟单元数B＝∑bn。
S3、根据待检测时钟树的时钟域面积，计算得到待检测时钟树的物理需求级数；
在本发明实施例中，根据时钟树的时钟域在芯片上的跨度范围，能够计算得到时钟树的物理需求级数。具体的例子：时钟树的时钟域在X*Y的矩形内，计算得到时钟树的最远距离为X+Y，根据芯片工艺库的时钟树缓冲器特性，如每级单元可以推动距离M，计算得到物理需求级数K＝(X+Y)/M。
S4、根据物理需求级数、理论级数，计算得到待检测时钟树的理论时钟树级数和理论时钟树总延时长；
理论时钟树级数＝物理需求级数+理论级数；理论时钟树总延时长＝(物理需求级数+理论级数)*引入延时，其中引入延时可以通过对时钟树静态分析获得。
S5、获取待检测时钟树的引入延时、OCV参数和目标差，根据理论级数、引入延时、OCV参数和目标差，计算得到理论时钟树最大延时；
在本发明实施例中，通过对时钟树进行静态分析，得到引入时延、OCV参数和目标差，理论时钟树最大延时＝理论级数*引入延时*OCV参数+目标差。
S6、将理论时钟级数、理论时钟树单元数、理论时钟树总延时长和理论时钟树最大延时作为待检测时钟树的理论参数，将实际参数与理论参数一一对应进行比对，根据每一参数的比对结果得到待检测时钟树的质量检测结果。
在本发明实施例中，将实际参数和理论参数一一对应进行比对得到时钟树的质量检测结果，如将实际时钟树级数与理想时钟树级数进行比对，若实际时钟树级数与理想时钟树级数的差值超出预设范围，则得到时钟树级数过多的质量检测结果；将实际时钟树单元数与理论时钟树单元数进行比对，若实际时钟树单元数与理论时钟树单元数的差值超出预设范围，则得到时钟树单元数过多的时钟树质量检测结果；将实际时钟树总延时长与理论时钟树总延时长进行比对，若实际时钟树总延时长与理论时钟树总延时长的差值超出预设范围，则得到时钟树级数过多引入的质量检测结果；将实际时钟树最大延时差与理论时钟树最大延时差进行比对，在实际时钟树最大延时差与理论时钟树最大延时差的差值超出预设范围时，则得到时钟树分叉过早的时钟树质量检测结果。本发明实施例能够准确得到时钟树结构和时钟树时序上的时钟树质量检测结果，根据时钟树质量结果对时钟树执行相应的措施，能够有效提高时钟树的质量。
作为本发明实施例的一种具体实施方式，抓取待检测时钟树的扇出，并对所有扇出进行分析得到待检测时钟树的实际参数，具体为：
逐级按照待检测时钟的层次抓取扇出，得到待检测时钟树的扇出层次级数以及每一级扇出的数量；
根据扇出层次级数以及每一级扇出的数量得到待检测时钟树的实际时钟树级数、实际时钟树单元数、实际时钟树总延时长和实际时钟树最大延时差。
作为本发明实施例的一种具体实施方式，根据待检测时钟树的时钟域面积，计算得到待检测时钟树的物理需求级数，具体为：
获取待检测时钟树的时钟域在芯片上的跨度范围，根据跨度范围的宽与高之和，结合每级单元的推动距离计算得到物理需求级数。
在本发明实施例中，根据时钟树的时钟域在芯片上的跨度范围，能够计算得到时钟树的物理需求级数。具体的例子：时钟树的时钟域在X*Y的矩形内，计算得到时钟树的最远距离为X+Y，根据芯片工艺库的时钟树缓冲器特性，如每级单元可以推动距离M，计算得到物理需求级数K＝(X+Y)/M。
作为本发明实施例的一种具体实施方式，根据物理需求级数、理论级数，计算得到待检测时钟树的理论时钟树级数和理论时钟树总延时长，具体为：
将物理需求级数与理论级数进行累加得到理论时钟树级数；
将理论时钟级数与引入延时的乘积作为理论时钟树总时长。
作为本发明实施例的一种具体实施方式，将实际参数与理论参数一一对应进行比对，根据每一参数的比对结果得到待检测时钟树的质量检测结果，具体为：
将实际时钟树级数与理论时钟树级数进行比对，根据比对结果检测待检测时钟树的时钟树级数是否正常；
将实际时钟树单元数与理论时钟树单元数进行比对，根据比对结果检测待检测时钟树的时钟树单元数是否正常；
将实际时钟树总延时长与理论时钟树总延时长进行比对，根据比对结果检测待检测时钟树的时钟树总延时长是否正常；
将实际时钟树最大延时差与理论时钟树最大延时差进行比对，根据比对结果检测待检测时钟树的时钟树最大延时差是否正常。
本发明实施例通过利用静态时序分析得到多种实际参数，并根据时钟树的特性计算时钟树的多种理论参数，将多种实际参数与多种理论参数进行一一对应比对，能够准确得到时钟树在结构和时序上的质量检测结果，有利于提高时钟树质量检测的全面性和可靠性。
在其中一种实施例中，获取到一个时钟树的节点总数为10000，时钟扇出约束数为16，时钟树建立目标差为0.1ns，时钟域在芯片上的跨度范围在3mm*5mm内，当前芯片使用工艺库一级时钟缓冲器推动距离为400um，引入延时约为0.05ns；当前工艺OCV参数为10％，且本发明实施例获取到时钟树的实际参数为：时钟树级数为30，时钟树单元为701，时钟树总延时长为1.5ns，时钟树最大延时差为0.15ns。
计算本实施例中时钟树的理想参数如下：
理论级数L＝Log(10000)/Log(16)＝4；
理论时钟单元数B＝10000/163+10000/162+10000/16，约为668个；
物理需求级数K＝(3+5)/0.4＝20；
时钟树总延时长＝(20+4)*0.05＝1.2ns；
时钟树最大延时＝4*0.05*10％+0.1＝0.12ns。
请参阅表1，为本发明实施例中实际参数与理论参数的比对示意表。
表1时钟树中实际参数与理论参数比对示意表
根据上表可以准确得到时钟树的结构和时序质量检测结果。
作为本发明实施例的一种具体实施方式，为了进一步提高时钟树的质量检测，还可以根据预设的命名规则扫描时钟树库单元文档，在选择出不符合预设命名规则的阈值电压单元时，得到时钟树存在单元使用不当质量检测结果。将不符合预设命名规则的阈值电压电源统一更换为低压阈值电压单元，能够进一步提高时钟树的质量。
实施本发明实施例，具有以下有益效果：
本发明实施例基于时钟树的结构和时序将时钟树实际参数与理论参数进行比对，并根据比对结果得到时钟树的质量检测结果，实现准确、快速得到时钟树的质量检测结果。本发明实施例通过将实际参数与理论参数进行比对，能够准确检测时钟树的质量问题，包括时钟树是否级数过多、分叉过早，在检测到时钟树存在质量问题时，采取相应的措施改进时钟树的结构和时序，降低每个分支的延时差，从而降低时钟树上由片上变化带来的影响，在收敛时序时，有利于降低整个芯片的功耗和面积需求。
请参阅图2,本发明的第二实施例，图2示出了一种基于结构和时序的时钟树质量检测装置，包括：
分析模块10，用于抓取待检测时钟树的扇出，并对所有扇出进行分析得到待检测时钟树的实际参数；实际参数包括实际时钟树级数、实际时钟树单元数、实际时钟树总延时长和实际时钟树最大延时差；
需要说明的是，时钟树是由时钟缓冲器即时钟单元一级一级地串行驱动级联组成，从时钟源到时钟树叶节点的时序单元路径下所需要的缓冲器数量记为时钟树级数，本发明实施例分析模块10基于时钟树的结构和时序，对时钟树进行静态时序分析抓取时钟树的扇出，并根据扇出得到时钟树的实际参数。
第一计算模块20，用于根据待测时钟树的叶节点总数和预设的扇出约束数，计算得到待测时钟的理论级数和理论时钟树单元数；
具体的，第一计算模块20计算理论级数的计算公式为：理论级数L＝Log(叶节点总数)/Log(时钟树扇出约束数)；第n级的单元数bn＝叶节点总数叶节点总数/16(L-n)，理论时钟单元数B＝∑bn。
第二计算模块30，用于根据待检测时钟树的时钟域面积，计算得到待检测时钟树的物理需求级数；
在本发明实施例中，第二计算模块30根据时钟树的时钟域在芯片上的跨度范围，能够计算得到时钟树的物理需求级数。具体的例子：时钟树的时钟域在X*Y的矩形内，计算得到时钟树的最远距离为X+Y，根据芯片工艺库的时钟树缓冲器特性，如每级单元可以推动距离M，计算得到物理需求级数K＝(X+Y)/M。
第三计算模块40，用于根据物理需求级数、理论级数，计算得到待检测时钟树的理论时钟树级数和理论时钟树总延时长；
本发明实施例中，理论时钟树级数＝物理需求级数+理论级数；理论时钟树总延时长＝(物理需求级数+理论级数)*引入延时，其中引入延时可以通过对时钟树静态分析获得。
第四计算模块50，用于获取待检测时钟树的引入延时、OCV参数和目标差，根据理论级数、引入延时、OCV参数和目标差，计算得到理论时钟树最大延时；
在本发明实施例中，通过对时钟树进行静态分析，得到引入时延、OCV参数和目标差，理论时钟树最大延时＝理论级数*引入延时*OCV参数+目标差。
比对模块60，用于将理论时钟级数、理论时钟树单元数、理论时钟树总延时长和理论时钟树最大延时作为待检测时钟树的理论参数，将实际参数与理论参数一一对应进行比对，根据每一参数的比对结果得到待检测时钟树的质量检测结果。
在本发明实施例中，将实际参数和理论参数一一对应进行比对得到时钟树的质量检测结果，如将实际时钟树级数与理想时钟树级数进行比对，若实际时钟树级数与理想时钟树级数的差值超出预设范围，则得到时钟树级数过多的质量检测结果；将实际时钟树单元数与理论时钟树单元数进行比对，若实际时钟树单元数与理论时钟树单元数的差值超出预设范围，则得到时钟树单元数过多的时钟树质量检测结果；将实际时钟树总延时长与理论时钟树总延时长进行比对，若实际时钟树总延时长与理论时钟树总延时长的差值超出预设范围，则得到时钟树级数过多引入的质量检测结果；将实际时钟树最大延时差与理论时钟树最大延时差进行比对，在实际时钟树最大延时差与理论时钟树最大延时差的差值超出预设范围时，则得到时钟树分叉过早的时钟树质量检测结果。本发明实施例能够准确得到时钟树结构和时钟树时序上的时钟树质量检测结果，根据时钟树质量结果对时钟树执行相应的措施，能够有效提高时钟树的质量。
作为本发明实施例的一种具体实施方式，分析模块10，具体用于：
逐级按照待检测时钟的层次抓取扇出，得到待检测时钟树的扇出层次级数以及每一级扇出的数量；
根据扇出层次级数以及每一级扇出的数量得到待检测时钟树的实际时钟树级数、实际时钟树单元数、实际时钟树总延时长和实际时钟树最大延时差。
作为本发明实施例的一种具体实施方式，第二计算模块30，具体用于：
获取待检测时钟树的时钟域在芯片上的跨度范围，根据跨度范围的宽与高之和，结合每级单元的推动距离计算得到物理需求级数。
在本发明实施例中，根据时钟树的时钟域在芯片上的跨度范围，能够计算得到时钟树的物理需求级数。具体的例子：时钟树的时钟域在X*Y的矩形内，计算得到时钟树的最远距离为X+Y，根据芯片工艺库的时钟树缓冲器特性，如每级单元可以推动距离M，计算得到物理需求级数K＝(X+Y)/M。
作为本发明实施例的一种具体实施方式，第三计算模块40，具体用于：
将物理需求级数与理论级数进行累加得到理论时钟树级数；
将理论时钟级数与引入延时的乘积作为理论时钟树总时长。
作为本发明实施例的一种具体实施方式，比对模块60，具体用于：
将实际时钟树级数与理论时钟树级数进行比对，根据比对结果检测待检测时钟树的时钟树级数是否正常；
将实际时钟树单元数与理论时钟树单元数进行比对，根据比对结果检测待检测时钟树的时钟树单元数是否正常；
将实际时钟树总延时长与理论时钟树总延时长进行比对，根据比对结果检测待检测时钟树的时钟树总延时长是否正常；
将实际时钟树最大延时差与理论时钟树最大延时差进行比对，根据比对结果检测待检测时钟树的时钟树最大延时差是否正常。
本发明实施例通过利用静态时序分析得到多种实际参数，并根据时钟树的特性计算时钟树的多种理论参数，将多种实际参数与多种理论参数进行一一对应比对，能够准确得到时钟树在结构和时序上的质量检测结果，有利于提高时钟树质量检测的全面性和可靠性。
在其中一种实施例中，获取到一个时钟树的节点总数为10000，时钟扇出约束数为16，时钟树建立目标差为0.1ns，时钟域在芯片上的跨度范围在3mm*5mm内，当前芯片使用工艺库一级时钟缓冲器推动距离为400um，引入延时约为0.05ns；当前工艺OCV参数为10％，且本发明实施例获取到时钟树的实际参数为：时钟树级数为30，时钟树单元为701，时钟树总延时长为1.5ns，时钟树最大延时差为0.15ns。
本实施例中计算时钟树的理想参数如下：
理论级数L＝Log(10000)/Log(16)＝4；
理论时钟单元数B＝10000/163+10000/162+10000/16，约为668个；
物理需求级数K＝(3+5)/0.4＝20；
时钟树总延时长＝(20+4)*0.05＝1.2ns；
时钟树最大延时＝4*0.05*10％+0.1＝0.12ns。
请参阅表1，为本发明实施例中实际参数与理论参数的比对示意表。
表1时钟树中实际参数与理论参数比对示意表
根据上表可以准确得到时钟树的结构和时序质量检测结果。
作为本发明实施例的一种具体实施方式，为了进一步提高时钟树的质量检测，还可以根据预设的命名规则扫描时钟树库单元文档，在选择出不符合预设命名规则的阈值电压单元时，得到时钟树存在单元使用不当质量检测结果。将不符合预设命名规则的阈值电压电源统一更换为低压阈值电压单元，能够进一步提高时钟树的质量。
实施本发明实施例，具有以下有益效果：
本发明实施例基于时钟树的结构和时序将时钟树实际参数与理论参数进行比对，并根据比对结果得到时钟树的质量检测结果，实现准确、快速得到时钟树的质量检测结果。本发明实施例通过将实际参数与理论参数进行比对，能够准确检测时钟树的质量问题，包括时钟树是否级数过多、分叉过早，在检测到时钟树存在质量问题时，采取相应的措施改进时钟树的结构和时序，降低每个分支的延时差，从而降低时钟树上由片上变化带来的影响，在收敛时序时，有利于降低整个芯片的功耗和面积需求。
以上是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (8)
1.一种基于结构和时序的时钟树质量检测方法，其特征在于，包括：
抓取待检测时钟树的扇出，并对所有所述扇出进行分析得到所述待检测时钟树的实际参数；所述实际参数包括实际时钟树级数、实际时钟树单元数、实际时钟树总延时长和实际时钟树最大延时差；
根据所述待检测时钟树的叶节点总数和预设的扇出约束数，计算得到所述待检测时钟树的理论级数和理论时钟树单元数；
根据所述待检测时钟树的时钟域面积，计算得到所述待检测时钟树的物理需求级数；具体为：获取所述待检测时钟树的时钟域在芯片上的跨度范围，根据所述跨度范围的宽与高之和，结合每级单元的推动距离计算得到物理需求级数；
根据所述物理需求级数、所述理论级数，计算得到所述待检测时钟树的理论时钟树级数和理论时钟树总延时长；
获取所述待检测时钟树的引入延时、OCV参数和目标差，根据所述理论级数、所述引入延时、所述OCV参数和所述目标差，计算得到理论时钟树最大延时；
将所述理论时钟级数、所述理论时钟树单元数、所述理论时钟树总延时长和所述理论时钟树最大延时作为所述待检测时钟树的理论参数，将所述实际参数与所述理论参数一一对应进行比对，根据每一参数的比对结果得到所述待检测时钟树的质量检测结果。
2.如权利要求1所述的基于结构和时序的时钟树质量检测方法，其特征在于，所述抓取待检测时钟树的扇出，并对所有所述扇出进行分析得到所述待检测时钟树的实际参数，具体为：
逐级按照所述待检测时钟的层次抓取扇出，得到所述待检测时钟树的扇出层次级数以及每一级扇出的数量；
根据所述扇出层次级数以及所述每一级扇出的数量得到所述待检测时钟树的实际时钟树级数、实际时钟树单元数、实际时钟树总延时长和实际时钟树最大延时差。
3.如权利要求1所述的基于结构和时序的时钟树质量检测方法，其特征在于，所述根据所述物理需求级数、所述理论级数，计算得到所述待检测时钟树的理论时钟树级数和理论时钟树总延时长，具体为：
将所述物理需求级数与所述理论级数进行累加得到理论时钟树级数；
将所述理论时钟级数与引入延时的乘积作为理论时钟树总时长。
4.如权利要求1所述的基于结构和时序的时钟树质量检测方法，其特征在于，所述将所述实际参数与所述理论参数一一对应进行比对，根据每一参数的比对结果得到所述待检测时钟树的质量检测结果，具体为：
将所述实际时钟树级数与所述理论时钟树级数进行比对，根据比对结果检测所述待检测时钟树的时钟树级数是否正常；
将所述实际时钟树单元数与所述理论时钟树单元数进行比对，根据比对结果检测所述待检测时钟树的时钟树单元数是否正常；
将所述实际时钟树总延时长与所述理论时钟树总延时长进行比对，根据比对结果检测所述待检测时钟树的时钟树总延时长是否正常；
将所述实际时钟树最大延时差与所述理论时钟树最大延时差进行比对，根据比对结果检测所述待检测时钟树的时钟树最大延时差是否正常。
5.一种基于结构和时序的时钟树质量检测装置，其特征在于，包括：
分析模块，用于抓取待检测时钟树的扇出，并对所有所述扇出进行分析得到所述待检测时钟树的实际参数；所述实际参数包括实际时钟树级数、实际时钟树单元数、实际时钟树总延时长和实际时钟树最大延时差；
第一计算模块，用于根据所述待检测时钟树的叶节点总数和预设的扇出约束数，计算得到所述待检测时钟树的理论级数和理论时钟树单元数；
第二计算模块，用于根据所述待检测时钟树的时钟域面积，计算得到所述待检测时钟树的物理需求级数；具体用于：获取所述待检测时钟树的时钟域在芯片上的跨度范围，根据所述跨度范围的宽与高之和，结合每级单元的推动距离计算得到物理需求级数；
第三计算模块，用于根据所述物理需求级数、所述理论级数，计算得到所述待检测时钟树的理论时钟树级数和理论时钟树总延时长；
第四计算模块，用于获取所述待检测时钟树的引入延时、OCV参数和目标差，根据所述理论级数、所述引入延时、所述OCV参数和所述目标差，计算得到理论时钟树最大延时；
比对模块，用于将所述理论时钟级数、所述理论时钟树单元数、所述理论时钟树总延时长和所述理论时钟树最大延时作为所述待检测时钟树的理论参数，将所述实际参数与所述理论参数一一对应进行比对，根据每一参数的比对结果得到所述待检测时钟树的质量检测结果。
6.如权利要求5所述的基于结构和时序的时钟树质量检测装置，其特征在于，所述分析模块，具体用于：
逐级按照所述待检测时钟的层次抓取扇出，得到所述待检测时钟树的扇出层次级数以及每一级扇出的数量；
根据所述扇出层次级数以及所述每一级扇出的数量得到所述待检测时钟树的实际时钟树级数、实际时钟树单元数、实际时钟树总延时长和实际时钟树最大延时差。
7.如权利要求5所述的基于结构和时序的时钟树质量检测装置，其特征在于，所述第三计算模块，具体用于：
将所述物理需求级数与所述理论级数进行累加得到理论时钟树级数；
将所述理论时钟级数与引入延时的乘积作为理论时钟树总时长。
8.如权利要求5所述的基于结构和时序的时钟树质量检测装置，其特征在于，所述比对模块，具体用于：
将所述实际时钟树级数与所述理论时钟树级数进行比对，根据比对结果检测所述待检测时钟树的时钟树级数是否正常；
将所述实际时钟树单元数与所述理论时钟树单元数进行比对，根据比对结果检测所述待检测时钟树的时钟树单元数是否正常；
将所述实际时钟树总延时长与所述理论时钟树总延时长进行比对，根据比对结果检测所述待检测时钟树的时钟树总延时长是否正常；
将所述实际时钟树最大延时差与所述理论时钟树最大延时差进行比对，根据比对结果检测所述待检测时钟树的时钟树最大延时差是否正常。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010631697.8A CN111881646B (zh) | 2020-07-03 | 2020-07-03 | 一种基于结构和时序的时钟树质量检测方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010631697.8A CN111881646B (zh) | 2020-07-03 | 2020-07-03 | 一种基于结构和时序的时钟树质量检测方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111881646A CN111881646A (zh) | 2020-11-03 |
| CN111881646B true CN111881646B (zh) | 2021-05-18 |
Family
ID=73150179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010631697.8A Active CN111881646B (zh) | 2020-07-03 | 2020-07-03 | 一种基于结构和时序的时钟树质量检测方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111881646B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113835469B (zh) * | 2021-09-29 | 2024-02-20 | 深圳大普微电子科技有限公司 | 一种芯片时钟树的验证方法、装置及芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104715095A (zh) * | 2013-12-17 | 2015-06-17 | 北京华大九天软件有限公司 | 一种图形化时钟质量检测分析的方法 |
| CN106650111A (zh) * | 2016-12-26 | 2017-05-10 | 北京华大九天软件有限公司 | 一种基于时序依赖关系的时钟综合结果评价方法 |
| CN109581184A (zh) * | 2018-11-13 | 2019-04-05 | 北京航空航天大学 | 一种用于集成电路老化可靠性的筛选方法及片上测量*** |
| CN110807295A (zh) * | 2019-10-23 | 2020-02-18 | 上海大学 | 集成电路时钟树综合优化方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009187104A (ja) * | 2008-02-04 | 2009-08-20 | Panasonic Corp | 半導体集積回路 |
| CN103926996B (zh) * | 2014-05-08 | 2016-06-08 | 上海航天电子通讯设备研究所 | 一种fpga零动态功耗设计方法 |
-
2020
- 2020-07-03 CN CN202010631697.8A patent/CN111881646B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104715095A (zh) * | 2013-12-17 | 2015-06-17 | 北京华大九天软件有限公司 | 一种图形化时钟质量检测分析的方法 |
| CN106650111A (zh) * | 2016-12-26 | 2017-05-10 | 北京华大九天软件有限公司 | 一种基于时序依赖关系的时钟综合结果评价方法 |
| CN109581184A (zh) * | 2018-11-13 | 2019-04-05 | 北京航空航天大学 | 一种用于集成电路老化可靠性的筛选方法及片上测量*** |
| CN110807295A (zh) * | 2019-10-23 | 2020-02-18 | 上海大学 | 集成电路时钟树综合优化方法 |
Non-Patent Citations (2)
| Title |
|---|
| Blockage-avoiding buffered clock-tree synthesis for clock latency-range and skew minimization;Xin-Wei Shih 等;《2010 15th Asia and South Pacific Design Automation Conference (ASP-DAC)》;20200225;第1-6页 * |
| 时钟树性能的研究及改进方法;柯烈金 等;《电脑知识与技术》;20110630(第16期);第1-2页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111881646A (zh) | 2020-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105510847B (zh) | 锂离子电池一致性的筛选方法 | |
| JP6310948B2 (ja) | 太陽電池検査システムおよび太陽電池検査方法 | |
| TW201945923A (zh) | 積體電路剖析及異常檢測 | |
| US7096140B2 (en) | Test system, test method and test program for an integrated circuit by IDDQ testing | |
| JP2009283845A (ja) | 太陽電池出力特性評価装置および太陽電池出力特性評価方法 | |
| TWI534445B (zh) | 電子裝置、效能分類系統與方法、電壓自動校正系統 | |
| CN111881646B (zh) | 一种基于结构和时序的时钟树质量检测方法及装置 | |
| CN113820615B (zh) | 一种电池健康度检测方法与装置 | |
| US20100168896A1 (en) | Method for improving a manufacturing process | |
| CN108957347B (zh) | 一种电池组soc的高精度动态估计方法和*** | |
| US8448110B2 (en) | Method to reduce delay variation by sensitivity cancellation | |
| US20080120584A1 (en) | Timing variation characterization | |
| JP7435071B2 (ja) | 診断装置、診断方法およびプログラム | |
| CN108254669B (zh) | 集成电路测试方法 | |
| CN115833935A (zh) | 基于决策树的电力光传输***故障定位方法及*** | |
| JP2003121490A (ja) | 標本抽出方法、半導体特性算出装置およびその制御方法 | |
| CN112067962B (zh) | 用于半导体设备性能表征的方法和电路 | |
| CN203631540U (zh) | 测试结构 | |
| JP6992473B2 (ja) | 太陽電池アレイ検査システム、パワーコンディショナ及び太陽電池アレイ検査方法 | |
| KR100682935B1 (ko) | 데이터베이스의 비정상샘플 제거 방법 및 장치 | |
| CN117272889B (zh) | 一种电路延时的估计方法及装置、电子设备、存储介质 | |
| CN115308518B (zh) | 一种老炼电路的参数测量顺序确定方法和*** | |
| CN114039889B (zh) | 基于往返时延的时间序列的网络异常检测方法及相关装置 | |
| CN113077850B (zh) | 电子材料中α源的识别方法、装置及计算机可读存储介质 | |
| CN111273726B (zh) | 占空比偏差补偿电路、方法及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A clock tree quality detection method and device based on structure and timing Effective date of registration: 20220307 Granted publication date: 20210518 Pledgee: Shanghai Pudong Development Bank Limited by Share Ltd. Guangzhou branch Pledgor: UNICMICRO (GUANGZHOU) Co.,Ltd. Registration number: Y2022440000039 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20230309 Granted publication date: 20210518 Pledgee: Shanghai Pudong Development Bank Limited by Share Ltd. Guangzhou branch Pledgor: UNICMICRO (GUANGZHOU) Co.,Ltd. Registration number: Y2022440000039 |