CN111881638A - 可编程电路及其编程方法、读取方法 - Google Patents

可编程电路及其编程方法、读取方法 Download PDF

Info

Publication number
CN111881638A
CN111881638A CN202010760424.3A CN202010760424A CN111881638A CN 111881638 A CN111881638 A CN 111881638A CN 202010760424 A CN202010760424 A CN 202010760424A CN 111881638 A CN111881638 A CN 111881638A
Authority
CN
China
Prior art keywords
unit
programming
control unit
programmable circuit
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010760424.3A
Other languages
English (en)
Other versions
CN111881638B (zh
Inventor
晏颖
金建明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202010760424.3A priority Critical patent/CN111881638B/zh
Publication of CN111881638A publication Critical patent/CN111881638A/zh
Application granted granted Critical
Publication of CN111881638B publication Critical patent/CN111881638B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/343—Logical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/347—Physical level, e.g. placement or routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种可编程电路及其编程方法、读取方法，所述可编程电路包括：第一选择单元、第二选择单元、第一编程单元、第二编程单元、第一控制单元以及第二控制单元。所述第一选择单元、所述第一编程单元及第一控制单元串联相接；所述第二编程单元的第一端与所述第一编程单元及所述第一控制单元连接；所述第二编程单元的第二端与所述第二选择单元及所述第二控制单元连接。当对第一编程单元编程时，所述第一选择单元、所述第一编程单元和第二控制单元形成通路。当对第二编程单元编程时，所述第二选择单元、所述第二编程单元和第一控制单元形成通路。本发明通过设置两个编程单元，并能够形成两条编程通路，以实现两次编程的功能，提高器件的性能。

Description

可编程电路及其编程方法、读取方法
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种可编程电路及其编程方法、读取方法。
背景技术
常见的一次性可编程存储器(One Time Programable，OTP)结构包括反熔丝(Anti-Electrically Programmable fuse，Anti-Efuse)和电熔丝(ElectricallyProgrammable fuse，Efuse)两大类。反熔丝是通过击穿多晶硅层和N+扩散层之间的ONO(Oxide－Nitride－Oxide)绝缘层，使得两层之间的电阻值发生变化，导致等效逻辑值改变的方式进行编程。电熔丝则是依据电子迁移(Electromigration，EM)特性，通过熔断熔丝，导致熔丝两端电阻值改变的方式实现芯片编程。这两种OTP都采用标准CMOS工艺，单元面积小，降低总成本，安全性好，特别是两者内部互连结构是具有天生“防辐射”能力，相对不受电磁辐射的影响，这对航空航天、军事、核工业等应用具有特别的吸引力，但这些OTP结构的缺点也很明显：存储器只能编程一次，极大地限制了用户现场使用条件和产品生产测试能力，冗余性差。
因此，为了解决上述问题，需要提出一种可再次编程的电路，以实现二次编程，增强器件性能。
发明内容
本发明的目的在于提供一种可编程电路及其编程方法、读取方法，以解决如何实现反熔丝电路的二次编程问题。
为解决上述技术问题，本发明提供一种可编程电路，包括：第一选择单元、第二选择单元、第一编程单元、第二编程单元、第一控制单元以及第二控制单元；
所述第一选择单元、所述第一编程单元以及第一控制单元依次串联相接；所述第二编程单元的第一端与所述第一编程单元以及所述第一控制单元连接；所述第二编程单元的第二端与所述第二选择单元以及所述第二控制单元连接；
当对所述第一编程单元编程时，所述第一选择单元、所述第一编程单元和所述第二控制单元形成通路；
当对所述第二编程单元编程时，所述第二选择单元、所述第二编程单元和所述第一控制单元形成通路。
可选的，在所述的可编程电路中，所述第一编程单元为反熔丝晶体管，所述第二编程单元为电熔丝；所述第一选择单元、所述第二选择单元、所述第一控制单元以及所述第二控制单元均为MOS管。
可选的，在所述的可编程电路中，所述第一选择单元的源极与所述第一编程单元的栅极连接。
可选的，在所述的可编程电路中，所述第一编程单元的源极与所述第一控制单元的漏极连接。
可选的，在所述的可编程电路中，所述第二编程单元的第一端与所述第一编程单元的源极以及所述第一控制单元的漏极连接；所述第二编程单元的第二端与所述第二选择单元的源极以及所述第二控制单元的漏极连接。
可选的，在所述的可编程电路中，所述第一控制单元的源极和所述第二控制单元的源极均接地。
可选的，在所述的可编程电路中，所述可编程电路还包括输出比较单元，所述输出比较单元与所述第一选择单元的漏极以及所述第一编程单元的栅极连接；所述输出比较单元用于提供参考电流，并与流经所述第一编程单元的电流值比较，以转换成逻辑值输出。
可选的，在所述的可编程电路中，所述输出比较单元包括比较器、参考电阻和比较晶体管；其中，
所述比较器的第一端与所述第一选择单元的漏极、所述第一编程单元的栅极连接；
所述比较器的第二端与所述参考电阻以及比较晶体管串联相接；所述比较晶体管的漏极与所述参考电阻连接，所述比较晶体管的源极接地，所述比较晶体管的栅极接入参考电源；
所述比较器的第三端为输出端口。
基于同一发明构思，本发明还提供一种可编程电路的编程方法，包括：第一次编程和第二次编程；其中，
在所述第一次编程中，导通所述第一选择单元和所述第二控制单元，断开所述第二选择单元和所述第一控制单元，以使所述第一编程单元由高阻态变为低阻态，所述第二编程单元保持低阻态，则所述第一选择单元、所述第一编程单元、所述第二编程单元和所述第二控制单元形成通路；
在所述第二次编程中，执行所述第一次编程后，所述第一编程单元保持低阻态，导通所述第二选择单元和所述第一控制单元，断开所述第一选择单元和所述第二控制单元，则所述第二选择单元、所述第二编程单元和所述第一控制单元形成通路，以使所述第二编程单元由低阻态变为高阻态。
基于同一发明构思，本发明还提供一种可编程电路的读取方法，包括：导通所述第二控制单元，断开所述第一选择单元、所述第二选择单元以及所述第一控制单元，以使所述第一编程单元、所述第二编程单元和所述第二控制单元形成通路；获取所述通路中的电流值，并将所述电流值转换为逻辑值输出。
综上所述，本发明提供一种可编程电路及其编程方法、读取方法，所述可编程电路包括：第一选择单元、第二选择单元、第一编程单元、第二编程单元、第一控制单元以及第二控制单元。所述第一选择单元、所述第一编程单元以及第一控制单元串联相接；所述第二编程单元的第一端与所述第一编程单元以及所述第一控制单元连接；所述第二编程单元的第二端与所述第二选择单元以及所述第二控制单元连接。当对所述第一编程单元编程时，所述第一选择单元、所述第一编程单元和第二控制单元形成通路。当对所述第二编程单元编程时，所述第二选择单元、所述第二编程单元和第一控制单元形成通路。本发明通过设置两个编程单元，并能够形成两条编程通路，以实现两次编程的功能，提高器件的性能。
附图说明
图1是本发明实施例的一种反熔丝电路图；
图2是本发明实施例的一种可编程电路图；
图3是本发明实施例的输出比较单元电路示意图；
图4是本发明实施例的第一编程时可编程电路示意图；
图5是本发明实施例的第二编程时可编程电路示意图；
图6是本发明实施例的可编程电路读取示意图；
其中，附图标记说明：
10-反熔丝晶体管；101-第一选择单元；102-第二选择单元；200-第一编程单元；300-第二编程单元；401-第一控制单元；402-第二控制单元；500-输出比较单元。
具体实施方式
请参阅图1，现有的反熔丝电路通常为一个反熔丝晶体管10接一个NMOS管。反熔丝晶体管10的源极与NMOS管的漏极相接，NMOS管的源极接地。当反熔丝晶体管10的栅极接入高电平，所述NMOS管的栅极也接入一高电平，使得所述反熔丝晶体管10导通，则所述反熔丝晶体管10从高阻态变成低阻态，所述NMOS管导通，则所述反熔丝电路从高阻态变成低阻态，实现一次编程，但因所述反熔丝晶体管10只能进行一次编程，故现有的反熔丝电路无法实现二次编程，器件的拓展性较低，成本较高。
因此，为解决该技术问题，本发明提供一种新的可编程电路，以实现电路的二次编程功能，提高器件性能，增强其拓展性。
以下结合附图和具体实施例对本发明提出的一种可编程电路及其编程方法、读取方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
为解决上述技术问题，本实施例提供一种可编程电路。请参阅图2，所述可编程电路包括：第一选择单元101、第二选择单元102、第一编程单元200、第二编程单元300、第一控制单元401以及第二控制单元402。
所述第一选择单元101、所述第一编程单元200以及第一控制单元401依次串联相接。所述第二编程单元300的第一端与所述第一编程单元200以及所述第一控制单元401连接；所述第二编程单元300的第二端与所述第二选择单元102以及所述第二控制单元402连接。
当对所述第一编程单元编程200时，所述第一选择单元101、所述第一编程单元200和所述第二控制单元402形成通路；
当对所述第二编程单元编程300时，所述第二选择单元102、所述第二编程单元300和所述第一控制单元402形成通路。
具体的，在本实施例中，所述第一编程单元200为反熔丝晶体管，所述第二编程单元300为电熔丝。当所述反熔丝晶体管导通时，所述反熔丝晶体管会从高阻态变成低阻态；当所述电熔丝导通时，所述电熔丝会从低阻态变成高阻态。进一步的，所述第一选择单元101、所述第二选择单元102、所述第一控制单元401以及所述第二控制单元402均为MOS管。在一种实施例中，所述第一选择单元101为PMOS管，所述第二选择单元102为PMOS管、所述第一控制单元401为NMOS管以及所述第二控制单元402为NMOS管。
请继续参阅图2，所述第一选择单元101的源极与所述第一编程单元200的栅极连接。所述第一编程单元200的源极与所述第一控制单元401的漏极连接。所述第二编程单元300的第一端与所述第一编程单元200的源极以及所述第一控制单元401的漏极连接。所述第二编程单元300的第二端与所述第二选择单元102的源极以及所述第二控制单元402的漏极连接。所述第一控制单元401的源极和所述第二控制单元402的源极均接地。
此外，所述可编程电路还包括输出比较单元500，所述输出比较单元500与所述第一选择单元101的漏极以及所述第一编程单元200的栅极连接；所述输出比较单元500用于提供参考电流，并与流经所述第一编程单元200的电流值比较，以转换成逻辑值输出。
具体的，请参阅图3，所述输出比较单元500包括比较器501、参考电阻502和比较晶体管503。可选的，所述比较晶体管503为NMOS管。其中，所述比较器501的第一端a与所述第一选择单元101的漏极以及第一编程单元200的栅极连接。所述比较器501的第二端b与所述参考电阻502以及比较晶体管503串联相接。具体的，所述比较晶体管503的漏极与所述参考电阻502连接，所述比较晶体管503的源极接地，所述比较晶体管503的栅极接入参考电源。所述比较器503的第三端c为输出端口。
本实施例通过在现有的反熔丝电路中接入第二编程单元300、所述第二选择单元102以及所述第二控制单元402。其中，第二编程单元300中的电熔丝和所述第一编程单元200中的反熔丝晶体管均属于一次性可编程器件。当所述反熔丝晶体管导通时，所述反熔丝晶体管从高阻态变成低阻态；当所述电熔丝导通时，所述电熔丝从低阻态变成高阻态。本实施例提供的所述可编程电路通过加设一电熔丝，能够实现在完成所述反熔丝晶体管的编程后，再次通过所述电熔丝进行第二次编程。
基于同一发明构思，本实施例还提供一种可编程电路的编程方法，包括：第一次编程和第二次编程。其中，
请参阅图4(图示虚线表示电路断开)，在所述第一次编程中，导通所述第一选择单元101和所述第二控制单元402，断开所述第二选择单元102和所述第一控制单元401，以使所述第一编程单元200由高阻态变为低阻态，所述第二编程单元300保持低阻态，则所述第一选择单元101、所述第一编程单元200、所述第二编程单元300和所述第二控制单元402形成通路。
具体的，在本实施例中，在对所述第一编程单元200编程之前，所述反熔丝晶体管呈高阻态，可定义为逻辑值“1”。所述第一选择单元101的漏极接入高电平，所述第一选择单元101的栅极接低电平，使得所述第一选择单元101导通。所述第二选择单元102的漏极和栅极均接高电平，使得所述第二选择单元102断开。所述第一控制单元401的栅极接低电平，以使所述第一控制单元401断开。且所述第二控制单元402的栅极接高电平，以使所述第二控制单元402导通。因此，所述第一选择单元101、所述第一编程单元200、所述第二编程单元300和所述第二控制单元402形成通路，使得所反熔丝晶体管导通，则所述反熔丝晶体管从高阻态变成低阻态，可定义为逻辑值“0”，而所述第二编程单元保持低阻态，即所述电熔丝没有断开。由此经过第一次编程，所述可编程电路从逻辑值“1”编程为逻辑值“0”。
进一步的，本实施例中所指“高电平”为工作电压，所述“低电平”指接地(0V)。可选的，例如：在28nm工艺平台中所述工作电压是0.9V，在50LP工艺平台中所述工作电压是1.2V。
请参阅图5(图示虚线表示电路断开)，在所述第二次编程中，执行所述第一次编程后，所述第一编程单元200保持低阻态，导通所述第二选择单元102和所述第一控制单元401，断开所述第一选择单元101和所述第二控制单元402，则所述第二选择单元102、所述第二编程单元300和所述第一控制单元401形成通路，以使所述第二编程单元300由低阻态变为高阻态。
具体的，在本实施例中，执行完成所述第一次编程后，所述反熔丝晶体管呈低阻态，并在所述第一选择单元101的漏极和栅极接入高电平，以断开所述第一选择单元101。在所述第二选择单元102的栅极接低电平，漏极接入高电平，以导通所述第二选择单元102。在所述第一控制单元401的栅极接高电平，以导通所述第一控制单元401。并在所述第二选择单元402的栅极接入低电平，以使所示第二选择单元402断开。则所述第二选择单元102、所述第二编程单元300和所述第一控制单元401形成通路，电流经所述电熔丝，使得所述电熔丝熔断。所述第二编程单元从低阻态变成高阻态。进一步的，经过所述第二次编程后，所述可编程电路从低阻态变成高阻态，则从逻辑值“0”编程为逻辑值“1”。
基于同一发明构思，本实施例还提供一种可编程电路的读取方法，请参阅图6(图示虚线表示电路断开)，包括：导通所述第二控制单元402，断开所述第一选择单元101、所述第二选择单元102以及所述第一控制单元402，以使所述第一编程单元200、所述第二编程单元300和所述第二控制单元402形成通路。所述比较放大单元500获取所述通路中的电流值，所述电流值对应着所述可编程电路中的阻态情况，经比较可将所述电流值转换为逻辑值输出。
具体的，在本实施例中所述第一选择单元101和所述第二选择单元102的栅极和漏极均接高电平，以使所述第一选择单元101和所述第二选择单元102断开。所述第一控制单元401的栅极接低电平，以使所述第一控制单元401断开。所述第二控制单元402的栅极接高电平，以使所述第二控制单元402导通。则使在可编程电路中，所述第一编程单元200、所述第二编程单元300和所述第二控制单元402形成通路。所述输出比较单元获取经所述第一编程单元200的电流值，并将所述电流值转换为逻辑值输出。进一步的，当所述可编程电路为高阻态时，输出逻辑值“1”，当为低阻态时，输出逻辑值为“0”。
综上所述，本实施例提供一种可编程电路及其编程方法、读取方法，通过设置两个编程单元，并能够形成两条编程通路，以实现两次编程的功能，提高器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种可编程电路，其特征在于，所述可编程电路包括：第一选择单元、第二选择单元、第一编程单元、第二编程单元、第一控制单元以及第二控制单元；
所述第一选择单元、所述第一编程单元以及第一控制单元依次串联相接；所述第二编程单元的第一端与所述第一编程单元以及所述第一控制单元连接；所述第二编程单元的第二端与所述第二选择单元以及所述第二控制单元连接；
当对所述第一编程单元编程时，所述第一选择单元、所述第一编程单元和所述第二控制单元形成通路；
当对所述第二编程单元编程时，所述第二选择单元、所述第二编程单元和所述第一控制单元形成通路。
2.根据权利要求1所述的可编程电路，其特征在于，所述第一编程单元为反熔丝晶体管，所述第二编程单元为电熔丝；所述第一选择单元、所述第二选择单元、所述第一控制单元以及所述第二控制单元均为MOS管。
3.根据权利要求2所述的可编程电路，其特征在于，所述第一选择单元的源极与所述第一编程单元的栅极连接。
4.根据权利要求2所述的可编程电路，其特征在于，所述第一编程单元的源极与所述第一控制单元的漏极连接。
5.根据权利要求2所述的可编程电路，其特征在于，所述第二编程单元的第一端与所述第一编程单元的源极以及所述第一控制单元的漏极连接；所述第二编程单元的第二端与所述第二选择单元的源极以及所述第二控制单元的漏极连接。
6.根据权利要求2所述的可编程电路，其特征在于，所述第一控制单元的源极和所述第二控制单元的源极均接地。
7.根据权利要求2所述的可编程电路，其特征在于，所述可编程电路还包括输出比较单元，所述输出比较单元与所述第一选择单元的漏极以及所述第一编程单元的栅极连接；所述输出比较单元用于提供参考电流，并与流经所述第一编程单元的电流值比较，以转换成逻辑值输出。
8.根据权利要求7所述的可编程电路，其特征在于，所述输出比较单元包括比较器、参考电阻和比较晶体管；其中，
所述比较器的第一端与所述第一选择单元的漏极、所述第一编程单元的栅极连接；
所述比较器的第二端与所述参考电阻以及比较晶体管串联相接；所述比较晶体管的漏极与所述参考电阻连接，所述比较晶体管的源极接地，所述比较晶体管的栅极接入参考电源；
所述比较器的第三端为输出端口。
9.一种可编程电路的编程方法，其特征在于，使用如权利要求1-8中任意一项所述的可编程电路，所述可编程电路的编程方法包括：第一次编程和第二次编程；其中，
在所述第一次编程中，导通所述第一选择单元和所述第二控制单元，断开所述第二选择单元和所述第一控制单元，以使所述第一编程单元由高阻态变为低阻态，所述第二编程单元保持低阻态，则所述第一选择单元、所述第一编程单元、所述第二编程单元和所述第二控制单元形成通路；
在所述第二次编程中，执行所述第一次编程后，所述第一编程单元保持低阻态，导通所述第二选择单元和所述第一控制单元，断开所述第一选择单元和所述第二控制单元，则所述第二选择单元、所述第二编程单元和所述第一控制单元形成通路，以使所述第二编程单元由低阻态变为高阻态。
10.一种可编程电路的读取方法，其特征在于，使用如权利要求1-8中任意一项所述的可编程电路，所述可编程电路的读取方法包括：导通所述第二控制单元，断开所述第一选择单元、所述第二选择单元以及所述第一控制单元，以使所述第一编程单元、所述第二编程单元和所述第二控制单元形成通路；获取所述通路中的电流值，并将所述电流值转换为逻辑值输出。
CN202010760424.3A 2020-07-31 2020-07-31 可编程电路及其编程方法、读取方法 Active CN111881638B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010760424.3A CN111881638B (zh) 2020-07-31 2020-07-31 可编程电路及其编程方法、读取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010760424.3A CN111881638B (zh) 2020-07-31 2020-07-31 可编程电路及其编程方法、读取方法

Publications (2)

Publication Number Publication Date
CN111881638A true CN111881638A (zh) 2020-11-03
CN111881638B CN111881638B (zh) 2024-04-26

Family

ID=73204932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010760424.3A Active CN111881638B (zh) 2020-07-31 2020-07-31 可编程电路及其编程方法、读取方法

Country Status (1)

Country Link
CN (1) CN111881638B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060152272A1 (en) * 2005-01-12 2006-07-13 Atsushi Sueoka Semiconductor integrated circuit with electrically programmable fuse
CN101361139A (zh) * 2005-08-05 2009-02-04 飞思卡尔半导体公司 一次可编程存储器及其操作方法
CN103247336A (zh) * 2012-02-06 2013-08-14 美格纳半导体有限公司 非易失性存储装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060152272A1 (en) * 2005-01-12 2006-07-13 Atsushi Sueoka Semiconductor integrated circuit with electrically programmable fuse
CN101361139A (zh) * 2005-08-05 2009-02-04 飞思卡尔半导体公司 一次可编程存储器及其操作方法
CN103247336A (zh) * 2012-02-06 2013-08-14 美格纳半导体有限公司 非易失性存储装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵立明;刘利峰;陈力颖;毕胜兰;: "基于标准制作工艺的一次性可编程存储的研究", 电子技术, no. 12 *

Also Published As

Publication number Publication date
CN111881638B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
US7538597B2 (en) Fuse cell and method for programming the same
US5412593A (en) Fuse and antifuse reprogrammable link for integrated circuits
US7459350B2 (en) Method for fabricating a protection circuit located under fuse window
US8305822B2 (en) Fuse circuit and semiconductor memory device including the same
Chung et al. A 512× 8 electrical fuse memory with 15μm 2 cells using 8-sq asymmetric fuse and core devices in 90nm CMOS
US7995367B2 (en) Circuit arrangement comprising a non-volatile memory cell and method
CN112582013A (zh) 反熔丝存储单元电路、阵列电路及其读写方法
JP2008192779A (ja) 電気ヒューズ回路
US6693481B1 (en) Fuse circuit utilizing high voltage transistors
CN210271793U (zh) 反熔丝存储单元电路及阵列电路
JP2006253353A (ja) 電気ヒューズモジュール
US7915949B2 (en) Implementing eFuse resistance determination before initiating eFuse blow
CN111445943B (zh) 一种片上一次可编程电路
US11183257B1 (en) Programmable memory
JP2010267803A (ja) 半導体装置
US7002219B1 (en) Electrical fuse for integrated circuits
US20230377666A1 (en) Mim efuse memory devices and fabrication method thereof
KR100673002B1 (ko) 트랜지스터의 누설전류 패스를 이용한 이-퓨즈 회로
CN111881638B (zh) 可编程电路及其编程方法、读取方法
CN110400595B (zh) 一种具备修正功能的antifuse电路
CN108694976B (zh) 存储器***
Kim et al. Design and measurement of a 1-kBit eFuse one-time programmable memory IP based on a BCD process
CN115857605A (zh) 一种熔丝修调电路
US9805815B1 (en) Electrical fuse bit cell and mask set
JP2005332964A (ja) 半導体集積回路装置のヒューズ素子回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant