CN111865263B - 一种双路数控跳频陷波器 - Google Patents

Abstract

本发明提出了一种双路数控跳频陷波器，包括第一射频开关、第二射频开关、第三射频开关、第一定向耦合器、第二定向耦合器、第一数控跳频滤波器、第二数控跳频滤波器、第三数控跳频滤波器、第四数控跳频滤波器、第一50Ω负载、第二50Ω负载、第三50Ω负载、第四50Ω负载及单片机主控单元。本发明可通过控制三个射频开关信号通道的选通，来实现陷波器的单通道独立陷波、双路陷波、旁路等多种工作模式，选择工作模式的灵活度高，且在陷波器工作于双路陷波模式时可同时过滤两个干扰大信号，滤波效果好。

Description

一种双路数控跳频陷波器

技术领域

本发明涉及跳频陷波器技术领域，尤其涉及一种双路数控跳频陷波器。

背景技术

宽带接收机工作时，若接收到空间的单个或多个大功率干扰信号，接收前端的低噪声放大器、AD等会出现严重的信号阻塞，会影响到***的正常工作，因而宽带接收机必须要求射频接收前端具有选择性消除大信号同时保留需要接收的小信号的功能。

数控跳频陷波器为用于宽带接收机前端消除大信号的装置，传统数控跳频陷波器常被设计为一次只能过滤单个干扰大信号，无法同时过滤两个干扰信号，当需要过滤的干扰较多时，滤波效果差；且无法选择是否进行滤波，选择工作模式的灵活度低。

发明内容

有鉴于此本发明提出了一种双路数控跳频陷波器，以解决传统数控跳频陷波器无法同时过滤两个干扰信号且选择工作模式的灵活度低的问题。

本发明的技术方案是这样实现的：一种双路数控跳频陷波器，包括第一射频开关、第二射频开关、第三射频开关、第一定向耦合器、第二定向耦合器、第一数控跳频滤波器、第二数控跳频滤波器、第三数控跳频滤波器、第四数控跳频滤波器、第一50Ω负载、第二50Ω负载、第三50Ω负载、第四50Ω负载及单片机主控单元，第二射频开关包括3-4信号通道、1-4信号通道及3-2信号通道；

单片机主控单元分别与第一射频开关、第二射频开关、第三射频开关、第一数控跳频滤波器、第二数控跳频滤波器、第三数控跳频滤波器及第四数控跳频滤波器相连；

射频输入信号输入第一射频开关，第一射频开关的第一信号通道连接第三射频开关的第一信号通道，第一射频开关的第二信号通道连接第二射频开关的端口1，第二射频开关的端口2连接第三射频开关的第二信号通道；

第一射频开关的第三信号通道连接第一定向耦合器的输入端，第一定向耦合器的隔离端连接第二射频开关的端口3，第二射频开关的端口4连接第二定向耦合器的输入端，第二定向耦合器的隔离端连接第三射频开关的第三信号通道；

第一定向耦合器的直通端依次经第一数控跳频滤波器、第一50Ω负载接地，第一定向耦合器的耦合端依次经第二数控跳频滤波器、第二50Ω负载接地，第二定向耦合器的直通端依次经第三数控跳频滤波器、第三50Ω负载接地，第二定向耦合器的耦合端依次经第四数控跳频滤波器、第四50Ω负载接地。

可选的，第一定向耦合器和第二定向耦合器的频率范围为1MHz～40MHz。

可选的，第一数控跳频滤波器、第二数控跳频滤波器、第三数控跳频滤波器及第四数控跳频滤波器均为十二路PIN开关电容陈列。

可选的，第一数控跳频滤波器、第二数控跳频滤波器、第三数控跳频滤波器或第四数控跳频滤波器包括电感L1～L5、电容C1～C2、PIN开关电容阵列K1以及PIN开关电容阵列K2；

前级电路依次经串联的电感L1、电感L2、电感L3、电感L4连接后级电路，电感L1与电感L2的公共端经电容C1接地，PIN开关电容阵列K1与电容C1并联，电感L3与电感L4的公共端经电容C2接地，PIN开关电容阵列K2与电容C2并联，电感L2与电感L3的公共端经电感L5接地。

可选的，PIN开关电容阵列K1包括电阻R1～R3、电容C3～C4以及PIN二极管D1～D2；

电阻R1的一端依次经PIN二极管D1的负极、PIN二极管D1的正极、PIN二极管D2的负极、PIN二极管D2的正极接地，电阻R1的另一端接入控制信号，PIN二极管D1与PIN二极管D2的公共端经电容C3连接电感L1与电感L2的公共端，电阻R2与PIN二极管D1并联，电阻R3与PIN二极管D2并联，电阻R1与PIN二极管D1负极的公共端经电容C4接地。

可选的，PIN开关电容阵列K1还包括电感L6以及NMOS管S1；

电感L6接入电感L5与地之间，电感L6靠近电感L5的一端还连接NMOS管S1的漏极，电感L6接地的一端还连接NMOS管S1的源极，单片机主控单元连接NMOS管S1的栅极。

可选的，PIN开关电容阵列K1还包括电感L7以及电容C5～C6；

电感L7接入电感L6与地之间，电感L5与电感L6的公共端经电容C5接地，电感L7接地的一端还经电容C6接地。

本发明的双路数控跳频陷波器相对于现有技术具有以下有益效果：

(1)本发明的双路数控跳频陷波器可通过控制三个射频开关信号通道的选通，来实现陷波器的单通道独立陷波、双路陷波、旁路等多种工作模式，选择工作模式的灵活度高，且在陷波器工作于双路陷波模式时可同时过滤两个干扰大信号，滤波效果好；

(2)通过设置电感L6以及NMOS管S1，可在跳频滤波器跳变到频率的低端时控制NMOS管S1导通，电感L5与电感L6共同作为双调谐电路的耦合电感，加大耦合电感，可在跳频滤波器跳变到频率的高端时控制NMOS管S1截止，仅电感L5作为双调谐电路的耦合电感，减小耦合电感，解决了数控跳频滤波器在高低频率性能一致性差的问题；

(3)通过电感L7以及电容C5～C6构成的补偿网络补偿了因NMOS管S1导致的耦合电路的插损，提高了跳频滤波器的性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的双路数控跳频陷波器的结构示意图；

图2为本发明的数控跳频滤波器的电路图；

图3为本发明的PIN开关电容阵列的部分电路图；

图4为NMOS管S1导通时耦合电路的等效示意图。

具体实施方式

下面将结合本发明实施方式，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

如图1所示，本实施例的双路数控跳频陷波器包括第一射频开关、第二射频开关、第三射频开关、第一定向耦合器、第二定向耦合器、第一数控跳频滤波器、第二数控跳频滤波器、第三数控跳频滤波器、第四数控跳频滤波器、第一50Ω负载、第二50Ω负载、第三50Ω负载、第四50Ω负载及单片机主控单元，第二射频开关包括3-4信号通道、1-4信号通道及3-2信号通道。

单片机主控单元分别与第一射频开关、第二射频开关、第三射频开关、第一数控跳频滤波器、第二数控跳频滤波器、第三数控跳频滤波器及第四数控跳频滤波器相连。射频输入信号输入第一射频开关，第一射频开关的第一信号通道连接第三射频开关的第一信号通道，第一射频开关的第二信号通道连接第二射频开关的端口1，第二射频开关的端口2连接第三射频开关的第二信号通道。第一射频开关的第三信号通道连接第一定向耦合器的输入端，第一定向耦合器的隔离端连接第二射频开关的端口3，第二射频开关的端口4连接第二定向耦合器的输入端，第二定向耦合器的隔离端连接第三射频开关的第三信号通道。第一定向耦合器的直通端依次经第一数控跳频滤波器、第一50Ω负载接地，第一定向耦合器的耦合端依次经第二数控跳频滤波器、第二50Ω负载接地，第二定向耦合器的直通端依次经第三数控跳频滤波器、第三50Ω负载接地，第二定向耦合器的耦合端依次经第四数控跳频滤波器、第四50Ω负载接地。

其中，单片机主控单元用于控制第一射频开关、第二射频开关及第三射频开关从各自多个信号通道中选择一路连通，控制第一数控跳频滤波器、第二数控跳频滤波器、第三数控跳频滤波器及第四数控跳频滤波器的谐振频率来实现频率的变换。第一射频开关可为1×3的射频开关，第二射频开关的端口3与端口2可形成第二射频开关的第一信号通道，端口1与端口4可形成第二射频开关的第二信号通道，端口3与端口4可形成第二射频开关的第三信号通道，第三射频开关可为3×1的射频开关。第一定向耦合器和第二定向耦合器的频率范围为1MHz-40MHz，具有较高的隔离度，可将输入信号变换成两个等幅度、相位差为90度的信号。第一数控跳频滤波器与第二数控跳频滤波器的性能接近且同步受控，第三数控跳频滤波器与第四数控跳频滤波器的性能接近且同步受控。第一数控跳频滤波器、第二数控跳频滤波器、第三数控跳频滤波器及第四数控跳频滤波器均为十二路PIN开关电容陈列，可实现跳频滤波器中心频率精确快速响应、高选择性、小带宽，较低的输入驻波比。

本实施例中，若第一射频开关的第一信号通道选通且第三射频开关的第一信号通道选通，射频输入信号经第一射频开关、第三射频开关直接输出，不经过任何陷波器，双路数控跳频陷波器工作于旁路模式。

若第一射频开关的第二信号通道选通、第二射频开关的第二信号通道选通且第三射频开关的第三信号通道选通，射频输入信号经第一射频开关、第二射频开关到达第二定向耦合器的输入端，第二定向耦合器将输入信号变换成两个等幅度、相位差为90度的信号，当这两个信号经过第三、第四跳频滤波器的中心频率时，会经过50欧姆负载吸收到地，当这两个信号经过第三、第四跳频滤波器的阻带时，会被反射到输出端口合成一个信号输出，幅度略低于输入信号，差额的部分为第二定向耦合器的***损耗。若若第一射频开关的第二信号通道选通、第二射频开关的第二信号通道选通且第三射频开关的第三信号通道选通，射频输入信号经第一射频开关、第二射频开关到达第二定向耦合器的输入端，第二定向耦合器将输入信号变换成两个等幅度、相位差为90度的信号，当这两个信号经过第三、第四跳频滤波器的中心频率时，会经过50欧姆负载吸收到地，当这两个信号经过第三、第四跳频滤波器的阻带时，会被反射到输出端口合成一个信号输出，幅度略低于输入信号，差额的部分为第二定向耦合器的***损耗，此时双路数控跳频陷波器工作于单通道独立陷波模式，可过滤一个干扰大信号。

若第一射频开关的第三信号通道选通、第二射频开关的第一信号通道选通且第三射频开关的第二信号通道选通，射频输入信号经第一射频开关到达第一定向耦合器的输入端，第一定向耦合器将输入信号变换成两个等幅度、相位差为90度的信号，当这两个信号经过第一、第二跳频滤波器的中心频率时，会经过50欧姆负载吸收到地，当这两个信号经过第一、第二跳频滤波器的阻带时，会被反射到输出端口合成一个信号输出，幅度略低于输入信号，差额的部分为第一定向耦合器的***损耗，此时双路数控跳频陷波器工作于单通道独立陷波模式，可过滤一个干扰大信号。

若第一射频开关的第三信号通道选通、第二射频开关的第三信号通道选通且第三射频开关的第三信号通道选通，射频输入信号经第一射频开关到达第一定向耦合器的输入端，第一定向耦合器将输入信号变换成两个等幅度、相位差为90度的信号，当这两个信号经过第一、第二跳频滤波器的中心频率时，会经过50欧姆负载吸收到地，当这两个信号经过第一、第二跳频滤波器的阻带时，会被反射到输出端口合成一个信号输出，经第一定向耦合器输出的射频信号会到达第二定向耦合器进行同样的过程处理，最终输出信号幅度略低于输入信号，差额的部分为第一定向耦合器和第二定向耦合器的***损耗，此时双路数控跳频陷波器工作于双路陷波模式，可过滤两个干扰大信号。

这样，本实施例的双路数控跳频陷波器可通过控制三个射频开关信号通道的选通，来实现陷波器的单通道独立陷波、双路陷波、旁路等多种工作模式，选择工作模式的灵活度高，且在陷波器工作于双路陷波模式时可同时过滤两个干扰大信号，滤波效果好。双路数控跳频陷波器陷波点的响应速度快、陷波中心频率准确、衰减值大，陷波带宽范围小，对有用信号的影响小，陷波器的通带***损耗小，两个陷波频率的互调指标好。

进一步的，本实施例优选第一数控跳频滤波器、第二数控跳频滤波器、第三数控跳频滤波器及第四数控跳频滤波器的电路结构完全相同，对于四个数控跳频滤波器中的任意一个，如图2所示，具体包括电感L1～L5、电容C1～C2、PIN开关电容阵列K1以及PIN开关电容阵列K2。前级电路依次经串联的电感L1、电感L2、电感L3、电感L4连接后级电路，电感L1与电感L2的公共端经电容C1接地，PIN开关电容阵列K1与电容C1并联，电感L3与电感L4的公共端经电容C2接地，PIN开关电容阵列K2与电容C2并联，电感L2与电感L3的公共端经电感L5接地。

其中，前级电路指两个定向耦合器的直通端或耦合端，后级电路指四个50Ω负载。本实施例中，电感L1～L5、电容C1～C2构成基本的双调谐滤波电路，电感L5为耦合电感，PIN开关电容阵列K1与PIN开关电容阵列K2的电路结构完全相同，均包括十二个并联的电容，可通过选择两侧十二个并联电容中的一个来改变数控跳频滤波器的谐振频率，达到调谐的目的，可通过同时改变两侧十二个并联电容中接入的电容来改变数控跳频滤波器的中心频率，实现数控跳频滤波器的频率跳变。

具体的，如图3所示，以PIN开关电容阵列K1为例，包括电阻R1～R3、电容C3～C4以及PIN二极管D1～D2。电阻R1的一端依次经PIN二极管D1的负极、PIN二极管D1的正极、PIN二极管D2的负极、PIN二极管D2的正极接地，电阻R1的另一端接入控制信号，PIN二极管D1与PIN二极管D2的公共端经电容C3连接电感L1与电感L2的公共端，电阻R2与PIN二极管D1并联，电阻R3与PIN二极管D2并联，电阻R1与PIN二极管D1负极的公共端经电容C4接地。

数控跳频滤波器的关键是PIN开关电容阵列中可变电容的选择，本实施例中，电阻R1～R3、电容C3～C4以及PIN二极管D1～D2构成一路电容阵列，PIN开关电容阵列K1及PIN开关电容阵列K2中均具有十二路结构相同的电容阵列。当电阻R1一端接入的控制信号为低电平时，二极管D1和二极管D2导通，电容C3通过二极管D1和二极管D2接入电路，作为PIN开关电容阵列中被选择的可变电容。当电阻R1一端接入的控制信号为高电平时，二极管D1和二极管D2截止，电容C3相当于悬空，与电路断开。这样便实现了PIN开关电容阵列中可变电容的选择，用PIN二极管开关调节电容阵列中的不同电容网络实现电调谐带通滤波器有很大优势，实现的滤波器技术指标高、性能稳定、体积小，便于数字控制。其中，电容C4用于隔直流，避免电阻R1一端接入的控制信号直接到地，电阻R1为限流电阻，电阻R2与电阻R3用于保证二极管D1和二极管D2可靠截止。

本实施例中，通过改变电容控制中心频率变化会引起在频率高低端相对带宽、插损、驻波比一致性变差等问题，造成这些问题的根本原因是滤波器在调谐的情况下为了尽量简单，仅仅改变了谐振电路的电容，而耦合电路没有随之改变，造成了一系列电参数背离电路的设计要求、性能下降，因此改变滤波器性能的关键是不仅电容可调，耦合电感也应随着频率的改变而改变，使其在频率的高端和低端耦合系数尽量符合电路要求。实验证明，当跳频滤波器跳变到频率的低端时，应加大耦合电感，当跳变到频率的高端时，应减少耦合电感，使得跳频滤波器的性能在可变频率范围内尽可能保持一致。

如图2所示，本实施例中PIN开关电容阵列K1还包括电感L6以及NMOS管S1，电感L6接入电感L5与地之间，电感L6靠近电感L5的一端还连接NMOS管S1的漏极，电感L6接地的一端还连接NMOS管S1的源极，单片机主控单元连接NMOS管S1的栅极。这样在单片机主控单元判断跳频滤波器跳变到频率的低端时，可控制NMOS管S1导通，电感L6接入电路，电感L5与电感L6共同作为双调谐电路的耦合电感，这样就加大了耦合电感；在单片机主控单元判断跳频滤波器跳变到频率的高端时，可控制NMOS管S1截止，电感L6短路，仅电感L5作为双调谐电路的耦合电感，这样就减小了耦合电感。这样便解决了数控跳频滤波器在高低频率性能一致性差的问题。

本实施例中，在解决数控跳频滤波器高低频率性能一致性差这一问题时，引入了NMOS管S1，这样会增加电路的插损。MOS管S1造成的插损主要由MOS管S1的导通电阻决定，谐振信号频率越高，插损越大。从而本实施例优选PIN开关电容阵列K1还包括电感L7以及电容C5～C6，电感L7接入电感L6与地之间，电感L5与电感L6的公共端经电容C5接地，电感L7接地的一端还经电容C6接地。如图4所示，R0为MOS管S1的导通电阻，MOS管S1导通时，电感L5、电感L7、电阻R0以及电容C5～C6构成一低通滤波电路，由于MOS管S1造成的插损随谐振频率增大，耦合电路可等效为一高通滤波电路，这样可通过上述低通滤波电路补偿耦合电路的变化趋势，补偿因NMOS管S1导致的耦合电路的插损。这里，当NMOS管S1截止时，电感L5、电感L6及电感L7共同作为耦合电感，当NMOS管S1导通时，电感L5及电感L7作为耦合电感。

以上所述仅为本发明的较佳实施方式而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种双路数控跳频陷波器，其特征在于，包括第一射频开关、第二射频开关、第三射频开关、第一定向耦合器、第二定向耦合器、第一数控跳频滤波器、第二数控跳频滤波器、第三数控跳频滤波器、第四数控跳频滤波器、第一50Ω负载、第二50Ω负载、第三50Ω负载、第四50Ω负载及单片机主控单元，第二射频开关包括3-4信号通道、1-4信号通道及3-2信号通道；

单片机主控单元分别与第一射频开关、第二射频开关、第三射频开关、第一数控跳频滤波器、第二数控跳频滤波器、第三数控跳频滤波器及第四数控跳频滤波器相连；

射频输入信号输入第一射频开关，第一射频开关的第一信号通道连接第三射频开关的第一信号通道，第一射频开关的第二信号通道连接第二射频开关的端口1，第二射频开关的端口2连接第三射频开关的第二信号通道；

第一射频开关的第三信号通道连接第一定向耦合器的输入端，第一定向耦合器的隔离端连接第二射频开关的端口3，第二射频开关的端口4连接第二定向耦合器的输入端，第二定向耦合器的隔离端连接第三射频开关的第三信号通道；

第一定向耦合器的直通端依次经第一数控跳频滤波器、第一50Ω负载接地，第一定向耦合器的耦合端依次经第二数控跳频滤波器、第二50Ω负载接地，第二定向耦合器的直通端依次经第三数控跳频滤波器、第三50Ω负载接地，第二定向耦合器的耦合端依次经第四数控跳频滤波器、第四50Ω负载接地。

2.如权利要求1所述的双路数控跳频陷波器，其特征在于，第一定向耦合器和第二定向耦合器的频率范围为1MHz～40MHz。

3.如权利要求1所述的双路数控跳频陷波器，其特征在于，第一数控跳频滤波器、第二数控跳频滤波器、第三数控跳频滤波器及第四数控跳频滤波器均为十二路PIN开关电容陈列。

4.如权利要求3所述的双路数控跳频陷波器，其特征在于，第一数控跳频滤波器、第二数控跳频滤波器、第三数控跳频滤波器或第四数控跳频滤波器包括电感L1～L5、电容C1～C2、PIN开关电容阵列K1以及PIN开关电容阵列K2；

前级电路依次经串联的电感L1、电感L2、电感L3、电感L4连接后级电路，电感L1与电感L2的公共端经电容C1接地，PIN开关电容阵列K1与电容C1并联，电感L3与电感L4的公共端经电容C2接地，PIN开关电容阵列K2与电容C2并联，电感L2与电感L3的公共端经电感L5接地。

5.如权利要求4所述的双路数控跳频陷波器，其特征在于，PIN开关电容阵列K1包括电阻R1～R3、电容C3～C4以及PIN二极管D1～D2；

电阻R1的一端依次经PIN二极管D1的负极、PIN二极管D1的正极、PIN二极管D2的负极、PIN二极管D2的正极接地，电阻R1的另一端接入控制信号，PIN二极管D1与PIN二极管D2的公共端经电容C3连接电感L1与电感L2的公共端，电阻R2与PIN二极管D1并联，电阻R3与PIN二极管D2并联，电阻R1与PIN二极管D1负极的公共端经电容C4接地。

6.如权利要求5所述的双路数控跳频陷波器，其特征在于，PIN开关电容阵列K1还包括电感L6以及NMOS管S1；

电感L6接入电感L5与地之间，电感L6靠近电感L5的一端还连接NMOS管S1的漏极，电感L6接地的一端还连接NMOS管S1的源极，单片机主控单元连接NMOS管S1的栅极。

7.如权利要求6所述的双路数控跳频陷波器，其特征在于，PIN开关电容阵列K1还包括电感L7以及电容C5～C6；

电感L7接入电感L6与地之间，电感L5与电感L6的公共端经电容C5接地，电感L7接地的一端还经电容C6接地。

Images