CN111858459A - 处理器及计算机 - Google Patents

处理器及计算机 Download PDF

Info

Publication number
CN111858459A
CN111858459A CN202010521904.4A CN202010521904A CN111858459A CN 111858459 A CN111858459 A CN 111858459A CN 202010521904 A CN202010521904 A CN 202010521904A CN 111858459 A CN111858459 A CN 111858459A
Authority
CN
China
Prior art keywords
pcs
protocol selection
pma
processor
selection module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010521904.4A
Other languages
English (en)
Other versions
CN111858459B (zh
Inventor
刘义
黄维
冯雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202010521904.4A priority Critical patent/CN111858459B/zh
Publication of CN111858459A publication Critical patent/CN111858459A/zh
Application granted granted Critical
Publication of CN111858459B publication Critical patent/CN111858459B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/1735—Network adapters, e.g. SCI, Myrinet
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F2015/761—Indexing scheme relating to architectures of general purpose stored programme computers
    • G06F2015/763—ASIC

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

本申请提供一种处理器及计算机，包括多个物理编码子层PCS、至少一个物理媒介适配层PMA以及协议选择模块；其中，多个PCS各自支持的高速传输协议不同；所述协议选择模块用于为所述至少一个PMA中的每个PMA配置连接的PCS。多个PCS中的每个均可以支持互不相同的高速传输协议，每个PMA均可以与多个PCS建立连接。通过利用协议选择模块为每个PMA配置连接的PCS以及与PCS对应的高速传输协议，使得从PMA连接到处理器外的线路所支持的高速传输协议可以实现切换，从而可以使处理器与更多的高速传输协议设备或其他的处理器进行连接，提高处理器的适用范围。

Description

处理器及计算机
技术领域
本申请涉及集成电路领域，具体而言，涉及一种处理器及计算机。
背景技术
同一款中央处理器(Central Processing Unit，简称CPU)在不同的应用场景下通常需要支持多种高速传输协议设备或与其他处理器的相互连接。然而现有的CPU中，高速传输协议与物理媒介适配层(Physical Medium Attachment sublayer，简称PMA)之间的对应关系往往是固定的，这样使得CPU一旦被制造完成，支持的高速传输协议设备通常较为单一，降低了CPU的适用范围。
发明内容
本申请实施例的目的在于提供一种处理器及计算机，用以改善现有技术中的处理器的适用范围较低的问题。
第一方面，本申请实施例提供了一种处理器，包括多个物理编码子层PCS、至少一个物理媒介适配层PMA以及协议选择模块；其中，多个PCS各自支持的高速传输协议不同；所述协议选择模块用于为所述至少一个PMA中的每个PMA配置连接的PCS。
在上述的实施方式中，多个PCS中的每个均可以支持互不相同的高速传输协议，每个PMA均可以与多个PCS建立连接。通过利用协议选择模块为每个PMA配置连接的PCS以及与PCS对应的高速传输协议，使得从PMA连接到处理器外的线路所支持的高速传输协议可以实现切换，从而可以使处理器与更多的高速传输协议设备或其他的处理器进行连接，提高处理器的适用范围。
在一个可能的设计中，所述多个PCS中的每个PCS通过各自对应的至少一组总线经所述协议选择模块与所述至少一个PMA连接，其中，对于所述每个PCS，所述至少一组总线中的一组总线与所述至少一个PMA一个PMA对应；所述协议选择模块用于接收用户输入的协议选择信号，为所述至少一个PMA中的每个PMA从与自身对应连接的PCS中，选择与所述协议选择信号对应的PCS。
在上述的实施方式中，每个PCS可以包括一组总线，也可以包括多组总线，PCS的多组总线中的每组总线可以分别与不相同的PMA连接，即每个PMA可以连接有多个PCS。对于每个PMA来说，协议选择模块可以根据用户输入的协议选择信号来确定该PMA当前与多个PCS中的某个PCS建立连接，使得从PMA连接到处理器外的线路所支持的高速传输协议可以实现切换。
在一个可能的设计中，还包括软件配置模块和软件配置通路，所述软件配置模块经所述软件配置通路与所述协议选择模块连接；所述协议选择信号经由所述软件配置模块、软件配置通路传递至所述协议选择模块。
在上述的实施方式中，用户可以通过软件配置模块向协议选择模块发送协议选择信号，使得用户对协议选择模块的控制变得更加便利。
在一个可能的设计中，所述软件配置模块包括复位寄存器和可配置寄存器；所述复位寄存器用于根据用户输入的状态切换信号，令所述协议选择模块、至少一个PMA以及软件配置通路在复位状态和非复位状态切换；所述可配置寄存器用于接收用户输入的协议选择信号，并将所述协议选择信号经所述软件配置通路传递给所述协议选择模块。
在上述的实施方式中，用户可以先通过控制复位寄存器令协议选择模块、至少一个PMA以及软件配置通路处于复位状态，然后再通过可配置寄存器输入用户欲实现的协议选择信号，令欲实现的协议选择信号对应的PCS与PMA在复位状态下建立连接，可以有效避免PMA切换连接的PCS过程中发生的软件误操作。
在一个可能的设计中，所述软件配置通路包括协议选择寄存器，所述协议选择寄存器与所述可配置寄存器连接；所述协议选择寄存器用于在复位状态下，将所述可配置寄存器发送的协议选择信号向所述协议选择模块传递；所述协议选择寄存器还用于在非复位状态下，接收并保留所述可配置寄存器发送的协议选择信号，并在所述复位状态下将保留的所述协议选择信号向所述协议选择模块传递。
在上述的实施方式中，可配置寄存器向协议选择模块传递的协议选择信号可以被发送给软件配置通路中的协议选择寄存器，该协议选择寄存器可以确保复位状态时协议选择信号才被向协议选择模块传递，避免了因用户误操作而导致的非复位状态下向协议选择模块发送协议选择信号的可能。
在一个可能的设计中，所述至少一个PMA的每个PMA对应至少一个PCS，所述至少一个PCS的每个均具有与所述PMA对应的接口；所述接口设置在与所述每个PMA对应的PCS，设置在PCS的接口通过对应的一组总线与所述协议选择模块连接。
在上述的实施方式中，每个PCS与PMA对应的接口可以设置在对应的PCS自身，PCS与PMA之间可以通过PCS自身的接口连接的总线实现连接。
在一个可能的设计中，所述至少一个PMA的每个PMA对应至少一个PCS，所述至少一个PCS的每个均具有与所述PMA对应的接口；所述接口均设置在协议选择模块，所述至少一个PCS中的每个PCS通过同一组总线与设置在所述协议选择模块的对应的接口连接。
在上述的实施方式中，每个PCS与PMA对应的接口可以设置在协议选择模块，使得多个PCS中的每个PCS可以通过同一组总线与协议选择模块上对应的接口连接，可以减少总线的数量，节约成本。
在一个可能的设计中，所述多个PCS包括处理器CPU互联协议PCS、高速串行计算机扩展总线标准PCIe PCS、串行高技术配置SATA PCS、通用串行总线USB PCS、以太网PCS中的一种或多种。
在上述的实施方式中，PCS可以包括处理器CPU互联协议PCS、高速串行计算机扩展总线标准PCIe PCS、串行高技术配置SATA PCS、通用串行总线USB PCS、以太网PCS中的一种或多种，也可以包括其他的类型，PCS的具体类型不应该理解为是对本申请的限制。
在一个可能的设计中，还包括多种控制器，所述多种控制器的数量与所述多个PCS的数量相同，所述多种控制器与所述多个PCS一一对应。
在一个可能的设计中，还包括处理器CPU核，所述CPU核与所述多种控制器连接。
第二方面，本申请实施例提供了一种计算机，包括上述的处理器。
为使本申请实施例所要实现的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1是本申请实施例提供的处理器的示意性结构框图；
图2是本申请实施例提供的处理器的一种具体实施方式的示意性结构框图；
图3是本申请实施例提供的处理器的另一种具体实施方式的示意性结构框图；
图4是本申请实施例提供的处理器的又一种具体实施方式的示意性结构框图；
图5是本申请实施例提供的计算机的示意性结构框图。
处理器100；PCS 110；协议选择模块120；PMA 130；软件配置模块140；软件配置通路150；控制器160；CPU核170；电路板插槽210。
具体实施方式
对照实施例，现有的CPU的高速传输协议与PMA之间的对应关系往往是固定的，这样使得CPU一旦被制造完成，支持的高速传输协议设备通常较为单一，降低了CPU的适用范围。
在本申请实施例提供的处理器中，每个PMA均可以与多个PCS对应，通过利用协议选择模块为每个PMA配置连接的PCS以及与PCS对应的高速传输协议，使得从PMA连接到处理器外的线路所支持的高速传输协议可以实现切换，从而可以使处理器与更多的高速传输协议设备或其他的处理器进行连接，提高处理器的适用范围。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
请参见图1，图1示出了本申请实施例提供的处理器100的示意性结构框图，本申请实施例提供的处理器100包括多个物理编码子层(Physical Coding Sublayer，简称PCS)，至少一个物理媒介适配层(Physical Medium Attachment sublayer，简称PMA)以及协议选择模块120。
多个PCS 110中的每个PCS 110各自支持不同的高速传输协议，请参见图1，PCS110可以包括中央处理器100CPU互联协议PCS 110、高速串行计算机扩展总线标准(Peripheral Component Interconnect Express，简称PCIe)PCS 110、串行高技术配置(Serial Advanced Technology Attachment，简称SATA)PCS 110、通用串行总线(Universal Serial Bus，简称USB)PCS 110、以太网PCS 110中的一种或多种。上述的多个PCS 110分别对应各自的高速传输协议，例如PCIe PCS 110对应PCIe高速传输协议，SATAPCS 110对应SATA高速传输协议，以太网PCS 110对应千兆以太网高速传输协议。PMA 130可以用于执行总线的并串/串并转换。
协议选择模块120用于为至少一个PMA 130中的每个PMA 130配置连接的PCS 110。对于多个PCS 110中的每个PCS 110，可以通过各自对应的总线经协议选择模块120与PMA130连接；PCS 110也可以直接通过对应的总线直接与PMA 130连接，由协议选择模块120来控制每个PMA 130与多个PCS 110连接电路的导通或断开。
为了便于描述，不妨以每个PCS 110可以通过各自对应的总线经协议选择模块120与PMA 130连接为例进行说明：每个PCS 110各自对应的总线组的数量可以不同，例如，PCIePCS 110可以有四组总线，四组总线经协议选择模块120分别与四个不同的PMA 130连接；SATA PCS 110可以有两组总线，两组总线经协议选择模块120分别与两个不同的PMA 130连接；USB PCS 110可以有一组总线，一组总线经协议选择模块120与一个PMA 130连接。其中，每组总线均可以包括四条总线lane。
不妨设PMA 130的数量为四个，分别是第一PMA 130、第二PMA 130、第三PMA 130、第四PMA 130，PCIe PCS 110的四组总线可以分别与第一PMA 130、第二PMA 130、第三PMA130、第四PMA 130连接；SATA PCS 110的两组总线可以经用户设置，分别与四个PMA 130中的任意两个连接，不妨设分别与第一PMA 130和第四PMA 130连接；USB PCS 110的一组总线可以经用户设置，与四个PMA 130中的任意一个连接，不妨设与第三PMA 130连接。
因此，第一PMA 130可以与PCIe PCS 110或SATA PCS 110连接；
第二PMA 130与PCIe PCS 110连接；
第三PMA 130可以与PCIe PCS 110或USB PCS 110连接；
第四PMA 130可以与PCIe PCS 110或SATA PCS 110连接。
协议选择模块120可以接收用户输入的协议选择信号，并根据协议选择信号来确定第一PMA 130、第三PMA 130以及第四PMA 130分别连接的PCS 110。例如，每个PCS 110均有各自对应的协议选择信号，例如010对应PCIe PCS，011对应SATA PCS。协议选择模块120在为第一PMA 130选择PCS 110时，可以获取第一PMA 130对应的协议选择信号，并根据协议选择信号的具体数值确定第一PMA 130与PCIe PCS连接或与SATA PCS连接。可选地，协议选择信号可以携带有PMA的身份标识，表征该协议选择信号具体对应的PMA。
可选地，在一种具体实施方式中，协议选择模块120接收的协议选择信号也可以从与外部设备连接的电路板插槽210传入，电路板插槽210可以设置有感应芯片，用于感应插槽连接的设备类型，并将设备类型以协议选择信号的形式传递给协议选择模块120，以使协议选择模块120为PMA130确定与外部设备的设备类型对应的PCS 110。在本申请实施例中，协议选择信号的具体来源不应该理解为是对本申请的限制。
在上述的实施例中，可以通过利用协议选择模块120为每个PMA 130配置连接的PCS 110，使得从PMA 130连接到处理器100外的线路所支持的高速传输协议可以实现切换，从而可以使处理器100与更多的高速传输协议设备或其他的处理器100进行连接，提高处理器100的适用范围。
请参见图2，在本申请实施例提供的一种具体实施方式中，处理器100还可以包括软件配置模块140和软件配置通路150，软件配置模块140经软件配置通路150与协议选择模块120连接。协议选择信号可以由用户经软件配置模块140输入，经软件配置通路150传递至协议选择模块120。
可选地，软件配置模块140可以包括复位寄存器(图未示)和可配置寄存器(图未示)。其中，复位寄存器用于根据用户输入的状态切换信号，令协议选择模块120、PMA 130以及软件配置通路150在复位状态和非复位状态切换；可配置寄存器用于接收用户输入的协议选择信号，并将所述协议选择信号经所述软件配置通路150传递给所述协议选择模块120。
可选地，软件配置通路150可以包括协议选择寄存器(图未示)，上述的可配置寄存器可以与协议选择寄存器连接。协议选择寄存器用于在复位状态下，将可配置寄存器发送的协议选择信号向协议选择模块120传递；在非复位状态下，接收并保留可配置寄存器发送的协议选择信号，并在复位状态下将保留的协议选择信号向协议选择模块120传递。
每个PMA 130均对应有至少一个PCS 110，至少一个PCS 110中的每个PCS 110均具有与PMA 130对应的接口(图未示)。
在一种具体实施方式中，上述的接口可以设置在每个PCS 110自身，每个PCS 110通过各自的接口连出一组总线至协议选择模块120，详情请参见图2。每个PCS 110与PMA130对应的接口可以设置在对应的PCS 110自身，PCS 110与PMA 130之间可以通过PCS 110自身的接口连接的总线实现连接。
在另一种具体实施方式中，上述的接口可以设置在协议选择模块120，每个PCS110可以通过同一组总线与设置在协议选择模块120的对应的接口连接，详情请参见图3。每个PCS 110与PMA 130对应的接口可以设置在协议选择模块120，使得多个PCS 110中的每个PCS 110可以通过同一组总线与协议选择模块120上对应的接口连接，可以减少总线的数量，节约成本。
PCS 110与PMA 130之间的接口可以传输如下类型的接口信号：
配置通路接口信号：用户可以根据不同的协议以及不同的速度需求对PMA 130进行配置的信号，其主要表现为数值不经常发生改动。配置通路接口信号包括PMA 130内部的锁相环时钟频率，数据位宽等信息。此接口信号对应的接口可以在各个PCS 110内部实现，也可以实现在协议选择模块120内部。
数据通路接口信号：包括数据有效信号以及数据信号，此接口信号对应的接口可以在各个PCS 110内部实现，由协议选择模块120进行选择。
握手信号：PCS 110与PMA 130之间的请求/响应信号，可以由协议选择模块120进行选择。
PCS 110控制接口信号：包括链路功耗命令、链路速度等由PCS 110发起的指令，可以由协议选择模块120进行选择。
PMA 130发往PCS 110的其他信号。
请参见图4，在本申请的又一种实施例中处理器100还可以包括多种控制器160和CPU核170，多种控制器160可以分别是CPU互联协议控制器160、PCIe控制器160、SATA控制器160、USB控制器160以及千兆以太网控制器160。上述的控制器160分别与对应的PCS 110连接。CPU核170与多种控制器160连接。
多种控制器160可以负责链路训练、链路管理以及负责CPU核170与外部设备或其他CPU的事物处理。
PCS 110负责对发往PMA 130的数据进行编码，或对从PMA 130返回的数据进行解码，由于各个协议编解码的方式不同，因此，每个协议均有各自对应的PCS 110。
软件配置模块140负责基于软件的需求对各个模块进行配置。
协议选择模块120基于用户的配置，选择不同的高速传输协议以及高速传输协议对应的PCS 110。
PMA 130可以根据不同的用户配置工作在不同的速度或不同的高速传输协议。
本申请实施例提供的处理器100的工作原理如下：
在软件配置模块140包括复位寄存器和可配置寄存器，且软件配置通路150不包括协议选择寄存器的情况下：
用户可以先判断协议选择模块120、至少一个PMA 130以及软件配置通路150是否处于复位状态，若是，则用户可以直接通过可配置寄存器输入协议选择信号，该协议选择信号可以直接传递至协议选择模块120，由协议选择模块120依据协议选择信号为PMA 130确定出连接的PCS 110。其中，协议选择模块120依据用户输入的协议选择信号为某一PMA 130确定连接的PCS 110的具体方式上文已经介绍，在此便不做赘述。
若协议选择模块120、至少一个PMA 130以及软件配置通路150处于非复位状态，用户可以先控制复位寄存器，令协议选择模块120、至少一个PMA 130以及软件配置通路150由非复位状态切换成复位状态，然后再通过可配置寄存器输入协议选择信号，该协议选择信号可以直接传递至协议选择模块120，由协议选择模块120依据协议选择信号为PMA 130确定出连接的PCS 110。
用户可以先通过控制复位寄存器令协议选择模块120、至少一个PMA 130以及软件配置通路150处于复位状态，然后再通过可配置寄存器输入用户欲实现的协议选择信号，令欲实现的协议选择信号对应的PCS 110与PMA 130在复位状态下建立连接，可以有效避免PMA 130切换连接的PCS 110过程中发生的软件误操作。
在软件配置模块140包括复位寄存器和可配置寄存器，且软件配置通路150包括协议选择寄存器的情况下：
用户可以在任意时刻通过可配置寄存器输入协议选择信号，用户输入到协议选择信号会被传递给协议选择寄存器。
若协议选择寄存器接收到协议选择信号时软件配置通路150处于复位状态，协议选择寄存器将把协议选择信号发送给协议选择模块120，由协议选择模块120依据协议选择信号为PMA 130确定出连接的PCS 110。
若协议选择寄存器接收到协议选择信号时软件配置通路150处于非复位状态，协议选择寄存器将会保留该协议选择信号，并在软件配置通路150由非复位状态切换成复位状态后，将保留的协议选择信号发送给协议选择模块120，由协议选择模块120依据协议选择信号为PMA 130确定出连接的PCS 110。
该协议选择寄存器可以确保复位状态时协议选择信号才被向协议选择模块120传递，避免了因用户误操作而导致的非复位状态下向协议选择模块120发送协议选择信号的可能，在复位状态下进行PCS 110的切换，可以避免非复位状态下进行切换而产生的毛刺问题及时钟域问题。
上述两种情况在软件配置通路150与功能通路受相同的复位信号控制时，或软件配置通路150与功能通路受不同的复位信号控制时均可以实现。其中，功能通路包括协议选择模块120和PMA 130。
在一种具体实施方式中，也可以不使用复位寄存器，只保留可配置寄存器，在与合适的时钟切换模块配合的情况下，人为地在复位状态下切换PMA 130连接的PCS 110。
本申请实施例提供的处理器100可以根据不同的外部设备的应用需求，被灵活的配置为使用对应高速传输协议的芯片，配置过程灵活安全可控，同时减少了硬件的开销。
请参见图5，本申请实施例还提供了一种计算机，如图5所示，该计算机包括处理器(processor)100、存储器(memory)502和总线503；其中，所述处理器100和存储器502通过所述总线503完成相互间的通信；所述处理器100用于调用所述存储器502中的程序指令，上述处理器100可以是通用处理器，包括CPU，CPU包括多个晶粒DIE，每个晶粒DIE中包括有至少一个CPU核。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (11)

1.一种处理器，其特征在于，包括多个物理编码子层PCS、至少一个物理媒介适配层PMA以及协议选择模块；
其中，多个PCS各自支持的高速传输协议不同；所述协议选择模块用于为所述至少一个PMA中的每个PMA配置连接的PCS。
2.根据权利要求1所述的处理器，其特征在于，
所述多个PCS中的每个PCS通过各自对应的至少一组总线经所述协议选择模块与所述至少一个PMA连接，其中，对于所述每个PCS，所述至少一组总线中的一组总线与所述至少一个PMA一个PMA对应；
所述协议选择模块用于接收用户输入的协议选择信号，为所述至少一个PMA中的每个PMA从与自身对应连接的PCS中，选择与所述协议选择信号对应的PCS。
3.根据权利要求2所述的处理器，其特征在于，还包括软件配置模块和软件配置通路，所述软件配置模块经所述软件配置通路与所述协议选择模块连接；
所述协议选择信号经由所述软件配置模块、软件配置通路传递至所述协议选择模块。
4.根据权利要求3所述的处理器，其特征在于，所述软件配置模块包括复位寄存器和可配置寄存器；
所述复位寄存器用于根据用户输入的状态切换信号，令所述协议选择模块、至少一个PMA以及软件配置通路在复位状态和非复位状态切换；
所述可配置寄存器用于接收用户输入的协议选择信号，并将所述协议选择信号经所述软件配置通路传递给所述协议选择模块。
5.根据权利要求4所述的处理器，其特征在于，所述软件配置通路包括协议选择寄存器，所述协议选择寄存器与所述可配置寄存器连接；
所述协议选择寄存器用于在复位状态下，将所述可配置寄存器发送的协议选择信号向所述协议选择模块传递；
所述协议选择寄存器还用于在非复位状态下，接收并保留所述可配置寄存器发送的协议选择信号，并在所述复位状态下将保留的所述协议选择信号向所述协议选择模块传递。
6.根据权利要求2所述的处理器，其特征在于，所述至少一个PMA的每个PMA对应至少一个PCS，所述至少一个PCS的每个均具有与所述PMA对应的接口；
所述接口设置在与所述每个PMA对应的PCS，设置在PCS的接口通过对应的一组总线与所述协议选择模块连接。
7.根据权利要求2所述的处理器，其特征在于，所述至少一个PMA的每个PMA对应至少一个PCS，所述至少一个PCS的每个均具有与所述PMA对应的接口；
所述接口均设置在协议选择模块，所述至少一个PCS中的每个PCS通过同一组总线与设置在所述协议选择模块的对应的接口连接。
8.根据权利要求1所述的处理器，其特征在于，所述多个PCS包括中央处理器CPU互联协议PCS、高速串行计算机扩展总线标准PCIe PCS、串行高技术配置SATA PCS、通用串行总线USB PCS、以太网PCS中的一种或多种。
9.根据权利要求1所述的处理器，其特征在于，还包括多种控制器，所述多种控制器的数量与所述多个PCS的数量相同，所述多种控制器与所述多个PCS一一对应。
10.根据权利要求8所述的处理器，其特征在于，还包括CPU核，所述CPU核与所述多种控制器连接。
11.一种计算机，其特征在于，包括权利要求1-10任一项所述的处理器。
CN202010521904.4A 2020-06-10 2020-06-10 处理器及计算机 Active CN111858459B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010521904.4A CN111858459B (zh) 2020-06-10 2020-06-10 处理器及计算机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010521904.4A CN111858459B (zh) 2020-06-10 2020-06-10 处理器及计算机

Publications (2)

Publication Number Publication Date
CN111858459A true CN111858459A (zh) 2020-10-30
CN111858459B CN111858459B (zh) 2022-08-16

Family

ID=72987556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010521904.4A Active CN111858459B (zh) 2020-06-10 2020-06-10 处理器及计算机

Country Status (1)

Country Link
CN (1) CN111858459B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113051213A (zh) * 2021-03-02 2021-06-29 长沙景嘉微电子股份有限公司 处理器、数据传输方法、装置和***
CN117851323A (zh) * 2024-01-24 2024-04-09 苏州异格技术有限公司 构建pcie接口的方法及pcie接口构建***

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102187590A (zh) * 2008-10-17 2011-09-14 阿尔特拉公司 集成电路中的多协议通道聚合可配置收发器
CN102812448A (zh) * 2010-02-17 2012-12-05 阿尔特拉公司 用于器件的多协议多数据速率自动速度协商架构
CN103823778A (zh) * 2012-11-16 2014-05-28 阿尔特拉公司 异构高速串行接口***架构
US9170952B1 (en) * 2011-12-28 2015-10-27 Altera Corporation Configurable multi-standard device interface
US20150381338A1 (en) * 2014-06-30 2015-12-31 International Business Machines Corporation Latency-optimized physical coding sublayer
CN107066419A (zh) * 2017-03-23 2017-08-18 桂林理工大学 可扩展的自适应n×n通道数据通信***
CN108574695A (zh) * 2018-04-24 2018-09-25 天津芯海创科技有限公司 协议复用芯片和协议复用方法
CN110321313A (zh) * 2018-03-28 2019-10-11 爱思开海力士有限公司 可配置接口卡

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102187590A (zh) * 2008-10-17 2011-09-14 阿尔特拉公司 集成电路中的多协议通道聚合可配置收发器
CN102812448A (zh) * 2010-02-17 2012-12-05 阿尔特拉公司 用于器件的多协议多数据速率自动速度协商架构
US9170952B1 (en) * 2011-12-28 2015-10-27 Altera Corporation Configurable multi-standard device interface
CN103823778A (zh) * 2012-11-16 2014-05-28 阿尔特拉公司 异构高速串行接口***架构
US20150381338A1 (en) * 2014-06-30 2015-12-31 International Business Machines Corporation Latency-optimized physical coding sublayer
CN107066419A (zh) * 2017-03-23 2017-08-18 桂林理工大学 可扩展的自适应n×n通道数据通信***
CN110321313A (zh) * 2018-03-28 2019-10-11 爱思开海力士有限公司 可配置接口卡
CN108574695A (zh) * 2018-04-24 2018-09-25 天津芯海创科技有限公司 协议复用芯片和协议复用方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113051213A (zh) * 2021-03-02 2021-06-29 长沙景嘉微电子股份有限公司 处理器、数据传输方法、装置和***
CN113051213B (zh) * 2021-03-02 2023-09-22 长沙景嘉微电子股份有限公司 处理器、数据传输方法、装置和***
CN117851323A (zh) * 2024-01-24 2024-04-09 苏州异格技术有限公司 构建pcie接口的方法及pcie接口构建***
CN117851323B (zh) * 2024-01-24 2024-06-07 苏州异格技术有限公司 构建pcie接口的方法及pcie接口构建***

Also Published As

Publication number Publication date
CN111858459B (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
US10521392B2 (en) Slave master-write/read datagram payload extension
CN102023954B (zh) 具有多路i2c总线的装置、处理器、***主板及工控计算机
US7809969B2 (en) Using asymmetric lanes dynamically in a multi-lane serial link
US3961139A (en) Time division multiplexed loop communication system with dynamic allocation of channels
KR20160066032A (ko) 공유 제어 데이터 버스에서의 i2c 슬레이브 디바이스들과 카메라 제어 인터페이스 확장 디바이스들의 공존
US20110087914A1 (en) I2c buffer clock delay detection method
CN108255776B (zh) 一种兼容apb总线的i3c主设备、主从***及通信方法
CN111858459B (zh) 处理器及计算机
KR20160037114A (ko) 직렬 주변장치 인터페이스
CN107643993B (zh) 总线转换接口、总线转换接口的工作方法和通信设备
CN101369948B (zh) 一种实现低功耗的通信***
WO2017171997A1 (en) A method, apparatus and system for communicating between multiple protocols
WO2005060688A2 (en) Serial communication device configurable to operate in root mode or endpoint mode
CN115391261A (zh) 高速***组件互连装置以及包括其的计算***
US10592441B2 (en) Bus communication enhancement based on identification capture during bus arbitration
CN111737183A (zh) 一种服务器及一种i2c总线的通信故障处理方法和***
CN113282532B (zh) 一种通信装置、通信装置的通信方法和电子设备
CN113867787A (zh) 一种服务器网卡之间的切换***和方法
CN115408318A (zh) 高速***组件互连装置及其操作方法
CN113836058A (zh) 一种板卡间数据交换方法、装置、设备及存储介质
CN102902647B (zh) 设置在i2c从机印刷电路板的asic芯片和印刷电路板
JPH03174643A (ja) 直列データ母線用アプリケーシヨン特有集積回路
US11947484B2 (en) Universal serial bus (USB) hub with host bridge function and control method thereof
CN103414487A (zh) 基于cpci总线的短波信道机管控装置
KR20020088046A (ko) 메모리 가속기, 가속 방법과 관련된 인터페이스 카드 및마더보드

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 300450 Tianjin Binhai New Area Huayuan Industrial Zone Haitai West Road 18 North 2-204 Industrial Incubation-3-8

Applicant after: Haiguang Information Technology Co.,Ltd.

Address before: 300450 Tianjin Binhai New Area Huayuan Industrial Zone Haitai West Road 18 North 2-204 Industrial Incubation-3-8

Applicant before: HAIGUANG INFORMATION TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant