CN111858205B - 一种芯片调试方法和*** - Google Patents
一种芯片调试方法和*** Download PDFInfo
- Publication number
- CN111858205B CN111858205B CN202010614657.2A CN202010614657A CN111858205B CN 111858205 B CN111858205 B CN 111858205B CN 202010614657 A CN202010614657 A CN 202010614657A CN 111858205 B CN111858205 B CN 111858205B
- Authority
- CN
- China
- Prior art keywords
- chip
- clock
- debugging
- data
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000012544 monitoring process Methods 0.000 claims abstract description 32
- 230000006870 function Effects 0.000 description 10
- 238000013461 design Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000003993 interaction Effects 0.000 description 3
- 238000009795 derivation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Debugging And Monitoring (AREA)
Abstract
本申请公开了一种芯片调试方法,应用于设置了主时钟以及调试时钟的芯片中,包括:在接收到主时钟运行指令之后,基于主时钟运行芯片,且基于主时钟监控芯片的即时运行数据并存储至预设的存储区域中;在主时钟停止之后,基于调试时钟将当前监控到的芯片的即时运行数据存储至存储区域中;在接收到数据导出指令时,基于调试时钟将存储区域中的数据进行导出以进行芯片调试。应用本申请的方案,通过双时钟有效地获取到芯片的即时运行数据,实现芯片调试。本申请还提供了一种芯片调试***,具有相应技术效果。
Description
技术领域
本发明涉及调试技术领域,特别是涉及一种芯片调试方法和***。
背景技术
随着芯片的发展,芯片的结构也越来越复杂,对硬件调试工作也就提出了更高的要求。在进行硬件调试时,困难在于芯片里面的不透明性。即出现问题的时候,芯片硬件不能像软件那样进行单步调试,不能查看内存情况,更不能设置断点把硬件停下来。
目前的方案主要是JTAG(Joint Test Action Group,联合测试工作组)方式实现芯片调试,这是一种基于扫描路径法的技术。这种方式只能够从芯片外部读取电路中的各个触发器的状态,通过简单的扫描链设计,来观察触发器是否正常工作。JTAG这种方式有设计简单的优势,但是每次读取的数据量很小,无法获得即时的数据,而在实际的调试时,随着芯片日益复杂,往往需要即时运行数据来实现调试。
综上所述,如何有效地获取到芯片的即时运行数据实现芯片调试,是目前本领域技术人员急需解决的技术问题。
发明内容
本发明的目的是提供一种芯片调试方法和***,以有效地获取到芯片的即时运行数据实现芯片调试。
为解决上述技术问题,本发明提供如下技术方案:
一种芯片调试方法,应用于设置了主时钟以及调试时钟的芯片中,包括
在接收到主时钟运行指令之后,基于所述主时钟运行所述芯片,且基于所述主时钟监控所述芯片的即时运行数据并存储至预设的存储区域中;
在所述主时钟停止之后,基于所述调试时钟将当前监控到的所述芯片的即时运行数据存储至所述存储区域中;
在接收到数据导出指令时,基于所述调试时钟将所述存储区域中的数据进行导出以进行芯片调试。
优选的,在所述主时钟停止之后,基于所述调试时钟将当前监控到的所述芯片的即时运行数据存储至所述存储区域中,包括:
在接收到主时钟停止指令之后停止所述主时钟的运行,基于所述调试时钟将当前监控到的所述芯片的即时运行数据存储至所述存储区域中。
优选的,在所述主时钟停止之后,基于所述调试时钟将当前监控到的所述芯片的即时运行数据存储至所述存储区域中,包括:
当所述芯片的运行出现故障时停止所述主时钟的运行,基于所述调试时钟将当前监控到的所述芯片的即时运行数据存储至所述存储区域中。
优选的,所述存储区域为板级片外存储装置中的存储区域。
优选的,基于所述主时钟监控所述芯片的即时运行数据并存储至预设的存储区域中,包括:
基于所述主时钟监控所述芯片的即时运行数据并存储至预设的存储区域中,且在存储时添加存储至所述存储区域中的数据的属性信息;
相应的,基于所述调试时钟将当前监控到的所述芯片的即时运行数据存储至所述存储区域中,包括:
基于所述调试时钟将当前监控到的所述芯片的即时运行数据存储至所述存储区域中,且在存储时添加存储至所述存储区域中的数据的属性信息。
一种芯片调试***,应用于设置了主时钟以及调试时钟的芯片中,包括:
监控模块,用于在所述主时钟运行时,基于所述主时钟监控所述芯片的即时运行数据并发送至数据记录模块,在所述主时钟停止之后,基于所述调试时钟将当前监控到的所述芯片的即时运行数据发送至所述数据记录模块;
所述数据记录模块,用于在所述主时钟运行时,基于所述主时钟将所述监控模块发送的所述芯片的即时运行数据存储至预设的存储区域中,在所述主时钟停止之后,基于所述调试时钟将所述监控模块发送的所述芯片的即时运行数据存储至预设的存储区域中;在接收到数据导出指令时,基于所述调试时钟将所述存储区域中的数据进行导出以进行芯片调试;
时钟切换控制模块,用于在接收到主时钟运行指令之后,启用所述主时钟以基于所述主时钟运行所述芯片,在所述主时钟停止之后,启用所述调试时钟。
优选的,所述时钟切换控制模块,具体用于:
在接收到主时钟运行指令之后,启用所述主时钟以基于所述主时钟运行所述芯片,
在接收到主时钟停止指令之后停止所述主时钟的运行,并启用所述调试时钟。
优选的,所述时钟切换控制模块,具体用于:
在接收到主时钟运行指令之后,启用所述主时钟以基于所述主时钟运行所述芯片;
当所述芯片的运行出现故障时停止所述主时钟的运行,并启用所述调试时钟。
优选的,所述存储区域为板级片外存储装置中的存储区域。
优选的,所述数据记录模块还用于:
在将所述监控模块发送的所述芯片的即时运行数据存储至预设的存储区域时,添加存储至所述存储区域中的数据的属性信息。
应用本发明实施例所提供的技术方案,应用于设置了主时钟以及调试时钟的芯片中,通过双时钟来实现断点,进而使得本申请的方案可以读取出即时运行数据进行调试。具体的,在接收到主时钟运行指令之后,基于主时钟运行芯片,且基于主时钟监控芯片的即时运行数据并存储至预设的存储区域中,即,使得芯片中的各个功能模块在主时钟下正常运行。而在主时钟停止之后,芯片中产生即时运行数据的各个功能模块便会停止工作,此时,本申请会让调试时钟工作,即基于调试时钟将当前监控到的芯片的即时运行数据存储至存储区域中,进而通过数据导出指令时,基于调试时钟将存储区域中的数据进行导出以进行芯片调试。可以看出,在主时钟停止之后,通过调试时钟实现即时运行数据的存储以及导出,芯片中产生即时运行数据的各个功能模块由于主时钟停止,因此不会再产生新的即时运行数据,也即本申请的方案通过双时钟实现了断点,即实现了硬件上的暂停,从而可以进行单步调试。导出了断点时刻的即时运行数据之后,重新运行主时钟便又可以使得芯片各个功能模块运行,继续进行调试进程。综上可知,本申请的方案通过双时钟的设计,可以有效地获取到芯片的即时运行数据,实现芯片调试。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明中一种芯片调试方法的实施流程图;
图2为本发明中一种芯片调试***的结构示意图。
具体实施方式
本发明的核心是提供一种芯片调试方法,通过双时钟的设计,可以有效地获取到芯片的即时运行数据,实现芯片调试。
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参考图1,图1为本发明中一种芯片调试方法的实施流程图,该芯片调试方法应用于设置了主时钟以及调试时钟的芯片中,可以包括以下步骤:
步骤S101:在接收到主时钟运行指令之后,基于主时钟运行芯片,且基于主时钟监控芯片的即时运行数据并存储至预设的存储区域中。
具体的,本申请的芯片中设置了主时钟以及调试时钟,并且可以任意进行切换。此外,芯片中的各个功能模块可以依赖于主时钟运行,而对于调试时钟而言,调试时钟只需要用来执行本申请的步骤S102以及步骤S103的功能即可,即芯片中可以只有部分功能使用到本申请的调试时钟。
主时钟运行指令可以由工作人员通过相关接口进行输入,即,使得芯片的各个功能模块进行工作,在芯片运行时,可以基于主时钟监控芯片的即时运行数据,并且存储至预设的存储区域中。主时钟也就是芯片原先设置的时钟。
需要说明的是,本申请需要监控的芯片的即时运行数据的具体内容,可以根据实际需要进行设定和调整。例如,芯片中通常都会有多个功能模块,例如有功能模块A,功能模块B,功能模块C,功能模块D,且假设任意两个功能模块之间均有数据交互。则例如在一种具体实施方式中,监控的芯片的即时运行数据包括了任意两个功能模块之间交互的数据,即该例子中可以设置6个监控节点。又如,在另一种具体实施场景时,针对某一种类型的芯片,同样是有功能模块A,功能模块B,功能模块C,功能模块D,但是在进行芯片调试时,例如只需要关注于功能模块A与功能模块B之间的交互数据,以及功能模块B与功能模块C之间的交互数据即可,则该例子中设置2个监控节点即可。
并且可以理解的是,由于芯片持续运行,因此,芯片的即时运行数据也是不断地产生的,因此,在实际应用中,在执行步骤S101时,通常可以按照设定的监控周期进行芯片的即时运行数据的监控,进而存储至预设的存储区域中。
在将芯片的即时运行数据存储进存储区域时,数据写入方式也可以有多种,例如,当监控周期到来之后,将本轮监控到的即时运行数据写入至存储区域中,下一个监控周期到来时,将新一轮的即时运行数据覆盖原来的数据。又如,可以按照顺序写,循环写的方式进行数据写入。即,从存储区域的起始地址开始进行数据写入,直到存储区域的空间使用完毕之后,再重新从起始地址开始进行覆盖式的数据写入。此外,存储区域的空间大小也可以根据实际需要进行设定。
步骤S102:在主时钟停止之后,基于调试时钟将当前监控到的芯片的即时运行数据存储至存储区域中。
本申请的方案为了实现了硬件上的暂停,即为了可以进行单步调试,在主时钟停止之后,会基于调试时钟将当前监控到的芯片的即时运行数据存储至存储区域中。
在主时钟停止之后,芯片当前的即时运行数据可以被监控模块监控到,但通常还未写入进存储区域中,而此时主时钟又是停止的,如果运行主时钟,虽然也可以将监控到的即时运行数据存储到存储区域中,但是运行主时钟时,芯片的各个功能模块又均会开始工作,源源不断地产生新的即时运行数据。而在芯片调试时,工作人员需要的往往就是主时钟停止的这一时刻的即时运行数据,因此,本申请的方案通过调试时钟将主时钟停止之后的这一时刻的芯片的即时运行数据存储至存储区域中,也就是说,通过调试时钟执行步骤S102时,芯片中产生即时运行数据的功能模块处于停止运行的状态,芯片此时不会再产生新的即时运行数据。
在实际应用中,主时钟停止的触发条件也可以有多种。例如在本发明的一种具体实施方式中,步骤S102可以具体包括:
在接收到主时钟停止指令之后停止主时钟的运行,基于调试时钟将当前监控到的芯片的即时运行数据存储至存储区域中。
该种实施方式中,工作人员可以发送主时钟停止指令至芯片,从而停止主时钟的运行,即该种实施方式中,工作人员可以根据实际需要,主动地停止主时钟的运行。在实际应用中,工作人员可以根据调试的需要,在任意需要的时刻停止主时钟,进而获取到该时刻芯片的即时运行数据。
在本发明的一种具体实施方式中,步骤S102可以具体包括:
当芯片的运行出现故障时停止主时钟的运行,基于调试时钟将当前监控到的芯片的即时运行数据存储至存储区域中。
该种实施方式中,可以在芯片基于主时钟正常运行之后,一旦芯片的运行出现故障时,便会立即自动停止主时钟的运行,通常是在对芯片的质量进行测试时,工作人员可以获取到故障发生的时刻芯片的即时运行数据,从而利用这些数据进行调试。
并且可以理解的是,上述两种实施方式中描述的主时钟停止的触发条件,可以同时存在,即在接收到主时钟停止指令之后或者是当芯片的运行出现故障时,均可以停止主时钟的运行。此外,其他实施方式中,可以根据需要设定更多的主时钟停止的触发条件,并不影响本发明的实施。
步骤S103:在接收到数据导出指令时,基于调试时钟将存储区域中的数据进行导出以进行芯片调试。
由于此前基于调试时钟将主时钟停止之后监控到的芯片的即时运行数据存储至存储区域中,因此,通过数据导出指令时,便可以基于调试时钟将存储区域中的数据进行导出以进行芯片调试。
并且可以理解的是,实际应用中,可能会存在需要多次停止、启用主时钟的情况,即在执行了步骤S103之后,可以通过主时钟运行指令重新启用主时钟,即可以重复若干次步骤S101-S103的操作,直至工作人员获取了各个所需要的断点的即时运行数据,实现芯片调试。此处描述的断点,即主时钟停止之后的时刻产生的即时运行数据。
本申请描述的存储区域,通常可以是芯片内部的存储区域,在本发明的一种具体实施方式中,考虑到部分场合中可能需要记录大量的信息,芯片的存储空间有限,因此,存储区域可以设置为板级片外存储装置中的存储区域,有利于进行大量信息的存储。板级片外存储装置的具体存储类型以及型号则可以根据实际情况进行选取。
进一步地,在本发明的一种具体实施方式中,为了使得工作人员可以方便地获知存储区域中存储的各部分的数据的内容是什么,步骤S101中描述的基于主时钟监控芯片的即时运行数据并存储至预设的存储区域中,可以具体为:
基于主时钟监控芯片的即时运行数据并存储至预设的存储区域中,且在存储时添加存储至存储区域中的数据的属性信息;
相应的,步骤S102中描述的基于调试时钟将当前监控到的芯片的即时运行数据存储至存储区域中,可以具体为:
基于调试时钟将当前监控到的芯片的即时运行数据存储至存储区域中,且在存储时添加存储至存储区域中的数据的属性信息。
属性信息的具体项目也可以根据实际情况进行设定和调整,例如,针对任意一次监控周期中监控到的即时运行数据,可以包括即时运行数据产生的时间戳,数据量的大小,即时运行数据中的各个部分的各自来源,即用来表示各部分数据分别是哪一个功能模块产生的。相应的,基于调试时钟将当前监控到的芯片的即时运行数据存储至存储区域时,也可以添加数据的属性信息。
应用本发明实施例所提供的技术方案,应用于设置了主时钟以及调试时钟的芯片中,通过双时钟来实现断点,进而使得本申请的方案可以读取出即时运行数据进行调试。具体的,在接收到主时钟运行指令之后,基于主时钟运行芯片,且基于主时钟监控芯片的即时运行数据并存储至预设的存储区域中,即,使得芯片中的各个功能模块在主时钟下正常运行。而在主时钟停止之后,芯片中产生即时运行数据的各个功能模块便会停止工作,此时,本申请会让调试时钟工作,即基于调试时钟将当前监控到的芯片的即时运行数据存储至存储区域中,进而通过数据导出指令时,基于调试时钟将存储区域中的数据进行导出以进行芯片调试。可以看出,在主时钟停止之后,通过调试时钟实现即时运行数据的存储以及导出,芯片中产生即时运行数据的各个功能模块由于主时钟停止,因此不会再产生新的即时运行数据,也即本申请的方案通过双时钟实现了断点,即实现了硬件上的暂停,从而可以进行单步调试。导出了断点时刻的即时运行数据之后,重新运行主时钟便又可以使得芯片各个功能模块运行,继续进行调试进程。综上可知,本申请的方案通过双时钟的设计,可以有效地获取到芯片的即时运行数据,实现芯片调试。
相应于上面的方法实施例,本发明实施例还提供了一种芯片调试***,可与上文相互对应参照。
该芯片调试***应用于设置了主时钟以及调试时钟的芯片中,可参阅图2,包括:
监控模块201,用于在主时钟运行时,基于主时钟监控芯片的即时运行数据并发送至数据记录模块,在主时钟停止之后,基于调试时钟将当前监控到的芯片的即时运行数据发送至数据记录模块;
数据记录模块202,用于在主时钟运行时,基于主时钟将监控模块发送的芯片的即时运行数据存储至预设的存储区域中,在主时钟停止之后,基于调试时钟将监控模块发送的芯片的即时运行数据存储至预设的存储区域中;在接收到数据导出指令时,基于调试时钟将存储区域中的数据进行导出以进行芯片调试;
时钟切换控制模块203,用于在接收到主时钟运行指令之后,启用主时钟以基于主时钟运行芯片,在主时钟停止之后,启用调试时钟。
在本发明的一种具体实施方式中,时钟切换控制模块203,具体用于:
在接收到主时钟运行指令之后,启用主时钟以基于主时钟运行芯片,
在接收到主时钟停止指令之后停止主时钟的运行,并启用调试时钟。
在本发明的一种具体实施方式中,时钟切换控制模块203,具体用于:
在接收到主时钟运行指令之后,启用主时钟以基于主时钟运行芯片,
当芯片的运行出现故障时停止主时钟的运行,并启用调试时钟。
在本发明的一种具体实施方式中,存储区域为板级片外存储装置中的存储区域。
在本发明的一种具体实施方式中,数据记录模块202还用于:
在将监控模块发送的芯片的即时运行数据存储至预设的存储区域时,添加存储至存储区域中的数据的属性信息。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (8)
1.一种芯片调试方法,其特征在于,应用于设置了主时钟以及调试时钟的芯片中,包括:
在接收到主时钟运行指令之后,基于所述主时钟运行所述芯片,且基于所述主时钟监控所述芯片的即时运行数据并存储至预设的存储区域中;
在所述主时钟停止之后,基于所述调试时钟将当前监控到的所述芯片的即时运行数据存储至所述存储区域中;
在接收到数据导出指令时,基于所述调试时钟将所述存储区域中的数据进行导出以进行芯片调试;
所述存储区域为板级片外存储装置中的存储区域。
2.根据权利要求1所述的芯片调试方法,其特征在于,在所述主时钟停止之后,基于所述调试时钟将当前监控到的所述芯片的即时运行数据存储至所述存储区域中,包括:
在接收到主时钟停止指令之后停止所述主时钟的运行,基于所述调试时钟将当前监控到的所述芯片的即时运行数据存储至所述存储区域中。
3.根据权利要求1所述的芯片调试方法,其特征在于,在所述主时钟停止之后,基于所述调试时钟将当前监控到的所述芯片的即时运行数据存储至所述存储区域中,包括:
当所述芯片的运行出现故障时停止所述主时钟的运行,基于所述调试时钟将当前监控到的所述芯片的即时运行数据存储至所述存储区域中。
4.根据权利要求1至3任一项所述的芯片调试方法,其特征在于,基于所述主时钟监控所述芯片的即时运行数据并存储至预设的存储区域中,包括:
基于所述主时钟监控所述芯片的即时运行数据并存储至预设的存储区域中,且在存储时添加存储至所述存储区域中的数据的属性信息;
相应的,基于所述调试时钟将当前监控到的所述芯片的即时运行数据存储至所述存储区域中,包括:
基于所述调试时钟将当前监控到的所述芯片的即时运行数据存储至所述存储区域中,且在存储时添加存储至所述存储区域中的数据的属性信息。
5.一种芯片调试***,其特征在于,应用于设置了主时钟以及调试时钟的芯片中,包括:
监控模块,用于在所述主时钟运行时,基于所述主时钟监控所述芯片的即时运行数据并发送至数据记录模块,在所述主时钟停止之后,基于所述调试时钟将当前监控到的所述芯片的即时运行数据发送至所述数据记录模块;
所述数据记录模块,用于在所述主时钟运行时,基于所述主时钟将所述监控模块发送的所述芯片的即时运行数据存储至预设的存储区域中,在所述主时钟停止之后,基于所述调试时钟将所述监控模块发送的所述芯片的即时运行数据存储至预设的存储区域中;在接收到数据导出指令时,基于所述调试时钟将所述存储区域中的数据进行导出以进行芯片调试;
时钟切换控制模块,用于在接收到主时钟运行指令之后,启用所述主时钟以基于所述主时钟运行所述芯片,在所述主时钟停止之后,启用所述调试时钟;
所述存储区域为板级片外存储装置中的存储区域。
6.根据权利要求5所述的芯片调试***,其特征在于,所述时钟切换控制模块,具体用于:
在接收到主时钟运行指令之后,启用所述主时钟以基于所述主时钟运行所述芯片,
在接收到主时钟停止指令之后停止所述主时钟的运行,并启用所述调试时钟。
7.根据权利要求5所述的芯片调试***,其特征在于,所述时钟切换控制模块,具体用于:
在接收到主时钟运行指令之后,启用所述主时钟以基于所述主时钟运行所述芯片;
当所述芯片的运行出现故障时停止所述主时钟的运行,并启用所述调试时钟。
8.根据权利要求5至7任一项所述的芯片调试***,其特征在于,所述数据记录模块还用于:
在将所述监控模块发送的所述芯片的即时运行数据存储至预设的存储区域时,添加存储至所述存储区域中的数据的属性信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010614657.2A CN111858205B (zh) | 2020-06-30 | 2020-06-30 | 一种芯片调试方法和*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010614657.2A CN111858205B (zh) | 2020-06-30 | 2020-06-30 | 一种芯片调试方法和*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111858205A CN111858205A (zh) | 2020-10-30 |
CN111858205B true CN111858205B (zh) | 2022-07-08 |
Family
ID=72988866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010614657.2A Active CN111858205B (zh) | 2020-06-30 | 2020-06-30 | 一种芯片调试方法和*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111858205B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102662835A (zh) * | 2012-03-23 | 2012-09-12 | 凌阳科技股份有限公司 | 一种针对嵌入式***的程序调试方法及嵌入式*** |
CN105095040A (zh) * | 2014-05-08 | 2015-11-25 | 中国科学院微电子研究所 | 一种芯片调试方法与装置 |
CN106527402A (zh) * | 2016-12-02 | 2017-03-22 | 深圳市紫光同创电子有限公司 | 一种fpga调试转换设备、***及方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6775579B2 (en) * | 2001-08-06 | 2004-08-10 | Entivity, Inc. | Flowchart-based control system with active debugging objects |
-
2020
- 2020-06-30 CN CN202010614657.2A patent/CN111858205B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102662835A (zh) * | 2012-03-23 | 2012-09-12 | 凌阳科技股份有限公司 | 一种针对嵌入式***的程序调试方法及嵌入式*** |
CN105095040A (zh) * | 2014-05-08 | 2015-11-25 | 中国科学院微电子研究所 | 一种芯片调试方法与装置 |
CN106527402A (zh) * | 2016-12-02 | 2017-03-22 | 深圳市紫光同创电子有限公司 | 一种fpga调试转换设备、***及方法 |
Non-Patent Citations (2)
Title |
---|
Debugging knowledge-based applications with a generic toolkit;S. Craw et al;《 Proceedings 12th IEEE Internationals Conference on Tools with Artificial Intelligence. ICTAI 2000》;20020806;182-185 * |
基于低功耗单片机的高精度ADC测试平台控制***设计;陈丹;《中国优秀硕士学位论文全文数据库(电子期刊)》;20200615;第2020年卷(第6期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN111858205A (zh) | 2020-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6611955B1 (en) | Monitoring and testing middleware based application software | |
US9047413B2 (en) | White-box testing systems and/or methods for use in connection with graphical user interfaces | |
US9367427B2 (en) | Embedding and executing trace functions in code to gather trace data | |
CN103646104A (zh) | 一种强实时故障诊断方法及*** | |
CN102495802A (zh) | 测试软件***的方法和装置以及计算机*** | |
CN110704314B (zh) | 一种嵌入式软件测试的故障注入方法 | |
CN110688313B (zh) | 一种VxWorks操作***下软件测试的故障注入方法 | |
CN105302549A (zh) | 一种支持多语言的测试流程生成、调试、执行*** | |
CN104731566A (zh) | 集成开发环境测试装置、方法及*** | |
US20110131553A1 (en) | Associating probes with test cases | |
CN110704315B (zh) | 一种嵌入式软件测试的故障注入装置 | |
KR20200067474A (ko) | Autosar 기반 차량 소프트웨어의 결함 테스트 방법 및 결함 테스트 시스템 | |
US7665066B2 (en) | Method for determining and recording system information and function in distributed parallel component based software systems | |
CN110750445A (zh) | 一种yarn组件高可用性功能的测试方法、***及设备 | |
CN111858205B (zh) | 一种芯片调试方法和*** | |
CN103176903B (zh) | MapReduce分布式***程序的测试方法及设备 | |
CN116886534A (zh) | 自适应优化残缺流表方法、装置、电子设备及存储介质 | |
CN104536892B (zh) | 一种软件在线调试方法和*** | |
Maâlej et al. | Wsclt: a tool for ws-bpel compositions load testing | |
CN112416790B (zh) | 一种嵌入式软件离线重放调试方法和装置 | |
CN113626288A (zh) | 故障处理方法、***、装置、存储介质和电子设备 | |
CN112328491B (zh) | 追踪消息的输出方法、电子设备及存储介质 | |
CN104252409A (zh) | 一种获取WebApp执行过程的方法及*** | |
Lim et al. | User-level Deterministic Replay via Accurate Non-deterministic Event Capture | |
Huselius et al. | Starting conditions for post-mortem debugging using deterministic replay of real-time systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |