CN111835321A - 一种脉冲宽度限制电路及方法 - Google Patents

Abstract

本申请实施例公开了一种脉冲宽度限制电路及方法，所述电路包括：电容C，所述电容C的输入端与信号输入端串联，所述电容C的输出端和信号输出端串联；电阻R，所述电阻R的输入端与电容C的输出端串联，所述电阻R的输出端与信号地GND串接；二极管D，所述二极管D的正极与电阻R串联，所述二极管D的正极与信号地GND串联，所述二极管D的负极和所述电容C的输出端串联，所述二极管D的负极和信号输出端串联。实现脉冲宽度限制功能，结构简单、可靠性高。

Description

一种脉冲宽度限制电路及方法

技术领域

本申请实施例涉及电路控制技术领域，具体涉及一种脉冲宽度限制电路及方法。

背景技术

在热发泡或压电打印头驱动及功率器件驱动等电路设计中，如果驱动波形脉冲宽度超过额定值，极易烧坏打印头或功率器件，造成永久性的损坏。

在相关技术中，采用逻辑电路定时的办法限制脉冲宽度，或用时基芯片定时的办法限制脉冲宽度，然而，这些方案比较复杂，元器件较多，且大多为有源器件，可靠性不高。

因此，提供一种结构简单且可靠性较高的脉冲宽度限制电路是亟需解决的问题。

发明内容

为此，本申请实施例提供一种脉冲宽度限制电路及方法，通过由3个无源器件和1个有源器件组成，由无源元件实现脉冲宽度限制功能，结构简单、可靠性高。

为了实现上述目的，本申请实施例提供如下技术方案：

根据本申请实施例的第一方面，提供了一种脉冲宽度限制电路，电路两端分别接入信号输入端口和信号输出端口，所述电路包括：

电容C，所述电容C的输入端与信号输入端串联，所述电容C的输出端和信号输出端串联；

电阻R，所述电阻R的输入端与电容C的输出端串联，所述电阻R的输出端与信号地GND串接；

二极管D，所述二极管D的正极与电阻R串联，所述二极管D的正极与信号地GND串联，所述二极管D的负极和所述电容C的输出端串联，所述二极管D的负极和信号输出端串联。

可选地，在所述信号输入端口与所述电容C之间还连接总线驱动器U；所述总线驱动器U为推挽式输出结构，且包括供电电路。

可选地，所述总线驱动器U为集成电路，或者为由分立器件组成的电路，或者为集成在MCU芯片内部或者FPGA芯片内部的集成电路。

根据本申请实施例的第二方面，提供了基于上述第一方面所述的脉冲宽度限制电路的一种脉冲宽度限制方法，所述方法包括：

确定驱动波形脉冲宽度的额定值；

根据额定值调整电阻R或电容C，以调整输出信号的脉冲宽度。

可选地，若输出电平判断标准为0.707倍电源电压，则输出信号脉冲宽度被限制为Tw＝RC。

可选地，所述方法还包括：

初始状态下，电容C未被充电，两端电压为0，输出端通过电阻R连接信号地GND，电压为0。

可选地，所述方法还包括：

工作状态下，当输入信号为高电平，总线驱动器U输出为高电平，此时输出电压等于总线驱动器U的输出电压；

随着电容C的充电，电容两端电压逐渐升高，电阻R两端的电压逐渐降低，当电压低于受控器件的高电压输入阀值时，输出电平为低电平；所述受控器件为打印喷头或者功率器件。

可选地，所述方法还包括：

工作状态下，当输入信号为低电平，总线驱动器U输出也为低电平，电容C通过二极管D和总线驱动器U放电，此时信号输出端的输出电压为二极管D的正向压降，受控器件的输入电平为低电平。

综上所述，本申请实施例提供了一种脉冲宽度限制电路及方法，通过电容C，所述电容C的输入端与信号输入端串联，所述电容C的输出端和信号输出端串联；电阻R，所述电阻R的输入端与电容C的输出端串联，所述电阻R的输出端与信号地GND串接；二极管D，所述二极管D的正极与电阻R串联，所述二极管D的正极与信号地GND串联，所述二极管D的负极和所述电容C的输出端串联，所述二极管D的负极和信号输出端串联。实现脉冲宽度限制功能，结构简单、可靠性高。

附图说明

为了更清楚地说明本发明的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引伸获得其它的实施附图。

本说明书所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容能涵盖的范围内。

图1为本申请实施例提供的一种脉冲宽度限制电路的实施示意图；

图2为本申请实施例提供的一种脉冲宽度限制电路的充电状态原理示意图；

图3为本申请实施例提供的一种脉冲宽度限制电路的放电状态原理示意图；

图4为本申请实施例提供的一种脉冲宽度限制电路的波形示意图；

图5为本申请实施例提供的一种脉冲宽度限制方法的流程示意图。

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本申请实施例提供的一种脉冲宽度限制电路的实施示意图，其两端分别接入信号输入端口(INPUT)和信号输出端口(OUTPUT)，信号输入端口(INPUT)与一总线驱动器U的输入端连接，所述总线驱动器U为推挽式输出结构，且含供电电路，用于增强信号的驱动能力，包括：

电容C，所述电容C的输入端与总线驱动器U的输出端串接，所述电容C的输出端和信号输出端(OUTPUT)串接，通过一个充电过程使输出电压逐渐下降，从而限定脉冲宽度。

电阻R，所述电阻R的输入端和电容C的输出端串接，电阻R的输出端与信号地(GND)串接，用于消耗电量以降低输出电压。

二极管D，所述二极管D的正极和电阻R串接，二极管D的正极与信号地(GND)串接，二极管D的负极和电容C的输出端串接，二极管D的负极和信号输出端(OUTPUT)串接，用于限定电流的单向流动。

进一步地，在一具体实施例中，总线驱动器U可能是集成电路，或者由分立器件组成的电路，甚至可能被集成在芯片内部，例如，集成在MCU芯片内部或者FPGA芯片内部。

初始状态下，电容C未被充电，两端电压为0，输出端通过电阻R下拉到信号地GND，电压为0。

图2为本申请实施例提供的一种脉冲宽度限制电路的充电状态原理示意图；如图2所示，工作状态下，当输入信号为高电平，总线驱动器U输出为高电平，由于电容C两端电压不能突变，此时输出电压等于总线驱动器U的输出电压；随着电容C的充电，电容两端电压逐渐升高，这时电阻R两端的电压，即输出电压逐渐降低，当电压低于受控器件(打印喷头或者功率器件等)的高电压输入阀值时，可认为输出电平为低；这时输入电平等续为高也不会导致受控器件上的电平持续为高，从而起到限制脉冲宽度，保护受控器件的作用。

图3为本申请实施例提供的一种脉冲宽度限制电路的放电状态原理示意图；如图3所示，当输入信号为低电平，总线驱动器U输出也变为低电平，由于二极管D的单向导电性，电容C将通过二极管D和总线驱动器U放电，此时OUTPUT的输出电压为二极管D的正向压降(一般为0.3～0.7V)，此时受控器件的输入电平为低电平，与输入信号一致。

图4为本申请实施例提供的一种脉冲宽度限制电路的波形示意图；在一具体实施例中，提供一种脉冲宽度限制方法应用于上述一种脉冲宽度限制电路，包括：确定驱动波形脉冲宽度的额定值；进一步再根据额定值调整输出信号的脉冲宽度。由图示波形可见，如果输出电平判断标准为0.707倍电源电压，则输出信号脉冲宽度被限制为Tw＝RC，根据额定值的不同调整电阻R或电容C，以灵活调整输出信号的脉冲宽度。

综上所述，本申请实施例提供了一种脉冲宽度限制电路，通过电容C，所述电容C的输入端与信号输入端串联，所述电容C的输出端和信号输出端串联；电阻R，所述电阻R的输入端与电容C的输出端串联，所述电阻R的输出端与信号地GND串接；二极管D，所述二极管D的正极与电阻R串联，所述二极管D的正极与信号地GND串联，所述二极管D的负极和所述电容C的输出端串联，所述二极管D的负极和信号输出端串联。实现脉冲宽度限制功能，结构简单、可靠性高。

基于相同的技术构思，图5为本申请实施例提供的一种脉冲宽度限制方法的流程示意图。具体包括如下步骤：

步骤501：确定驱动波形脉冲宽度的额定值。

步骤502：根据额定值调整电阻R或电容C，以调整输出信号的脉冲宽度。

在一种可能的实施方式中，若输出电平判断标准为0.707倍电源电压，则输出信号脉冲宽度被限制为Tw＝RC。

在一种可能的实施方式中，其特征在于，所述方法还包括：初始状态下，电容C未被充电，两端电压为0，输出端通过电阻R连接信号地GND，电压为0。

在一种可能的实施方式中，所述方法还包括：工作状态下，当输入信号为高电平，总线驱动器U输出为高电平，此时输出电压等于总线驱动器U的输出电压；随着电容C的充电，电容两端电压逐渐升高，电阻R两端的电压逐渐降低，当电压低于受控器件的高电压输入阀值时，输出电平为低电平；所述受控器件为打印喷头或者功率器件。

在一种可能的实施方式中，所述方法还包括：工作状态下，当输入信号为低电平，总线驱动器U输出也为低电平，电容C通过二极管D和总线驱动器U放电，此时信号输出端的输出电压为二极管D的正向压降，受控器件的输入电平为低电平。

本说明书中上述方法的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。相关之处参见方法实施例的部分说明即可。

需要说明的是，尽管在附图中以特定顺序描述了本发明方法的操作，但这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。

虽然本申请提供了如实施例或流程图的方法操作步骤，但基于常规或者无创造性的手段可以包括更多或者更少的操作步骤。实施例中列举的步骤顺序仅仅为众多步骤执行顺序中的一种方式，不代表唯一的执行顺序。在实际中的装置或客户端产品执行时，可以按照实施例或者附图所示的方法顺序执行或者并行执行(例如并行处理器或者多线程处理的环境，甚至为分布式数据处理环境)。术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、产品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、产品或者设备所固有的要素。在没有更多限制的情况下，并不排除在包括所述要素的过程、方法、产品或者设备中还存在另外的相同或等同要素。

上述实施例阐明的单元、装置或模块等，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。为了描述的方便，描述以上装置时以功能分为各种模块分别描述。当然，在实施本申请时可以把各模块的功能在同一个或多个软件和/或硬件中实现，也可以将实现同一功能的模块由多个子模块或子单元的组合实现等。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

本领域技术人员也知道，除了以纯计算机可读程序代码方式实现控制器以外，完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件，而对其内部包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至，可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。

本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构、类等等。也可以在分布式计算环境中实践本申请，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，移动终端，服务器，或者网络设备等)执行本申请各个实施例或者实施例的某些部分所述的方法。

本说明书中的各个实施例采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。本申请可用于众多通用或专用的计算机***环境或配置中。例如：个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、多处理器***、基于微处理器的***、置顶盒、可编程的电子设备、网络PC、小型计算机、大型计算机、包括以上任何***或设备的分布式计算环境等等。

以上所述的具体实施例，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施例而已，并不用于限定本申请的保护范围，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (8)

1.一种脉冲宽度限制电路，其特征在于，电路两端分别接入信号输入端口和信号输出端口，所述电路包括：

电容C，所述电容C的输入端与信号输入端串联，所述电容C的输出端和信号输出端串联；

电阻R，所述电阻R的输入端与电容C的输出端串联，所述电阻R的输出端与信号地GND串接；

二极管D，所述二极管D的正极与电阻R串联，所述二极管D的正极与信号地GND串联，所述二极管D的负极和所述电容C的输出端串联，所述二极管D的负极和信号输出端串联。

2.如权利要求1所述的电路，其特征在于，在所述信号输入端口与所述电容C之间还连接总线驱动器U；所述总线驱动器U为推挽式输出结构，且包括供电电路。

3.如权利要求2所述的电路，其特征在于，所述总线驱动器U为集成电路，或者为由分立器件组成的电路，或者为集成在MCU芯片内部或者FPGA芯片内部的集成电路。

4.基于上述权利要求1至3任一项所述的脉冲宽度限制电路的一种脉冲宽度限制方法，其特征在于，所述方法包括：

确定驱动波形脉冲宽度的额定值；

根据额定值调整电阻R或电容C，以调整输出信号的脉冲宽度。

5.如权利要求4所述的方法，其特征在于，若输出电平判断标准为0.707倍电源电压，则输出信号脉冲宽度被限制为Tw＝RC。

6.如权利要求4所述的方法，其特征在于，所述方法还包括：

初始状态下，电容C未被充电，两端电压为0，输出端通过电阻R连接信号地GND，电压为0。

7.如权利要求4所述的方法，其特征在于，所述方法还包括：

工作状态下，当输入信号为高电平，总线驱动器U输出为高电平，此时输出电压等于总线驱动器U的输出电压；

随着电容C的充电，电容两端电压逐渐升高，电阻R两端的电压逐渐降低，当电压低于受控器件的高电压输入阀值时，输出电平为低电平；所述受控器件为打印喷头或者功率器件。

8.如权利要求4所述的方法，其特征在于，所述方法还包括：

工作状态下，当输入信号为低电平，总线驱动器U输出也为低电平，电容C通过二极管D和总线驱动器U放电，此时信号输出端的输出电压为二极管D的正向压降，受控器件的输入电平为低电平。

Images