CN111834238A - 一种采用凸块与倒装的大功率半导体器件封装方法 - Google Patents
一种采用凸块与倒装的大功率半导体器件封装方法 Download PDFInfo
- Publication number
- CN111834238A CN111834238A CN202010794790.0A CN202010794790A CN111834238A CN 111834238 A CN111834238 A CN 111834238A CN 202010794790 A CN202010794790 A CN 202010794790A CN 111834238 A CN111834238 A CN 111834238A
- Authority
- CN
- China
- Prior art keywords
- chip
- bump
- bumps
- semiconductor device
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 25
- 239000002184 metal Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 238000003466 welding Methods 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000002923 metal particle Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 238000005476 soldering Methods 0.000 abstract description 5
- 239000007769 metal material Substances 0.000 abstract description 3
- 230000017525 heat dissipation Effects 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供了一种采用凸块与倒装的大功率半导体器件封装方法，包括以下步骤：S11在芯片内部引脚焊盘上形成凸块；S12倒装芯片，使凸块对准基座散热片的引脚位置进行焊接，在芯片背面粘贴芯片背面散热片。通过简单的凸块取代引线或者卡片，大大降低大功率半导体器件的寄生电阻和电感，改善器件的高频特性，减少了互联金属材料的耗用量，提高器件的最大工作电流，提高了器件的可靠性。
Description
技术领域
本发明涉及一种大功率半导体器件封装的方法，特别是采用凸块与倒装的芯片与外部电联接的封装方法。
背景技术
随着半导体行业的迅速发展，封装技术的应用范围日益广泛，封装形式更趋多样化。大功率半导体器件，比如金属氧化物半导体场效应管(Metal Oxide SemiconductorFET，简称“MOSFET”)，也称绝缘栅型场效应管(Insulated Gate Field EffectTransistor，简称“IGFET”)或绝缘栅双极型晶体管(Insulated Gate BipolarTransistor，简称“IGBT”)等，要求能在高压大电流以及高温环境下工作，同时要求导通电阻低，工作频率高以及可靠性高，通常要把半导体器件芯片封装在一定的外壳，比如金属，陶瓷或塑料中，封装时需要提供芯片内部引脚与封装外部管脚之间的电联接。
实现这种电联接目前主要采用以下两种联接技术：1.采用金属引线的引线键合(wirebonding)技术，把半导体器件芯片正面朝上粘贴在基座上，然后把金属引线焊接在芯片内部引脚焊盘(bonding pad)与封装外部管脚之间。这种联接方式存在以下几个问题：(1)金属引线的截面积有限，限制了所能通过的电流，也就是半导体器件工作的最大电流。虽然采用多条引线并联的方式可以增加引线有效截面积，但是会导致焊点成正比增加，影响了封装时的效率，同时焊点的增加降低了器件工作的可靠性。(2)金属引线有相当的长度，一般在厘米量级，会导致寄生电阻和电感，严重影响器件的导通电阻和高频特性。(3)芯片大电流工作时产生的热量，一般在芯片正面的表面，只能以传导的方式通过芯片本身传递到背面，再传送到散热基座上。由于芯片有一定的厚度以及芯片半导体材料本身热导率不高，影响了热传导效率，使得器件在高温环境和大电流下的工作受到限制。虽然可以通过芯片背面减薄的方法改善散热，但是在减薄的过程中可能导致芯片破碎，而且这种方法需要使用先进的设备和工艺技术，增加了封装的难度和成本。(4)金属引线互联时需要在引线和芯片之间保持一定的空间距离，这增加了器件封装后的厚度。
2.采用金属片的卡片键合(clip bonding)技术。用片状金属代替引线或多条引线的并联，同时用回流焊代替超声焊接。与上述引线键合技术相比，这种联接方式可以在一定程度上提高互联线的截面积，减少寄生电阻和电感，改善器件的大电流及高频特性。同时卡片与芯片之间的空间距离可以缩小，因而减小器件封装后的厚度。但是这种卡片键合互联技术所需要的互联长度没有显著改变，同时散热仍然是以芯片背面散热为主，仍然存在与上述引线键合方式的会导致寄生电阻和电感，严重影响器件的导通电阻和高频特性；影响热传导效率，使得器件在高温环境和大电流下的工作受到限制。虽然可以通过芯片背面减薄的方法改善散热，但是在减薄的过程中可能导致芯片破碎，而且这种方法需要使用先进的设备和工艺技术，增加了封装的难度和成本。
现有技术的引线键合和卡片键合互联技术中存在的互联距离长，散热途径局限在芯片背面这种单面散热的问题。
发明内容
本发明旨在提供一种大功率半导体器件封装的方法，为了实现上述目的，本发明提供如下技术方案：
一种采用凸块与倒装的大功率半导体器件封装方法，包括以下步骤：
S11在芯片内部引脚焊盘上形成凸块；
S12倒装焊接凸块与基座散热片上的引脚，并在芯片背面粘接芯片背面散热片。
进一步，所述步骤S11具体为：
S111在芯片表面用物理气相沉积淀积一层金属层，厚度为10-500纳米；
S112在芯片焊盘上用光刻的方法定义凸块的截面尺寸和位置，把不需要形成凸块的地方用光刻胶遮盖住，而把需要形成凸块的地方暴露出来，其中，凸块的截面形状为10-1000微米直径的圆形；
S113用电镀的方法在焊盘暴露出来的位置形成金属柱，高度为10-500微米；
S114去除光刻胶；
S115去除凸块位置以外的金属层。
进一步，所述步骤S112的凸块可以是边长为10-1000微米的正方形，或者是10-1000微米的六边形。
进一步，所述步骤S112的凸块可以是多个。
所述步骤S11具体为：
使用植球机把金属焊接到芯片焊盘上，在焊盘上形成直径为10-500微米的球状凸块。
进一步，所述的金属为金属柱。
进一步，所述的金属为金属颗粒。
进一步，所述的凸块可以是多个。
进一步，所述步骤S12的焊接为热压焊或者超声焊。
与现有技术相比较，本发明的有益效果在于：通过简单的凸块取代引线或者卡片，大大降低大功率半导体器件的寄生电阻和电感，改善器件的高频特性，减少了互联金属材料的耗用量，提高器件的最大工作电流，提高了器件的可靠性。
附图说明
图1为本发明的流程图；
图2为步骤S11的流程图；
图3为本发明的凸块的剖面示意图。
图4为本发明的倒装焊接的剖面示意图。
其中，101：芯片，102：凸块，103：芯片背面散热片，104：基座散热片。
具体实施方式
下面将结合本发明实施例中的附图，对发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1-4所示：实施例1
S11在芯片内部引脚焊盘上形成凸块，在大功率半导体器件芯片内部引脚的焊盘上生成凸块，该凸块材料可以是高电导率和高热导率的金属，如铜或者金属合金，凸块的高度在10-500微米；
S111在芯片表面用物理气相沉积淀积一层金属层，厚度为10-500纳米；
S112在芯片焊盘上用光刻的方法定义凸块的截面尺寸和位置，把不需要形成凸块的地方用光刻胶遮盖住，而把需要形成凸块的地方暴露出来，其中，凸块的截面形状为10-1000微米直径的圆形；
S113用电镀的方法在焊盘暴露出来的位置形成金属柱，高度为10-500微米；
S114去除光刻胶；
S115去除凸块位置以外的金属层。
S12倒装芯片101，使凸块102对准基座散热片104的引脚位置进行焊接，在芯片101背面粘贴芯片背面散热片103。
焊接可以采用热压焊或者超声焊，基座上的引脚采用具有一定厚度的热传导率高的金属，使得基座引脚不仅能提供电学联接，还能提供额外的散热通道，然后在芯片背面粘贴上具有一定厚度的热传导率高的金属，使得芯片背面也能像目前封装中的金属引线或卡片互联技术那样，不仅能提供电学联接，还能提供散热通道。
完成采用凸块与倒装的芯片与外部电联接的封装。
步骤S112的凸块可以是边长为10-1000微米的正方形，或者是10-1000微米的六边形；在焊盘尺寸较大的情形，可以在焊盘上设置多个凸块。
实施例2
S11在芯片内部引脚焊盘上形成凸块，在大功率半导体器件芯片内部引脚的焊盘上生成凸块，该凸块材料可以是高电导率和高热导率的金属，如铜或者金属合金，凸块的高度在10-500微米；
使用植球机把金属柱焊接到芯片焊盘上，在焊盘上形成直径为10-500微米的球状凸块；
S12倒装芯片101，使凸块102对准基座散热片104的引脚位置进行焊接，在芯片101背面粘贴芯片背面散热片103。
焊接可以采用热压焊或者超声焊，基座上的引脚采用具有一定厚度的热传导率高的金属，使得基座引脚不仅能提供电学联接，还能提供额外的散热通道，然后在芯片背面粘贴上具有一定厚度的热传导率高的金属，使得芯片背面也能像目前封装中的金属引线或卡片互联技术那样，不仅能提供电学联接，还能提供散热通道。
完成采用凸块与倒装的芯片与外部电联接的封装。
金属柱也可以使用金属颗粒。
在焊盘尺寸较大的情形，可以在焊盘上设置多个凸块。
本发明通过采用凸块取代引线或者卡片，使得大功率半导体芯片内部引脚与外部管脚之间的电联接距离降低两到三个数量级，从几十毫米降低到几十微米，这将大大降低大功率半导体器件的寄生电阻和电感，进而降低器件的导通电阻，改善器件的高频特性。与此同时减少了互联金属材料的耗用量。
通过倒装焊接使得大功率半导体芯片的正面成为额外的散热通道，同时保留了目前封装技术中芯片背面作为散热通道，即实现了双面散热。因为半导体器件工作时产生的热量主要是从芯片的正面产生，芯片正面额外提供的散热通道能极大提高封装后芯片的散热能力，继而降低芯片工作时的内部温度，可以提高器件的最大工作电流，并改善器件的可靠性。
采用凸块联接结合倒装焊的方法，可以一次就把芯片上所有焊盘与它们分别对应的外部管脚联接起来，提高了封装效率，同时与金属引线互联技术相比减少了芯片焊点数目，提高了器件的可靠性。
Claims (9)
1.一种采用凸块与倒装的大功率半导体器件封装方法，包括以下步骤：
S11在芯片内部引脚焊盘上形成凸块；
S12倒装焊接凸块与基座散热片上的引脚，并在芯片背面粘接芯片背面散热片。
2.如权利要求1所述的采用凸块与倒装的大功率半导体器件封装方法，其特征在于：所述步骤S11具体为：
S111在芯片表面用物理气相沉积淀积一层金属层，厚度为10-500纳米；
S112在芯片焊盘上用光刻的方法定义凸块的截面尺寸和位置，把不需要形成凸块的地方用光刻胶遮盖住，而把需要形成凸块的地方暴露出来，其中，凸块的截面形状为10-1000微米直径的圆形；
S113用电镀的方法在焊盘暴露出来的位置形成金属柱，高度为10-500微米；
S114去除光刻胶；
S115去除凸块位置以外的金属层。
3.如权利要求2所述的采用凸块与倒装的大功率半导体器件封装方法，其特征在于：所述步骤S112的凸块可以是边长为10-1000微米的正方形，或者是10-1000微米的六边形。
4.如权利要求2所述的采用凸块与倒装的大功率半导体器件封装方法，其特征在于：所述步骤S112的凸块可以是多个。
5.如权利要求1所述的采用凸块与倒装的大功率半导体器件封装方法，其特征在于：所述步骤S11具体为：
使用植球机把金属焊接到芯片焊盘上，在焊盘上形成直径为10-500微米的球状凸块。
6.如权利要求5所述的采用凸块与倒装的大功率半导体器件封装方法，其特征在于：所述的金属为金属柱。
7.如权利要求5所述的采用凸块与倒装的大功率半导体器件封装方法，其特征在于：所述的金属为金属颗粒。
8.如权利要求5所述的采用凸块与倒装的大功率半导体器件封装方法，其特征在于：所述的凸块可以是多个。
9.如权利要求1所述的采用凸块与倒装的大功率半导体器件封装方法，其特征在于：所述步骤S12的焊接为热压焊或者超声焊。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010794790.0A CN111834238A (zh) | 2020-08-10 | 2020-08-10 | 一种采用凸块与倒装的大功率半导体器件封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010794790.0A CN111834238A (zh) | 2020-08-10 | 2020-08-10 | 一种采用凸块与倒装的大功率半导体器件封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111834238A true CN111834238A (zh) | 2020-10-27 |
Family
ID=72920978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010794790.0A Pending CN111834238A (zh) | 2020-08-10 | 2020-08-10 | 一种采用凸块与倒装的大功率半导体器件封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111834238A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116864468A (zh) * | 2023-09-01 | 2023-10-10 | 青岛泰睿思微电子有限公司 | 芯片的多功能封装结构 |
-
2020
- 2020-08-10 CN CN202010794790.0A patent/CN111834238A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116864468A (zh) * | 2023-09-01 | 2023-10-10 | 青岛泰睿思微电子有限公司 | 芯片的多功能封装结构 |
| CN116864468B (zh) * | 2023-09-01 | 2023-12-08 | 青岛泰睿思微电子有限公司 | 芯片的多功能封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9177888B2 (en) | Electrically isolated power semiconductor package with optimized layout | |
| US7671462B2 (en) | Power semiconductor device | |
| US20090108467A1 (en) | Device with a plurality of semiconductor chips | |
| US11776867B2 (en) | Chip package | |
| KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
| US9054040B2 (en) | Multi-die package with separate inter-die interconnects | |
| JP2015220429A (ja) | 半導体装置 | |
| TW200915512A (en) | Semiconductor package having a bridged plate interconnection | |
| WO2017166157A1 (en) | Three dimensional fully molded power electronics module for high power applications and the method thereof | |
| US9105601B2 (en) | Power module package | |
| US11791247B2 (en) | Concealed gate terminal semiconductor packages and related methods | |
| US20170084521A1 (en) | Semiconductor package structure | |
| JP2019186326A (ja) | 半導体装置およびその製造方法 | |
| CN111326489A (zh) | 功率器件封装结构 | |
| US20130307132A1 (en) | Semiconductor device | |
| US20230402423A1 (en) | Semiconductor package having at least one electrically conductive spacer and method of forming the semiconductor package | |
| CN111834238A (zh) | 一种采用凸块与倒装的大功率半导体器件封装方法 | |
| CN115995433B (zh) | 功率半导体器件封装结构及其制备方法 | |
| US20130256920A1 (en) | Semiconductor device | |
| TWI718250B (zh) | 封裝結構 | |
| US8519546B2 (en) | Stacked multi-die electronic device with interposed electrically conductive strap | |
| TW201916279A (zh) | 晶片封裝 | |
| TWI666754B (zh) | 半導體封裝結構 | |
| JP2022039912A (ja) | インテリジェントなパワーモジュールパッケージング構造 | |
| JP2015037151A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |