CN111816761B - 一种赝磁性隧道结单元 - Google Patents
一种赝磁性隧道结单元 Download PDFInfo
- Publication number
- CN111816761B CN111816761B CN201910290616.XA CN201910290616A CN111816761B CN 111816761 B CN111816761 B CN 111816761B CN 201910290616 A CN201910290616 A CN 201910290616A CN 111816761 B CN111816761 B CN 111816761B
- Authority
- CN
- China
- Prior art keywords
- tunnel junction
- magnetic tunnel
- pseudo
- pseudomagnetic
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 claims abstract description 161
- 230000004888 barrier function Effects 0.000 claims abstract description 58
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 230000008021 deposition Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 14
- 230000008569 process Effects 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 9
- 229910019236 CoFeB Inorganic materials 0.000 claims description 15
- 230000005415 magnetization Effects 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910052720 vanadium Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000000470 constituent Substances 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000007788 roughening Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000009467 reduction Effects 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 239000002131 composite material Substances 0.000 abstract description 2
- 210000000795 conjunctiva Anatomy 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明公开了一种赝磁性隧道结单元，其包括赝磁性隧道结参考层，赝磁性隧道结势垒层，赝磁性隧道结记忆层及其覆盖在赝磁性隧道结参考层、赝磁性隧道结势垒层和赝磁性隧道结记忆层周围的赝磁性隧道结侧墙。赝磁性隧道结参考层、赝磁性隧道结势垒层和赝磁性隧道结记忆层的膜层和磁性隧道结参考层、磁性隧道结势垒层、磁性隧道结记忆层的膜层的组成材料完全相同，并且在物理气相沉积工艺腔中同时完成沉积。在本发明中作为电路连接的赝磁性隧道结单元，由于与磁性隧道结膜层同时制作，这无疑降低工艺的复杂程度，有利于生产成本的降低。
Description
技术领域
本发明涉及磁性随机存储器(MRAM，Magnetic Radom Access Memory)技术领域，具体来说，本发明涉及一种赝磁性隧道结单元(Dummy-Magnetic Tunnel Junction Unit)结构。
背景技术
近年来，采用磁性隧道结(MTJ，Magnetic Tunnel Junction)的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。
为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。
在现在的MRAM的制作工艺中，在存储阵列单元区域(Memory Array Unit)和***电路单元区域(Periphery Circuit Unit)分别制作MTJ阵列单元和连接***电路的通孔(VIA)，由于MTJ阵列单元和通孔(VIA)并不是一次制作完成，这无疑增加了工艺的复杂程度和生产成本。
发明内容
本发明针对现有技术存在的问题和不足，提供一种新型的赝磁性隧道结单元。
本发明是通过下述技术方案来解决上述技术问题的：
本发明提供一种赝磁性隧道结单元，其特点在于，其包括赝磁性隧道结参考层，赝磁性隧道结势垒层，赝磁性隧道结记忆层及其覆盖在赝磁性隧道结参考层、赝磁性隧道结势垒层和赝磁性隧道结记忆层周围的赝磁性隧道结侧墙。
较佳地，赝磁性隧道结参考层、赝磁性隧道结势垒层和赝磁性隧道结记忆层的膜层和磁性隧道结参考层、磁性隧道结势垒层、磁性隧道结记忆层的膜层的组成材料完全相同，并且在物理气相沉积工艺腔中同时完成沉积。
较佳地，赝磁性隧道结单元总厚度为4nm～40nm，是由赝磁性隧道结参考层、赝磁性隧道结势垒层和赝磁性隧道结记忆层依次向上叠加的结构或者是由赝磁性隧道结记忆层、赝磁性隧道结势垒层和赝磁性隧道结参考层依次向上叠加的结构。
较佳地，赝磁性隧道结参考层一般具有[Co/(Ni,Pd,Pt)]n/Co/Ru/Co/[(Ni,Pd,Pt)/Co]m/(Ta,W,Mo,Hf,CoTa,FeTa,TaCoFeB)/CoFeB超晶格多层膜结构，其中n>m，m≥0，赝磁性隧道结参考层总厚度为2～20nm。
赝磁性隧道结势垒层为非磁性金属氧化物，其厚度为0.5nm～3nm。
赝磁性隧道结记忆层一般为CoFeB、CoFe/CoFeB、Fe/CoFeB、CoFeB(Ta,W,Mo,Hf)/CoFeB，厚度为0.8nm～2nm，在赝磁性隧道结记忆层沉积之后再次沉积一层覆盖层。
较佳地，赝磁性隧道结侧墙为一层金属，其形成材料是Mg、Al、Zn、Cu、CuN、Ti、TiN、V、Cr、Nb、Mo、Ru、Ag、Au、Pt、Pd、Rh、Ir、Hf、Ta、TaN、W、WN或者它们的任意组合。
较佳地，在赝磁性隧道结单元制作完成后，对赝磁性隧道结单元进行初始化，使赝磁性隧道结记忆层的磁化矢量和赝磁性隧道结参考层的磁化矢量平行。
较佳地，赝磁性隧道结侧墙的总厚度为5nm～70nm，通过调节赝磁性隧道结侧墙的厚度，来实现赝磁性隧道结单元欧姆接触电导的调控。
较佳地，赝磁性隧道结侧墙为一层绝缘层，其形成材料是MgO、Al2O3、SiO2、SiON、SiC、SiCN、SiN、ZnO、Ta2O5、TiO2、CaO、V2O5、Y2O3、ZrO2、HfO2、Sc2O3、Nb2O5、In2O3、Ga2O3、B2O3、Mg3Al2O6、Mg3B2O6、AlN或者它们的任意组合，其总厚度为0nm～70nm。
较佳地，在赝磁性隧道结单元的膜层沉积前或沉积后，对赝磁性隧道结势垒层进行改性，使电子容易的通过赝磁性隧道结势垒层，从而获得从赝磁性隧道结参考层到赝磁性隧道结记忆层的短路。
较佳地，针对赝磁性隧道结参考层、赝磁性隧道结势垒层和赝磁性隧道结记忆层依次向上叠加的结构：在磁性隧道结参考层和赝磁性隧道结参考层沉积之后，通过离子注入的方式，注入导电材料到赝磁性隧道结势垒层中，以改变赝磁性隧道结单元的电阻值，其中，离子注入材料为Mg、Al、Zn、Cu、Ti、V、Cr、Nb、Mo、Ru、Ag、Au、Pt、Pd、Rh、Ir、Hf、Ta、W、Si、P、B或H等。
较佳地，针对赝磁性隧道结参考层、赝磁性隧道结势垒层和赝磁性隧道结记忆层依次向上叠加的结构：在磁性隧道结参考层和赝磁性隧道结参考层沉积之前，对赝磁性隧道结单元沉积前基底做局部粗糙化处理，以获得较差质量的赝磁性隧道结势垒层。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明的积极进步效果在于：
在本发明中，作为电路连接的赝磁性隧道结单元，由于与磁性隧道结膜层同时制作，这无疑降低工艺的复杂程度，有利于生产成本的降低。
附图说明
图1本发明的一种赝磁性隧道结单元，包括赝磁性隧道结(Dummy-MTJ)参考层，赝磁性隧道结(Dummy-MTJ)势垒层，赝磁性隧道结(Dummy-MTJ)记忆层及其覆盖在赝磁性隧道结(Dummy-MTJ)参考层/赝磁性隧道结(Dummy-MTJ)势垒层/赝磁性隧道结(Dummy-MTJ)记忆层周围的侧墙的示意图。
图2(a)本发明的一种赝磁性隧道结单元的一个较佳实施案例一中，赝磁性隧道结单元(Dummy-MTJ)的结构示意图。
图2(b)本发明的一种赝磁性隧道结单元的一个较佳实施案例一中，在***电路中，用赝磁性隧道结单元(Dummy-MTJ)代替通孔(VIA)的示意图。
图3(a)和(b)本发明的一种赝磁性隧道结单元的一个较佳实施案例二中，赝磁性隧道结单元(Dummy-MTJ)的结构示意图。
图3(c)本发明的一种赝磁性隧道结单元的一个较佳实施案例二中，在***电路中，用赝磁性隧道结单元(Dummy-MTJ)代替通孔(VIA)的示意图。
附图标记说明：111-磁性隧道结(MTJ)参考层，112-磁性隧道结(MTJ)势垒层，113-磁性隧道结(MTJ)记忆层，200-赝磁性隧道结单元(Dummy-MTJ Unit)，211-赝磁性隧道结(Dummy-MTJ)参考层，212-赝磁性隧道结(Dummy-MTJ)势垒层，2121-赝磁性隧道结(Dummy-MTJ)势垒层离子注入导电材料，2122-赝磁性隧道结(Dummy-MTJ)势垒层针孔(Pin Hole)导电通道，213-赝磁性隧道结(Dummy-MTJ)记忆层和214-赝磁性隧道结(Dummy-MTJ)侧墙。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的一种赝磁性隧道结单元，具体：包括赝磁性隧道结(Dummy-MTJ)参考层、赝磁性隧道结(Dummy-MTJ)势垒层、赝磁性隧道结(Dummy-MTJ)记忆层及其覆盖在赝磁性隧道结(Dummy-MTJ)参考层、赝磁性隧道结(Dummy-MTJ)势垒层和赝磁性隧道结(Dummy-MTJ)记忆层周围的赝磁性隧道结侧墙。
赝磁性隧道结(Dummy-MTJ)参考层、势垒层、记忆层膜层和磁性隧道结(MTJ)参考层、势垒层、记忆层膜层的组成材料完全相同，并且在物理气相沉积(Physical VaporDeposition，PVD)工艺腔中同时完成沉积。
在读操作的时候，相对于磁性隧道结(MTJ)单元，赝磁性隧道结(Dummy-MTJ)单元并不能实现低电阻状态和高电阻状态的区分，即：不能实现逻辑“0”和“1”的区分。
在写操作的时候，相对于磁性隧道结(MTJ)单元，赝磁性隧道结(Dummy-MTJ)单元在电流的驱动下，并不能改变赝磁性隧道结(Dummy-MTJ)记忆层的磁化方向，来实现从逻辑“0”到“1”的转变或者是从逻辑“1”到“0”的转变。
在实际操作中，通过改变赝磁性隧道结(Dummy-MTJ)的关键尺寸(CriticalDimension)的大小，掺杂浓度或者侧墙的厚度来调控赝磁性隧道结(Dummy-MTJ)的电阻值。
在实际应用中，作为欧姆接触的赝磁性隧道结(Dummy-MTJ)一般用来替代磁性随机存储器(MRAM)的***电路单元(Periphery Circuit Unit)中和磁性隧道结单元(MTJUnit)并列的通孔(VIA)。
在本发明中，作为电路连接的赝磁性隧道结(Dummy-MTJ)单元，由于与磁性隧道结(MTJ)膜层同时制作，这无疑降低工艺的复杂程度，有利于生产成本的降低。
本发明包括但不只限于制备磁性随机存储器(MRAM)，也不限于任何工艺顺序或流程，只要制备得到的产品或装置与以下优选工艺顺序或流程制备得到的相同或相似方法。
如图1所示：
赝磁性隧道结单元(Dummy-MTJ Unit)200包括赝磁性隧道结(Dummy-MTJ)参考层211，赝磁性隧道结(Dummy-MTJ)势垒层212，赝磁性隧道结(Dummy-MTJ)记忆层213及其覆盖在赝磁性隧道结(Dummy-MTJ)参考层、赝磁性隧道结(Dummy-MTJ)势垒层和赝磁性隧道结(Dummy-MTJ)记忆层周围的赝磁性隧道结侧墙214。
其中，赝磁性隧道结(Dummy-MTJ)参考层211、势垒层212、记忆层213膜层和磁性隧道结(MTJ)参考层111、势垒层112、记忆层113膜层的组成材料完全相同，并且在物理气相沉积(Physical Vapor Deposition,PVD)工艺腔中同时完成沉积。
更进一步地，赝磁性隧道结(Dummy-MTJ)200多层膜的总厚度为4nm～40nm，可以是由参考层、势垒层和记忆层的依次向上叠加的结构或者是由记忆层，势垒层和参考层的依次向上叠加的结构。
更进一步地，赝磁性隧道结(Dummy-MTJ)参考层211一般具有[Co/(Ni,Pd,Pt)]n/Co/Ru/Co/[(Ni,Pd,Pt)/Co]m/(Ta,W,Mo,Hf,CoTa,FeTa,TaCoFeB)/CoFeB(其中：n>m，m≥0)超晶格多层膜结构，通常下面需要一层种子层，例如：Ta/Pt,Ta/Ru/Pt，Ta/Ru，Pt/Ru等，其优选参考层总厚度为2～20nm。
更进一步地，赝磁性隧道结(Dummy-MTJ)势垒层212为非磁性金属氧化物，优选MgO，其厚度为0.5nm～3nm。
更进一步地，赝磁性隧道结(Dummy-MTJ)记忆层213一般为CoFeB、CoFe/CoFeB、Fe/CoFeB、CoFeB(Ta,W,Mo,Hf)/CoFeB，其优选厚度为0.8nm～2nm。通常会在赝磁性隧道结记忆层213沉积之后再次沉积一层覆盖层，优选MgO、Mg或Ti等。
实施案例一：
如图2(a)和2(b)所示：
覆盖在赝磁性隧道结(Dummy-MTJ)参考层、赝磁性隧道结(Dummy-MTJ)势垒层和赝磁性隧道结(Dummy-MTJ)记忆层周围的赝磁性隧道结侧墙214为一层金属，其形成材料是Mg、Al、Zn、Cu、CuN、Ti、TiN、V、Cr、Nb、Mo、Ru、Ag、Au、Pt、Pd、Rh、Ir、Hf、Ta、TaN、W、WN或者它们的组合。
在赝磁性隧道结(Dummy-MTJ)单元200制作完成后，对赝磁性隧道结单元进行初始化，使赝磁性隧道结记忆层213的磁化矢量和赝磁性隧道结参考层211的磁化矢量平行。
赝磁性隧道结侧墙214的总厚度为5nm～70nm。由于这种金属侧墙的存在，将会造成从赝磁性隧道结(Dummy-MTJ)参考层211到赝磁性隧道结(Dummy-MTJ)记忆层213的短路。在磁性隧道结(MTJ)单元读或写的操作过程中，电流无论从那个方向流向赝磁性隧道结(Dummy-MTJ)单元200，电流都会通过赝磁性隧道结侧墙214短路，而不会通过赝磁性隧道结势垒层212进行隧穿，其电阻值都不会发生变化。
更进一步，可以通过调节赝磁性隧道结侧墙214的厚度，来实现赝磁性隧道结(Dummy-MTJ)单元200欧姆接触电导的调控。
实施案例一中的一个较佳案例，如图2(b)所示，赝磁性隧道结单元200(Dummy-MTJUnit)，可以放在MRAM电路中的***区域(Periphery Unit)以用来代替通孔(VIA)。
实施案例二：
如图3(a)、3(b)和3(c)所示：
覆盖在赝磁性隧道结(Dummy-MTJ)参考层、赝磁性隧道结(Dummy-MTJ)势垒层和赝磁性隧道结(Dummy-MTJ)记忆层周围的赝磁性隧道结侧墙214为一层绝缘层，其形成材料是MgO、Al2O3、SiO2、SiON、SiC、SiCN、SiN、ZnO、Ta2O5、TiO2、CaO、V2O5、Y2O3、ZrO2、HfO2、Sc2O3、Nb2O5、In2O3、Ga2O3、B2O3、Mg3Al2O6、Mg3B2O6、AlN或者它们的任意组合。其总厚度为0nm～70nm。
通过赝磁性隧道结单元200膜层沉积前或沉积后，对赝磁性隧道结势垒层212进行改性，使电子非常容易的通过赝磁性隧道结势垒层212，从而获得从赝磁性隧道结参考层211到赝磁性隧道结记忆层213的短路。在磁性隧道结(MTJ)单元读或写的操作过程中，电流都会直接流过赝磁性隧道结势垒层212，并且不会引起赝磁性隧道结单元200电阻值的变化。
更进一步地，如图3(a)所示，可以在磁性隧道结参考层111和赝磁性隧道结参考层211沉积之后，通过离子注入的方式，注入导电材料到赝磁性隧道结势垒层212中，以改变赝磁性隧道结单元200的电阻值。其中，离子注入材料为Mg、Al、Zn、Cu、Ti、V、Cr、Nb、Mo、Ru、Ag、Au、Pt、Pd、Rh、Ir、Hf、Ta、W、Si、P、B或H等。通过条件注入剂量以控制赝磁性隧道结单元200的电阻值。
更进一步地，如图3(b)所示，可以在磁性隧道结(MTJ)111/赝磁性隧道结(Dummy-MTJ)211沉积之前，对赝磁性隧道结(Dummy-MTJ)单元200沉积前基底做局部粗糙化处理，以获得较差质量的赝磁性隧道结(Dummy-MTJ)势垒层212，由于在这种势垒层212和参考层211/记忆层213的界面非常粗糙，这将造成大量的针孔(Pin Hole)导电通道2122的存在，这将直接造成从参考层211到记忆层213的导通。
实施案例二中的一个较佳案例，如图3(c)所示，赝磁性隧道结单元200(Dummy-MTJUnit)，可以放在MRAM电路中的***区域(Periphery Unit)以用来代替通孔(VIA)。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (10)
1.一种赝磁性隧道结单元，其特征在于，其包括赝磁性隧道结参考层，赝磁性隧道结势垒层，赝磁性隧道结记忆层及其覆盖在赝磁性隧道结参考层、赝磁性隧道结势垒层和赝磁性隧道结记忆层周围的赝磁性隧道结侧墙；
所述赝磁性隧道结侧墙为一层金属或一层绝缘层；
在所述赝磁性隧道结侧墙为一层绝缘层时，在赝磁性隧道结单元的膜层沉积前或沉积后，对赝磁性隧道结势垒层进行改性，使电子容易地通过赝磁性隧道结势垒层，以获得从赝磁性隧道结参考层到赝磁性隧道结记忆层的短路；
所述赝磁性隧道结单元作为电路连接，替代磁性随机存储器的***电路单元中和磁性隧道结单元并列的通孔。
2.如权利要求1所述的赝磁性隧道结单元，其特征在于，赝磁性隧道结参考层、赝磁性隧道结势垒层和赝磁性隧道结记忆层的膜层和磁性隧道结参考层、磁性隧道结势垒层、磁性隧道结记忆层的膜层的组成材料完全相同，并且在物理气相沉积工艺腔中同时完成沉积。
3.如权利要求1所述的赝磁性隧道结单元，其特征在于，赝磁性隧道结单元总厚度为4nm～40nm，是由赝磁性隧道结参考层、赝磁性隧道结势垒层和赝磁性隧道结记忆层依次向上叠加的结构或者是由赝磁性隧道结记忆层、赝磁性隧道结势垒层和赝磁性隧道结参考层依次向上叠加的结构。
4.如权利要求1所述的赝磁性隧道结单元，其特征在于，赝磁性隧道结参考层具有[Co/(Ni,Pd,Pt)]n/Co/Ru/Co/[(Ni,Pd,Pt)/Co]m/(Ta,W,Mo,Hf,CoTa,FeTa,TaCoFeB)/CoFeB超晶格多层膜结构，其中n>m，m≥0，赝磁性隧道结参考层总厚度为2～20nm；
赝磁性隧道结势垒层为非磁性金属氧化物，其厚度为0.5nm～3nm；
赝磁性隧道结记忆层为CoFeB、CoFe/CoFeB、Fe/CoFeB、CoFeB(Ta,W,Mo,Hf)/CoFeB，厚 度为0.8nm～2nm，在赝磁性隧道结记忆层沉积之后再次沉积一层覆盖层。
5.如权利要求1所述的赝磁性隧道结单元，其特征在于，赝磁性隧道结侧墙为一层金属时的形成材料是Mg、Al、Zn、Cu、CuN、Ti、TiN、V、Cr、Nb、Mo、Ru、Ag、Au、Pt、Pd、Rh、Ir、Hf、Ta、TaN、W、WN或者它们的任意组合。
6.如权利要求5所述的赝磁性隧道结单元，其特征在于，在赝磁性隧道结单元制作完成后，对赝磁性隧道结单元进行初始化，使赝磁性隧道结记忆层的磁化矢量和赝磁性隧道结参考层的磁化矢量平行。
7.如权利要求5所述的赝磁性隧道结单元，其特征在于，赝磁性隧道结侧墙的总厚度为5nm～70nm，通过调节赝磁性隧道结侧墙的厚度，来实现赝磁性隧道结单元欧姆接触电导的调控。
8.如权利要求1所述的赝磁性隧道结单元，其特征在于，赝磁性隧道结侧墙为一层绝缘层时的形成材料是MgO、Al2O3、SiO2、SiON、SiC、SiCN、SiN、ZnO、Ta2O5、TiO2、CaO、V2O5、Y2O3、ZrO2、HfO2、Sc2O3、Nb2O5、In2O3、Ga2O3、B2O3、Mg3Al2O6、Mg3B2O6、AlN或者它们的任意组合，其总厚度为0nm～70nm。
9.如权利要求1所述的赝磁性隧道结单元，其特征在于，针对赝磁性隧道结参考层、赝磁性隧道结势垒层和赝磁性隧道结记忆层依次向上叠加的结构：在磁性隧道结参考层和赝磁性隧道结参考层沉积之后，通过离子注入的方式，注入导电材料到赝磁性隧道结势垒层中，以改变赝磁性隧道结单元的电阻值，其中，离子注入材料为Mg、Al、Zn、Cu、Ti、V、Cr、Nb、Mo、Ru、Ag、Au、Pt、Pd、Rh、Ir、Hf、Ta、W、Si、P、B或H。
10.如权利要求1所述的赝磁性隧道结单元，其特征在于，针对赝磁性隧道结参考层、赝磁性隧道结势垒层和赝磁性隧道结记忆层依次向上叠加的结构：在磁性隧道结参考层和赝磁性隧道结参考层沉积之前，对赝磁性隧道结单元沉积前基底做局部粗糙化处理，以获得较差质量的赝磁性隧道结势垒层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910290616.XA CN111816761B (zh) | 2019-04-11 | 2019-04-11 | 一种赝磁性隧道结单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910290616.XA CN111816761B (zh) | 2019-04-11 | 2019-04-11 | 一种赝磁性隧道结单元 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111816761A CN111816761A (zh) | 2020-10-23 |
| CN111816761B true CN111816761B (zh) | 2024-04-12 |
Family
ID=72843624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910290616.XA Active CN111816761B (zh) | 2019-04-11 | 2019-04-11 | 一种赝磁性隧道结单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111816761B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005064357A2 (en) * | 2003-12-23 | 2005-07-14 | Koninklijke Philips Electronics N.V. | Flux guides for magnetic field sensors and memories |
| CN1774816A (zh) * | 2003-04-16 | 2006-05-17 | 飞思卡尔半导体公司 | 磁电阻式随机存取存储器件结构及其制造方法 |
| US9502466B1 (en) * | 2015-07-28 | 2016-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dummy bottom electrode in interconnect to reduce CMP dishing |
| CN107017338A (zh) * | 2015-12-31 | 2017-08-04 | 台湾积体电路制造股份有限公司 | 半导体结构和其形成方法 |
| CN109713120A (zh) * | 2017-10-25 | 2019-05-03 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 |
| CN111668368A (zh) * | 2019-03-08 | 2020-09-15 | 上海磁宇信息科技有限公司 | 一种假磁性隧道结单元结构制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8138562B2 (en) * | 2009-10-20 | 2012-03-20 | Magic Technologies, Inc. | Bit line preparation method in MRAM fabrication |
-
2019
- 2019-04-11 CN CN201910290616.XA patent/CN111816761B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1774816A (zh) * | 2003-04-16 | 2006-05-17 | 飞思卡尔半导体公司 | 磁电阻式随机存取存储器件结构及其制造方法 |
| WO2005064357A2 (en) * | 2003-12-23 | 2005-07-14 | Koninklijke Philips Electronics N.V. | Flux guides for magnetic field sensors and memories |
| US9502466B1 (en) * | 2015-07-28 | 2016-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dummy bottom electrode in interconnect to reduce CMP dishing |
| CN107017338A (zh) * | 2015-12-31 | 2017-08-04 | 台湾积体电路制造股份有限公司 | 半导体结构和其形成方法 |
| CN109713120A (zh) * | 2017-10-25 | 2019-05-03 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 |
| CN111668368A (zh) * | 2019-03-08 | 2020-09-15 | 上海磁宇信息科技有限公司 | 一种假磁性隧道结单元结构制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111816761A (zh) | 2020-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102353406B1 (ko) | 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자 | |
| US11094877B2 (en) | Method for making MRAM with small dimension and high qulity | |
| US9608040B2 (en) | Memory device and method of fabricating the same | |
| US9275713B2 (en) | Magnetoresistive element and method of manufacturing the same | |
| US10953319B2 (en) | Spin transfer MRAM element having a voltage bias control | |
| US20140252439A1 (en) | Mram having spin hall effect writing and method of making the same | |
| US10573449B2 (en) | Tunnel magnetoresistive effect element | |
| CN110957420A (zh) | 磁性随机存取记忆体辅助的非挥发性装置和其制造方法 | |
| US11342496B2 (en) | Semiconductor memory structure with magnetic tunneling junction stack and method for forming the same | |
| US11854589B2 (en) | STT-SOT hybrid magnetoresistive element and manufacture thereof | |
| CN111129288B (zh) | 自旋轨道转矩磁性装置及其制造方法 | |
| US20160172585A1 (en) | An improved method to make of fabricating ic/mram using oxygen ion implantation | |
| CN111816760B (zh) | 一种磁性随机存储器磁性存储单元及其形成方法 | |
| CN108075037B (zh) | 一种制备磁性隧道结的方法 | |
| US20200052191A1 (en) | Magnetic tunnel junction element with a robust reference layer | |
| US11763972B2 (en) | Magnetic tunnel junction element with a robust reference layer | |
| CN111244266A (zh) | 磁存储器 | |
| US7683446B2 (en) | Magnetic memory using spin injection flux reversal | |
| CN111816761B (zh) | 一种赝磁性隧道结单元 | |
| US11957063B2 (en) | Magnetoresistive element having a nano-current-channel structure | |
| US20220045267A1 (en) | Magnetoresistive element having a sidewall-current-channel structure | |
| CN111373475B (zh) | 制造磁性随机存取存储器(mram)的初始化工艺 | |
| JP2012069671A (ja) | 半導体記憶装置およびその製造方法 | |
| US11456411B2 (en) | Method for fabricating magnetic tunneling junction element with a composite capping layer | |
| CN112186097A (zh) | 一种优化磁性随机存储器写性能的结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |