CN111816576B - 3d封装工艺 - Google Patents

3d封装工艺 Download PDF

Info

Publication number
CN111816576B
CN111816576B CN202010625424.2A CN202010625424A CN111816576B CN 111816576 B CN111816576 B CN 111816576B CN 202010625424 A CN202010625424 A CN 202010625424A CN 111816576 B CN111816576 B CN 111816576B
Authority
CN
China
Prior art keywords
base
finished product
layer
wafer
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010625424.2A
Other languages
English (en)
Other versions
CN111816576A (zh
Inventor
徐江
余方平
史科峰
丁广福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Yaxin Microelectronics Co ltd
Original Assignee
Zhejiang Yaxin Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Yaxin Microelectronics Co ltd filed Critical Zhejiang Yaxin Microelectronics Co ltd
Priority to CN202010625424.2A priority Critical patent/CN111816576B/zh
Publication of CN111816576A publication Critical patent/CN111816576A/zh
Application granted granted Critical
Publication of CN111816576B publication Critical patent/CN111816576B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供了一种3D封装工艺，属于半导体技术领域。它解决了现有封装工艺生产效率低等技术问题。本3D封装工艺，其特征在于，包括如下步骤：a、减薄：通过机械研磨的方式对晶圆进行减薄，并对晶圆进行抛光减少晶圆表面损伤层，减薄最终厚度为260‑270μm；b、划片：通过划片机对减薄后的晶圆进行划片；c、第一层芯片粘片；d、导电胶固化；e、第二层芯片粘片；f、绝缘胶固化；g、压焊；h、塑封；i、冲塑；j、去溢料；k、电镀；l、打印；通过打标机将产品的信息打印到电镀后的半成品上；m、切筋成型；n、检测：通过测试装置对成品进行检测。本发明有工艺简单，生产效率高的优点。

Description

3D封装工艺
技术领域
本发明属于半导体技术领域，涉及一种封装工艺，特别是一种3D封装工艺。
背景技术
集成电路封装技术一直追随芯片的发展而进展,从单芯片封装向3D封装拓展，封装密度不断提高，有力地推动电子信息产品小型化、功能化，出于体积、处理速度和电性特性等各方面的综合考虑的前提基础下，***级封装的发展受到广泛地关注与重视。3D封装因其具有高密度整合、多功能等诸多显著的优势而成为通讯类半导体器件封装技术的主流，特别适合于闪灯控制、移动通讯和移动多媒体领域的应用。3D封装可以把倒装芯片、芯片叠芯片、塑封体堆叠等各种先进封装技术加以运用，使产品市场化的周期大大缩短。同时由于信号传输距离缩短、抗电磁干扰的能力强，以3D封装形式封装的半导体器件往往有更高的电性能。最新的3D封装技术可将无源器件、天线等组件整合嵌入，使得产品实现低成本、小面积、高频高速的功能。
相对于传统封装，3D封装***封装具有多功能、低功耗、更优的性能、更低的成本、更小的体积、更轻的重量和更短的开发周期，设计出一种3D封装工艺是很有必要的。
发明内容
本发明的目的是针对现有的技术存在上述问题，提出了一种3D封装工艺，具有工艺简单，生产效率高的优点。
本发明的目的可通过下列技术方案来实现：一种3D封装工艺，其特征在于，包括如下步骤：
a、减薄：通过机械研磨的方式对晶圆进行减薄，并对晶圆进行抛光减少晶圆表面损伤层，减薄最终厚度为260-270μm；
b、划片：通过划片机对减薄后的晶圆进行划片；
c、第一层芯片粘片：通过贴片机将第一层单个芯片粘贴到引线框的底座上，使用的胶水为导电胶；
d、导电胶固化：将步骤c中的半成品进行热固化；
e、第二层芯片粘片：通过贴片机将第二层多个芯片分别粘贴到引线框的支架上，使用的胶水为绝缘胶；
f、绝缘胶固化：将步骤e中的半成品进行热固化；
g、压焊：用热压焊机对第一层芯片和第二层芯片进行压焊，调节压焊控制台电压将衬底温度控制在150-200℃，压焊头辟刀温度保持在150℃；
h、塑封：通过塑封机对压焊后的半成品进行塑封；
i、冲塑；
j、去溢料；将步骤i中的半成品浸泡在装有去溢料溶液的浸泡箱体中，溢料去除后捞出；
k、电镀：通过电镀装置对去溢料后的半成品的引脚进行电镀，先电镀一层6-12μm的铜，再电镀一层12-16μm的锡；
l、打印；通过打标机将产品的信息打印到电镀后的半成品上；
m、切筋成型：通过切筋成型***对半成品按规定尺寸进行切筋成型，制得成品；
n、检测：通过测试装置对成品进行检测。
采用以上工艺，简化了工艺流程，具有工艺简单，生产效率高的优点。
所述的步骤e中的绝缘胶采用环氧树脂薄膜胶，贴片机采用ESEC2008XP型贴片机。
所述的步骤h中的塑封为灌胶式塑封。
所述的步骤j中的去溢料溶液采用NT9118型去溢料溶液。
所述的步骤m中的切筋成型***，包括底座，底座上依次设置有上料装置、切筋成型装置和下料装置，所述的底座上设置有用于输送工件的步进送料装置，步进送料装置位于上料装置和切筋成型装置之间，所述的下料装置包括安装台、落料管、气缸、送料块和若干出料管，安装台固定在底座上，且安装台与底座垂直设置，落料管固定在安装台的一侧，出料管的一端与落料管相连通，出料管的另一端与切筋成型装置相连接，出料管还与一震动结构相连接，气缸固定在安装台上，且气缸的活塞杆水平设置，送料块固定在气缸的活塞杆上，且送料块位于落料管内。
采用以上结构，工件通过上料装置进行上料，步进送料装置将工件从上料装置输送至切筋成型装置中进行切筋和成型，在重力作用下，加工完成后的工件通过出料管进入落料管中，出料管上设置有震动结构，防止工件卡料，同时气缸带动送料块推送工件，工件在重力和气缸的共同作用下，实现下料，具有工作效率高的优点。
所述的震动结构包括电机、偏心轮、震动板、滑动座和弹簧，电机固定在安装台上，电机的输出轴竖直向上设置，偏心轮固定在电机的输出轴上，滑动座固定在安装台上，震动板滑动设置在滑动座上，震动板与出料管相连接，弹簧的一端与震动板相连接，弹簧的另一端与滑动座相连接，在弹簧的弹力作用下，震动板与偏心轮相抵靠。
采用以上结构，电机带动偏心轮转动，在弹簧的弹力作用下，震动板与偏心轮相抵靠，在偏心轮和弹簧的作用下，震动板实现来回震动，从而带动出料管震动，防止工件在下料时卡料，具有使用效果好的优点。
所述的步进送料装置包括滑槽和两根轨道，滑槽开设在底座上，两根轨道平行设置且均固定在底座上，轨道上设置有若干能来回运动的驱动结构。
采用以上结构，提高工件的送料效率。
所述的切筋成型装置上还设置有用于废料下料的下料斗。
采用以上结构，通过设置下料斗，方便废料下料。
所述的落料管呈L形。
采用以上结构，落料管呈L形，方便工件掉落。
所述的步骤n中的测试装置，包括测试箱体，测试箱体一侧具有开口，所述的箱体上通过铰链设置有箱门，箱门能将所述的开口封闭住，箱体内固定有若干用于放置多芯片组件的放置机构，箱体上还固定有用于测试多芯片组件的测试结构，所述的放置机构包括安装板、左调节结构、右调节结构、水平测量结构和若干用于卡设多芯片组件的卡设座，左调节结构和右调节结构分别设置在测试箱体上，安装板的一端通过若干弹簧一设置在左调节结构上，安装板的另一端通过若干弹簧二设置在右调节结构上，卡设座固定在安装板上，水平测量结构设置在安装板上。
采用以上结构，通过铰链设置有箱门，箱门能将所述的开口封闭住，可以防止灰尘进入测试箱体，同时设置有左调节结构和右调节结构，可对安装板进行精确调节，具有较好的适应能力，水平测量结构可对安装板的水平度进行测量，方便对安装板的水平度进行调节，具有使用效果好的优点。
所述的左调节结构包括左螺杆、左调节件和左基座，左螺杆固连在测试箱体上，左调节件开设有螺纹孔，且左调节件与左螺杆相配合连接，左基座转动设置在左调节件上，且左基座与弹簧一相连接。
采用以上结构，旋转左调节件，在左螺杆的配合下，可调节左侧基座的高度，从而调节安装板左侧的高度。
所述的右调节结构包括右螺杆、右调节件和右基座，右螺杆固连在测试箱体上，右调节件开设有螺纹孔，且右调节件与右螺杆相配合连接，右基座转动设置在右调节件上，且右基座与弹簧二相连接。
采用以上结构，旋转右调节件，在右螺杆的配合下，可调节右侧基座的高度，从而调节安装板右侧的高度。
所述的水平测量结构包括刻度尺、连接线和配重块，刻度尺通过两根连接杆安装在安装板上，连接线的一端固定在安装板上，连接线的另一端与配重块相连接。
采用以上结构，通过设置配重块，使得安装板更加牢靠，同时设置刻度尺，在对安装板进行水平度调节时，方便进行校准，具有使用方便的优点。
所述的测试箱体上设置有风机，风机与测试箱体相连通，测试箱体上还开设有若干出风口。
采用以上结构，通过设置风机、开设出风口，方便对测试箱体内进行降温，防止多芯片组件温度过高影响测试的效果。
所述的箱门上还固定有方便开门的把手。
采用以上结构，通过设置把手，可以方便开关箱门。
与现有技术相比，本发明具有以下优点：简化了工艺流程，具有工艺简单，生产效率高的优点。
附图说明
图1是本发明的工艺流程图。
图2是本发明的切筋成型***平面结构示意图。
图3是本发明的切筋成型***的下料装置平面结构示意图。
图4是本发明的测试装置平面结构示意图。
图5是本发明的测试装置剖面结构示意图。
图中，1、底座；2、上料装置；3、切筋成型装置；4、驱动结构；5、滑槽；6、轨道；7、安装台；8、落料管；9、气缸；10、送料块；11、出料管；12、电机；13、偏心轮；14、震动板；15、滑动座；16、弹簧；17、下料斗；21、测试箱体；21a、出风口；22、铰链；23、箱门；24、测试结构；25、安装板；26、卡设座；27、弹簧一；28、弹簧二；29、左螺杆；30、左调节件；31、左基座；33、右螺杆；34、右调节件；35、右基座；37、刻度尺；38、连接线；39、配重块；40、连接杆；41、风机；42、把手。
具体实施方式
以下是本发明的具体实施例并结合附图，对本发明的技术方案作进一步的描述，但本发明并不限于这些实施例。
如图1-5所示，本3D封装工艺，在本实施例中，包括如下步骤：
a、减薄：通过机械研磨的方式对晶圆进行减薄，并对晶圆进行抛光减少晶圆表面损伤层，减薄最终厚度为260-270μm；
b、划片：通过划片机对减薄后的晶圆进行划片；
c、第一层芯片粘片：通过贴片机将第一层单个芯片粘贴到引线框的底座上，使用的胶水为导电胶；
d、导电胶固化：将步骤c中的半成品进行热固化；
e、第二层芯片粘片：通过贴片机将第二层多个芯片分别粘贴到引线框的支架上，使用的胶水为绝缘胶；
f、绝缘胶固化：将步骤e中的半成品进行热固化；
g、压焊：用热压焊机对第一层芯片和第二层芯片进行压焊，调节压焊控制台电压将衬底温度控制在150-200℃，压焊头辟刀温度保持在150℃；
h、塑封：通过塑封机对压焊后的半成品进行塑封；
i、冲塑；
j、去溢料；将步骤i中的半成品浸泡在装有去溢料溶液的浸泡箱体中，溢料去除后捞出；
k、电镀：通过电镀装置对去溢料后的半成品的引脚进行电镀，先电镀一层6-12μm的铜，再电镀一层12-16μm的锡；
l、打印；通过打标机将产品的信息打印到电镀后的半成品上；
m、切筋成型：通过切筋成型***对半成品按规定尺寸进行切筋成型，制得成品；
n、检测：通过测试装置对成品进行检测。
采用以上工艺，简化了工艺流程，具有工艺简单，生产效率高的优点。
步骤e中的绝缘胶采用环氧树脂薄膜胶，贴片机采用ESEC2008XP型贴片机。
步骤h中的塑封为灌胶式塑封。
步骤j中的去溢料溶液采用NT9118型去溢料溶液。
步骤m中的切筋成型***，包括底座1，底座1上依次设置有上料装置2、切筋成型装置3和下料装置，底座1上设置有用于输送工件的步进送料装置，步进送料装置位于上料装置2和切筋成型装置3之间，下料装置包括安装台7、落料管8、气缸9、送料块10和若干出料管11，安装台7固定在底座1上，且安装台7与底座1垂直设置，落料管8固定在安装台7的一侧，出料管11的一端与落料管8相连通，出料管11的另一端与切筋成型装置3相连接，出料管11还与一震动结构相连接，气缸9固定在安装台7上，且气缸9的活塞杆水平设置，送料块10固定在气缸9的活塞杆上，且送料块10位于落料管8内。
采用以上结构，工件通过上料装置2进行上料，步进送料装置将工件从上料装置2输送至切筋成型装置3中进行切筋和成型，在重力作用下，加工完成后的工件通过出料管11进入落料管8中，出料管11上设置有震动结构，防止工件卡料，在本实施例中，由于工件大小不一致，采用传统的设备容易卡料，同时气缸9带动送料块10推送工件，工件在重力和气缸9的共同作用下，实现下料，具有工作效率高的优点。
震动结构包括电机12、偏心轮13、震动板14、滑动座15和弹簧16，电机12固定在安装台7上，电机12的输出轴竖直向上设置，偏心轮13固定在电机12的输出轴上，滑动座15固定在安装台7上，震动板14滑动设置在滑动座15上，震动板14与出料管11相连接，弹簧16的一端与震动板14相连接，弹簧16的另一端与滑动座15相连接，在弹簧16的弹力作用下，震动板14与偏心轮13相抵靠。
采用以上结构，电机12带动偏心轮13转动，在弹簧16的弹力作用下，震动板14与偏心轮13相抵靠，在偏心轮13和弹簧16的作用下，震动板14实现来回震动，从而带动出料管11震动，防止工件在下料时卡料，具有使用效果好的优点。
步进送料装置包括滑槽5和两根轨道6，滑槽5开设在底座1上，两根轨道6平行设置且均固定在底座1上，轨道6上设置有若干能来回运动的驱动结构4，在本实施例中，驱动结构4为现有结构，且驱动结构4的数量为三个。
采用以上结构，提高工件的送料效率。
切筋成型装置3上还设置有用于废料下料的下料斗17。
采用以上结构，通过设置下料斗17，方便废料下料。
落料管8呈L形。
采用以上结构，落料管8呈L形，方便工件掉落。
步骤n中的测试装置，包括测试箱体21，测试箱体21一侧具有开口，箱体上通过铰链22设置有箱门23，箱门23能将开口封闭住，箱体内固定有若干用于放置多芯片组件的放置机构，在本实施例中，放置机构的数量为三个，箱体上还固定有用于测试多芯片组件的测试结构24，放置机构包括安装板25、左调节结构、右调节结构、水平测量结构和若干用于卡设多芯片组件的卡设座26，在本实施例中，卡设座26的数量为两个，左调节结构和右调节结构分别设置在测试箱体21上，安装板25的一端通过若干弹簧一27设置在左调节结构上，安装板25的另一端通过若干弹簧二28设置在右调节结构上，卡设座26固定在安装板25上，水平测量结构设置在安装板25上。
采用以上结构，通过铰链22设置有箱门23，箱门23能将开口封闭住，可以防止灰尘进入测试箱体21，同时设置有左调节结构和右调节结构，可对安装板25进行精确调节，具有较好的适应能力，水平测量结构可对安装板25的水平度进行测量，方便对安装板25的水平度进行调节，具有使用效果好的优点。
左调节结构包括左螺杆29、左调节件30和左基座31，左螺杆29固连在测试箱体21上，左调节件30开设有螺纹孔，且左调节件30与左螺杆29相配合连接，左基座31转动设置在左调节件30上，且左基座31与弹簧一27相连接。
采用以上结构，旋转左调节件30，在左螺杆29的配合下，可调节左侧基座的高度，从而调节安装板25左侧的高度。
右调节结构包括右螺杆33、右调节件34和右基座35，右螺杆33固连在测试箱体21上，右调节件34开设有螺纹孔，且右调节件34与右螺杆33相配合连接，右基座35转动设置在右调节件34上，且右基座35与弹簧二28相连接。
采用以上结构，旋转右调节件34，在右螺杆33的配合下，可调节右侧基座的高度，从而调节安装板25右侧的高度。
水平测量结构包括刻度尺37、连接线38和配重块39，刻度尺37通过两根连接杆40安装在安装板25上，连接线38的一端固定在安装板25上，连接线38的另一端与配重块39相连接。
采用以上结构，通过设置配重块39，使得安装板25更加牢靠，同时设置刻度尺37，在对安装板25进行水平度调节时，方便进行校准，具有使用方便的优点。
测试箱体21上设置有风机弹簧一27，风机弹簧一27与测试箱体21相连通，测试箱体21上还开设有若干出风口21a。
采用以上结构，通过设置风机弹簧一27、开设出风口21a，方便对测试箱体21内进行降温，防止多芯片组件温度过高影响测试的效果。
箱门23上还固定有方便开门的把手42。
采用以上结构，通过设置把手42，可以方便开关箱门23。
本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。

Claims (4)

1.一种3D封装工艺，其特征在于，包括如下步骤：
a、减薄：通过机械研磨的方式对晶圆进行减薄，并对晶圆进行抛光减少晶圆表面损伤层，减薄最终厚度为260-270μm；
b、划片：通过划片机对减薄后的晶圆进行划片；
c、第一层芯片粘片：通过贴片机将第一层单个芯片粘贴到引线框的底座上，使用的胶水为导电胶；
d、导电胶固化：将步骤c中的半成品进行热固化；
e、第二层芯片粘片：通过贴片机将第二层多个芯片分别粘贴到引线框的支架上，使用的胶水为绝缘胶；
f、绝缘胶固化：将步骤e中的半成品进行热固化；
g、压焊：用热压焊机对第一层芯片和第二层芯片进行压焊，调节压焊控制台电压将衬底温度控制在150-200℃，压焊头辟刀温度保持在150℃；
h、塑封：通过塑封机对压焊后的半成品进行塑封；
i、冲塑；
j、去溢料；将步骤i中的半成品浸泡在装有去溢料溶液的浸泡箱体中，溢料去除后捞出；
k、电镀：通过电镀装置对去溢料后的半成品的引脚进行电镀，先电镀一层6-12μm的铜，再电镀一层12-16μm的锡；
l、打印；通过打标机将产品的信息打印到电镀后的半成品上；
m、切筋成型：通过切筋成型***对半成品按规定尺寸进行切筋成型，制得成品；
n、检测：通过测试装置对成品进行检测；
所述的步骤m中的切筋成型***，包括底座，底座上依次设置有上料装置、切筋成型装置和下料装置，所述的底座上设置有用于输送工件的步进送料装置，步进送料装置位于上料装置和切筋成型装置之间，所述的下料装置包括安装台、落料管、气缸、送料块和若干出料管，安装台固定在底座上，且安装台与底座垂直设置，落料管固定在安装台的一侧，出料管的一端与落料管相连通，出料管的另一端与切筋成型装置相连接，出料管还与一震动结构相连接，气缸固定在安装台上，且气缸的活塞杆水平设置，送料块固定在气缸的活塞杆上，且送料块位于落料管内；所述的震动结构包括电机、偏心轮、震动板、滑动座和弹簧，电机固定在安装台上，电机的输出轴竖直向上设置，偏心轮固定在电机的输出轴上，滑动座固定在安装台上，震动板滑动设置在滑动座上，震动板与出料管相连接，弹簧的一端与震动板相连接，弹簧的另一端与滑动座相连接，在弹簧的弹力作用下，震动板与偏心轮相抵靠；所述的步骤n中的测试装置，包括测试箱体，测试箱体一侧具有开口，所述的箱体上通过铰链设置有箱门，箱门能将所述的开口封闭住，箱体内固定有若干用于放置多芯片组件的放置机构，箱体上还固定有用于测试多芯片组件的测试结构，所述的放置机构包括安装板、左调节结构、右调节结构、水平测量结构和若干用于卡设多芯片组件的卡设座，左调节结构和右调节结构分别设置在测试箱体上，安装板的一端通过若干弹簧一设置在左调节结构上，安装板的另一端通过若干弹簧二设置在右调节结构上，卡设座固定在安装板上，水平测量结构设置在安装板上；所述的左调节结构包括左螺杆、左调节件和左基座，左螺杆固连在测试箱体上，左调节件开设有螺纹孔，且左调节件与左螺杆相配合连接，左基座转动设置在左调节件上，且左基座与弹簧一相连接；所述的右调节结构包括右螺杆、右调节件和右基座，右螺杆固连在测试箱体上，右调节件开设有螺纹孔，且右调节件与右螺杆相配合连接，右基座转动设置在右调节件上，且右基座与弹簧二相连接。
2.根据权利要求1所述的3D封装工艺，其特征在于，所述的步骤e中的绝缘胶采用环氧树脂薄膜胶，贴片机采用ESEC2008XP型贴片机。
3.根据权利要求1所述的3D封装工艺，其特征在于，所述的步骤h中的塑封为灌胶式塑封。
4.根据权利要求1所述的3D封装工艺，其特征在于，所述的步骤j中的去溢料溶液采用NT9118型去溢料溶液。
CN202010625424.2A 2020-07-01 2020-07-01 3d封装工艺 Active CN111816576B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010625424.2A CN111816576B (zh) 2020-07-01 2020-07-01 3d封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010625424.2A CN111816576B (zh) 2020-07-01 2020-07-01 3d封装工艺

Publications (2)

Publication Number Publication Date
CN111816576A CN111816576A (zh) 2020-10-23
CN111816576B true CN111816576B (zh) 2022-09-30

Family

ID=72855885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010625424.2A Active CN111816576B (zh) 2020-07-01 2020-07-01 3d封装工艺

Country Status (1)

Country Link
CN (1) CN111816576B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202984852U (zh) * 2012-12-24 2013-06-12 海宁凌通光伏科技有限公司 高效全自动焊锡机
CN109243986A (zh) * 2018-08-20 2019-01-18 浙江亚芯微电子股份有限公司 一种多芯片封装工艺

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101694838A (zh) * 2009-10-17 2010-04-14 天水华天科技股份有限公司 一种双扁平无引脚封装件及其生产方法
KR20130047362A (ko) * 2011-10-31 2013-05-08 삼성전기주식회사 전력 모듈 패키지
CN102522392B (zh) * 2011-12-31 2014-11-05 天水华天科技股份有限公司 一种具有接地环的e/LQFP平面封装件及其生产方法
CN204102863U (zh) * 2014-09-19 2015-01-14 铜陵富仕三佳机器有限公司 一种引线框架全自动封装***

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202984852U (zh) * 2012-12-24 2013-06-12 海宁凌通光伏科技有限公司 高效全自动焊锡机
CN109243986A (zh) * 2018-08-20 2019-01-18 浙江亚芯微电子股份有限公司 一种多芯片封装工艺

Also Published As

Publication number Publication date
CN111816576A (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
US9349615B2 (en) SiP system-integration IC chip package and manufacturing method thereof
TWI617419B (zh) Resin packaging device and resin packaging method
US20050048693A1 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
CN116153819B (zh) 一种半导体芯片封装装置及封装工艺
CN111816576B (zh) 3d封装工艺
EP3731262A1 (en) Die over mold stacked semiconductor package
EP1730775A1 (en) Semiconductor device and method of manufacturing thereof
US20210043603A1 (en) Flat Lead Package Formation Method
CN110880464A (zh) 用于半导体封装工艺的芯片卸载装置
CN104241150A (zh) 倒装芯片贴装机以及利用该贴装机的贴装方法
CN209963032U (zh) 一种芯片切割装置
CN115995402A (zh) 晶圆封装装置
CN114279831A (zh) 一种半导体封装用间隔件的测试设备
CN205703150U (zh) 一种bga贴装***
KR102524728B1 (ko) 반도체 패키지를 제조하기 위한 지그 및 반도체 패키지의 제조 방법
CN216213278U (zh) 晶圆封装装置
CN108389815A (zh) 一种芯片倒装封装设备
CN214022064U (zh) 芯片检测分选机用预定位机构
CN105710631A (zh) 一种bga贴装***
TW201340196A (zh) 薄化半導體封裝之方法與裝置
CN207834259U (zh) 一种固晶机的邦头改进结构
CN116013805B (zh) 一种共晶机
CN219456240U (zh) 一种芯片测试夹具装置
JP3484633B2 (ja) 電子部品の製造方法
CN114664716A (zh) 一种igbt模块的封装设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant