CN111812682A - 一种抗窄带干扰电路 - Google Patents
一种抗窄带干扰电路 Download PDFInfo
- Publication number
- CN111812682A CN111812682A CN202010723773.8A CN202010723773A CN111812682A CN 111812682 A CN111812682 A CN 111812682A CN 202010723773 A CN202010723773 A CN 202010723773A CN 111812682 A CN111812682 A CN 111812682A
- Authority
- CN
- China
- Prior art keywords
- data
- quasi
- module
- interference
- paths
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 44
- 238000005070 sampling Methods 0.000 claims abstract description 42
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 230000001629 suppression Effects 0.000 claims abstract description 20
- 125000004122 cyclic group Chemical group 0.000 claims abstract description 6
- 239000000872 buffer Substances 0.000 claims description 77
- 238000001228 spectrum Methods 0.000 claims description 40
- 238000013139 quantization Methods 0.000 claims description 11
- 238000001914 filtration Methods 0.000 claims description 6
- 230000003139 buffering effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 208000032365 Electromagnetic interference Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
- G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
- G01S19/13—Receivers
- G01S19/21—Interference related issues ; Issues related to cross-correlation, spoofing or other methods of denial of service
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Noise Elimination (AREA)
Abstract
本发明提供的抗窄带干扰电路，包括：4个数据转换单元，用于分别将4路中频数据转换为4路准基带数据；循环缓存单元，用于按照预设控制逻辑循环缓存4路准基带数据；数据选择单元，用于按照预设控制逻辑读取循环缓存单元中的4路准基带数据并输入至抗干扰单元；抗干扰单元，用于采用2路并行加窗以及2点并行输入、输出结构的FFT和IFFT策略，依次分时对4路准基带数据进行抗窄带干扰处理得到4路无干扰频带数据；抗干扰单元的运行频率为中频数据采样频率的2倍。本发明通过FFT、IFFT的分时复用，将同时抑制4路窄带干扰所需的FFT的路数、干扰检测与抑制的路数、IFFT的路数减少为1路，极大地减少了资源占用，易于工程实现。
Description
技术领域
本发明涉及卫星导航领域，具体涉及一种抗窄带干扰电路。
背景技术
卫星导航***作为全球的空间信息基础设施，为全球各类用户提供时间空间基准和所有与位置相关的实时动态信息，是国家重大空间和信息化基础设施。同时导航信号也同样存在功率低，易受到各种各样电磁干扰的影响，使得导航服务能力极大降低的缺陷。比如信号带宽10％以下的窄带干扰信号，有着易生成，发射功率强的特点，是当前影响导航性能下降的一个重要因素，所以如何有效抑制窄带干扰对导航信号的影响，是当前导航领域的一个关键课题。
传统抗窄带干扰通常在频域进行，即首先对信号进行FFT变换(Fast FourierTransform，快速傅立叶变换)，将频域能量超过门限的频率点进行限幅后，再进行IFFT变换(Inverse Fast Fourier Transform，快速傅里叶逆变换)变回时域。在现有抗窄带干扰技术中一般采用2路时间上重叠50％的FFT/IFFT方案，或采用将2路实FFT/IFFT转换为1路复FFT/IFFT的方案。但是在实际工程中，采用2路时间上重叠50％的FFT/IFFT方案，需要对每路GNSS(Global Navigation Satellite System，全球导航卫星***)中频数据进行2路加窗、2路FFT、2路干扰检测与抑制以及2路IFFT，因此资源消耗大，不适合工程实现。而在采用2路实FFT/IFFT转换为1路复FFT/IFFT的方案时虽然可将FFT、IFFT路数减少一半，但干扰检测与抑制的路数并没减少，资源消耗依然很大，且只能处理实数输入。因此，传统抗窄带干扰技术资源消耗大，不适合工程实现。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中抗窄带干扰技术资源消耗大，且只能处理实数输入的缺陷，从而提供一种抗窄带干扰电路。
为达到上述目的，本发明提供如下技术方案：
本发明实施例提供一种抗窄带干扰电路，包括：4个数据转换单元、循环缓存单元、数据选择单元、抗干扰单元，其中，所述4个数据转换单元，用于分别将4路中频数据转换为4路准基带数据；所述循环缓存单元，用于按照预设控制逻辑循环缓存所述4路准基带数据；所述数据选择单元，用于按照预设控制逻辑读取所述循环缓存单元中的所述4路准基带数据并输入至所述抗干扰单元；所述抗干扰单元，用于采用2路并行加窗以及2点并行输入、输出结构的FFT和IFFT策略，依次分时对所述4路准基带数据进行抗窄带干扰处理得到4路无干扰频带数据；所述抗干扰单元的运行频率为所述中频数据采样频率的2倍。
在一实施例中，所述抗干扰单元，包括：前N/2点加窗模块、后N/2点加窗模块、N点FFT模块、干扰检测与抑制模块、N点IFFT模块、第一中间缓存模块、数据缓存模块、重叠相加模块，其中，所述前N/2点加窗模块，用于与当前处理通路前N/2点准基带数据相乘进行加窗处理；所述后N/2点加窗模块，用于与当前处理通路后N/2点准基带数据相乘进行加窗处理；所述N点FFT模块，用于将加窗处理后的前N/2点准基带数据及加窗处理后的后N/2点准基带数据进行快速傅里叶变换；所述干扰检测与抑制模块，用于统计当前处理通路准基带数据的功率谱和概率谱，将所述功率谱和概率谱分别与所述第一中间缓存模块存储的当前处理通路准基带数据上一次统计的功率谱和概率谱进行累加，将累加后的功率谱和/或概率谱超过设定门限的频率点进行置零处理，并将累加后的功率谱和概率谱写入所述第一中间缓存模块；所述N点IFFT模块，用于将经干扰检测与抑制模块处理后的前N/2点准基带数据及后N/2点准基带数据进行快速傅里叶逆变换；所述重叠相加模块，用于将经快速傅里叶逆变换的前N/2点准基带数据与所述数据缓存模块存储的当前处理通路上一次经快速傅里叶逆变换的后N/2点准基带数据相加得到当前处理通路的无干扰频带数据，并将所述经快速傅里叶逆变换的后N/2点准基带数据写入所述数据缓存模块。
在一实施例中，所述抗干扰单元，还包括：第二中间缓存模块和第二量化模块，其中，第二量化模块，用于计算当前处理通路前N/2点无干扰频带数据的当前时域能量，将当前时域能量与当前处理通路上一次前N/2点无干扰频带数据的时域能量进行累加，将累加后的时域能量写入所述第二中间缓存模块，并根据当前时域能量与累加后的时域能量的比例关系对所述当前处理通路前N/2点无干扰频带数据进行量化得到量化后的无干扰频带数据。
在一实施例中，所述数据转换单元，包括：下变频模块、第一低通滤波器、第二低通滤波器、第一降采样模块、第二降采样模块、第一量化模块，其中，所述下变频模块，用于将输入的中频数据下变频到准基带，分为I路准基带数据和Q路准基带数据；所述第一低通滤波器，用于对所述I路准基带数据进行滤波；所述第二低通滤波器，用于对所述Q路准基带数据进行滤波；所述第一降采样模块，用于对滤波后的I路准基带数据进行降采样处理；所述第二降采样模块，用于对滤波后的Q路准基带数据进行降采样处理；所述第一量化模块，用于将降采样后的I路准基带数据和降采样后的Q路准基带数据重新量化为与所述中频数据的比特位数一致的准基带数据。
在一实施例中，所述循环缓存单元包括第一循环缓存模块、第二循环缓存模块及第三循环缓存模块，其中，所述第一循环缓存模块、所述第二循环缓存模块及所述第三循环缓存模块的深度均为N/2。
在一实施例中，所述按照预设控制逻辑循环缓存所述4路准基带数据，包括：将所述4路准基带数据合并依次循环存入所述第一循环缓存模块、所述第二循环缓存模块及所述第三循环缓存模块。
在一实施例中，所述按照预设控制逻辑读取所述循环缓存单元中的所述4路准基带数据并输入至所述抗干扰单元，包括：当所述第一循环缓存模块和所述第二循环缓存模块首次存满时，发送控制指令控制所述数据选择单元读取所述第一循环缓存模块和所述第二循环缓存模块缓存的4路准基带数据；后续则每存满1个循环缓存模块就发送控制指令控制所述数据选择单元读取相应缓存模块缓存的4路准基带数据。
在一实施例中，所述抗窄带干扰电路，还包括：乒乓缓存单元，所述乒乓缓存单元包括4个乒乓缓存模块，用于分别缓存通过所述抗干扰单元进行抗窄带干扰处理后输出的4路无干扰频带数据，并将所述4路无干扰频带数据同时输出。
在一实施例中，所述数据缓存模块的缓存深度均为N/2。
本发明技术方案，具有如下优点：
本发明提供的抗窄带干扰电路，包括：4个数据转换单元、循环缓存单元、数据选择单元、抗干扰单元，其中，4个数据转换单元，用于分别将4路中频数据转换为4路准基带数据；循环缓存单元，用于按照预设控制逻辑循环缓存4路准基带数据；数据选择单元，用于按照预设控制逻辑读取循环缓存单元中的4路准基带数据并输入至抗干扰单元；抗干扰单元，用于采用2路并行加窗以及2点并行输入、输出结构的FFT和IFFT策略，依次分时对4路准基带数据进行抗窄带干扰处理得到4路无干扰频带数据；抗干扰单元的运行频率为所述中频数据采样频率的2倍。通过采用2路并行加窗以及2点并行输入、输出结构的FFT和IFFT策略，将1路FFT、1路IFFT分时复用，效果上等同于时间上重叠50％的2路FFT、2路IFFT，同时还可以将干扰检测与抑制的路数减少为1路。因此，抑制4路中频数据的窄带干扰只需要8路加窗，4路FFT，4路干扰检测与抑制，4路IFFT，相比于现有的抗窄带干扰电路的8路加窗，8路FFT，8路干扰检测与抑制，8路IFFT，资源占用减少约一半，易于工程实现。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中抗窄带干扰电路的一个具体示例的原理框图；
图2为本发明实施例中数据转换单元的一个具体示例的原理框图；
图3为本发明实施例中循环缓存单元的一个具体示例的原理框图；
图4为本发明实施例中抗窄带干扰电路的一个具体示例的流程图；
图5为本发明实施例中抗窄带干扰电路的另一个具体示例的原理框图；
图6为本发明实施例中抗干扰单元的一个具体示例的原理框图；
图7为本发明实施例中重叠相加模块50％重叠相加的过程示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明实施例提供一种抗窄带干扰电路，如图1所示，包括：第一数据转换单元101、第二数据转换单元102、第三数据转换单元103、第四数据转换单元104、循环缓存单元20、数据选择单元30、抗干扰单元40，其中，第一数据转换单元101、第二数据转换单元102、第三数据转换单元103、第四数据转换单元104，用于分别将4路中频数据转换为4路准基带数据；循环缓存单元20，用于按照预设控制逻辑循环缓存4路准基带数据；数据选择单元30，用于按照预设控制逻辑读取循环缓存单元20中的4路准基带数据并输入至抗干扰单元40；抗干扰单元40，用于采用2路并行加窗以及2点并行输入、输出结构的FFT和IFFT策略，依次分时对4路准基带数据进行抗窄带干扰处理得到4路无干扰频带数据；抗干扰单元的运行频率为中频数据采样频率的2倍。
在一具体实施例中，4路中频数据包括：中频数据1、中频数据2、中频数据3及中频数据4。其中，每路中频数据均对应一个数据转换单元，每路中频数据的采样率为62MHz，且每个数据转换单元参数设置均相同。具体地，第一数据转换单元101用于处理中频数据1，将其转换为采样率为31MHz的准基带数据，第二数据转换单元102用于处理中频数据2，将其转换为采样率为31MHz的准基带数据，第三数据转换单元103用于处理中频数据3，将其转换为采样率为31MHz的准基带数据，第四数据转换单元104用于处理中频数据4，将其转换为采样率为31MHz的准基带数据。循环缓存单元20、数据选择单元30及抗干扰单元40运行在高速时钟域区间，将抗干扰单元40的工作主频提高到中频数据采样频率的2倍，即将抗干扰单元40的工作主频提高到124MHz，在124MHz时钟域用一套抗窄带干扰电路分时处理4路准基带数据，等价于在31MHz时钟域同时处理4路准基带数据，分4个时隙处理4个频带，提高了抗窄带干扰处理速度。
本发明提供的抗窄带干扰电路，包括：4个数据转换单元、循环缓存单元、数据选择单元、抗干扰单元，其中，4个数据转换单元，用于分别将4路中频数据转换为4路准基带数据；循环缓存单元，用于按照预设控制逻辑循环缓存4路准基带数据；数据选择单元，用于按照预设控制逻辑读取循环缓存单元中的4路准基带数据并输入至抗干扰单元；抗干扰单元，用于采用2路并行加窗以及2点并行输入、输出结构的FFT和IFFT策略，依次分时对4路准基带数据进行抗窄带干扰处理得到4路无干扰频带数据；抗干扰单元的运行频率为中频数据采样频率的2倍。通过将抗干扰单元运行在高速时钟域，将抗干扰单元的运行频率提高至中频数据采样频率的2倍，分4个时隙处理4个频带，提高了抗窄带干扰处理速度。通过采用2路并行加窗以及2点并行输入、输出结构的FFT和IFFT策略，将1路FFT、1路IFFT分时复用，效果上等同于时间上重叠50％的2路FFT、2路IFFT，同时还可以将干扰检测与抑制的路数减少为1路，极大地减少了资源占用，易于工程实现。
在一实施例中，由于第一数据转换单元101、第二数据转换单元102、第三数据转换单元103及第四数据转换单元104参数设置相同，在本发明实施例中，具体以第一数据转换单元101为例进行说明。如图2所示，第一数据转换单元101包括：下变频模块1011、第一低通滤波器1012、第二低通滤波器1013、第一降采样模块1014、第二降采样模块1015、第一量化模块1016，其中，下变频模块1011，用于将输入的中频数据下变频到准基带，分为I路准基带数据和Q路准基带数据；第一低通滤波器1012，用于对I路准基带数据进行滤波；第二低通滤波器1013，用于对Q路准基带数据进行滤波；第一降采样模块1014，用于对滤波后的I路准基带数据进行降采样处理；第二降采样模块1015，用于对滤波后的Q路准基带数据进行降采样处理；第一量化模块1016，用于将降采样后的I路准基带数据和降采样后的Q路准基带数据重新量化为与中频数据的比特位数一致的准基带数据。
在一具体实施例中，选用24bit中频数据，仅以此为例，不以此为限。第一数据转换单元101具体处理流程如下：首先将输入下变频模块1011的24bit中频数据复数下变频到准基带，分为I路准基带数据和Q路准基带数据；I路准基带数据经第一低通滤波器1012进行滤波后，输入至第一降采样模块1014进行1/2降采样，将数据采样率由62MHz降为31MHz；Q路准基带数据经第二低通滤波器1013进行滤波后，输入至第二降采样模块1015进行1/2降采样，将数据采样率由62MHz降为31MHz；最后将降采样后的I路准基带数据和降采样后的Q路准基带数据采用固定截位方式重新量化为24bit。现有的抗干扰电路工作在GNSS中频，数据采样率高(62MHz)，为保证FFT的分辨率，点数N(2048)需设置的较大，因此，在本发明实施例中，通过对I路准基带数据和Q路准基带数据进行1/2速率降采样处理，将数据采样率由62MHz降为31MHz，FFT/IFFT的点数N减少为1024点，进一步降低了资源消耗。
在一实施例中，如图3所示，循环缓存单元20包括第一循环缓存模块201、第二循环缓存模块202及第三循环缓存模块203，其中，第一循环缓存模块201、第二循环缓存模块202及第三循环缓存模块203的深度均为512。
在一具体实施例中，循环缓存单元20按照预设控制逻辑循环缓存4路准基带数据，包括如下步骤：将4路准基带数据合并依次循环存入第一循环缓存模块201、第二循环缓存模块202及第三循环缓存模块203。
具体地，如图4所示，为抗窄带干扰电路的工作流程，其中，4路准基带数据(位宽96bit)，存入循环缓存单元20。循环缓存单元20分3块空间，每块深度512，空间1(即第一循环缓存模块201)存满512后，数据存入空间2(即第二循环缓存模块202)，空间2存满512后，数据存入空间3(即第三循环缓存模块203)，空间3存满512后，数据重新存入空间1，如此循环。通过将4路准基带数据存入深度为1536的循环缓存单元20，使得4路抗干扰全流水线运行，提高了抗干扰处理速度。
在一实施例中，按照预设控制逻辑读取循环缓存单元20中的4路准基带数据并输入至抗干扰单元40，如图4所示，包括如下步骤：当第一循环缓存模块201和第二循环缓存模块202首次存满时，发送控制指令控制数据选择单元30读取第一循环缓存模块201和第二循环缓存模块202缓存的4路准基带数据；后续则每存满1个循环缓存模块就发送控制指令控制数据选择单元30读取相应缓存模块缓存的4路准基带数据。
在一具体实施例中，空间1、空间2首次都存满512后即通知数据选择单元30取数，后续则每存满1个空间就通知数据选择单元30取数。数据选择单元30从循环缓存单元20读取1024点数据(①+②、②+③或③+①)，并根据控制逻辑，依次从4路准基带数据中选取中频数据1、中频数据2、中频数据3及中频数据4(96bit选24bit)，输出到抗干扰单元40。
在一实施例中，抗窄带干扰电路，如图5所示，还包括：乒乓缓存单元50，乒乓缓存单元50包括4个乒乓缓存模块，用于分别缓存通过抗干扰单元40进行抗窄带干扰处理后输出的4路无干扰频带数据，并将4路无干扰频带数据同时输出。
在一实施例中，乒乓缓存单元50包括第一乒乓缓存模块501、第二乒乓缓存模块502、第三乒乓缓存模块503及第四乒乓缓存模块504。如图4所示，抗干扰单元40处理完第一路无干扰频带数据时，将抗干扰单元40的输出存入第一乒乓缓存模块501的乒或乓区；当处理完第二路无干扰频带数据时，将抗干扰单元40的输出存入第二乒乓缓存模块502的乒或乓区；当处理完第三路无干扰频带数据时，将抗干扰单元40的输出存入第三乒乓缓存模块503的乒或乓区；当处理完第四路无干扰频带数据时，将抗干扰单元40的输出存入第四乒乓缓存模块504的乒或乓区。在抗干扰处理的同时，还同时从第一乒乓缓存模块501、第二乒乓缓存模块502、第三乒乓缓存模块503及第四乒乓缓存模块504的乓或乒区(与写入区错开)读取上次经抗干扰处理后的频带数据，作为输出。在此过程中，第一乒乓缓存模块501、第二乒乓缓存模块502、第三乒乓缓存模块503及第四乒乓缓存模块504将4路无干扰频带数据从124MHz时钟域转换到31MHz时钟域后同时输出，且输出4路频带数据之间的相位关系与输入4路准基带数据之间的相位关系一致。
在一实施例中，如图6所示，抗干扰单元40，包括：前N/2点加窗模块401、后N/2点加窗模块402、N点FFT模块403、干扰检测与抑制模块404、N点IFFT模块405、第一中间缓存模块406、数据缓存模块407、重叠相加模块408，其中，前N/2点加窗模块401，用于与当前处理通路前N/2点准基带数据相乘进行加窗处理；后N/2点加窗模块402，用于与当前处理通路后N/2点准基带数据相乘进行加窗处理；N点FFT模块403，用于将加窗处理后的前N/2点准基带数据及加窗处理后的后N/2点准基带数据进行快速傅里叶变换；干扰检测与抑制模块404，用于统计当前处理通路准基带数据的功率谱和概率谱，将功率谱和概率谱分别与第一中间缓存模块406存储的当前处理通路准基带数据上一次统计的功率谱和概率谱进行累加，将累加后的功率谱和/或概率谱超过设定门限的频率点进行置零处理，并将累加后的功率谱和概率谱写入第一中间缓存模块406；N点IFFT模块405，用于将经干扰检测与抑制模块404处理后的前N/2点准基带数据及后N/2点准基带数据进行快速傅里叶逆变换；重叠相加模块408，用于将经快速傅里叶逆变换的前N/2点准基带数据与数据缓存模块407存储的当前处理通路上一次经快速傅里叶逆变换的后N/2点准基带数据相加得到当前处理通路的无干扰频带数据，并将经快速傅里叶逆变换的后N/2点准基带数据写入数据缓存模块407。
在现有技术方案中，单路中频数据需要2路加窗，2路FFT，2路干扰检测与抑制、2路IFFT，资源消耗大。在多频接收机中，若需要抑制4个频带的窄带干扰，则总共需要8路加窗，8路FFT，8路干扰检测与抑制，8路IFFT，不适合工程实现。或者采用2路实FFT/IFFT转换为1路复FFT/IFFT的方案，虽然可将FFT、IFFT路数减少一半，但干扰检测与抑制的路数并没减少，且只能适应实数输入。因此，本发明实施例采用2点并行输入、输出结构的FFT/IFFT，在不提高计算主频的情况下，可将1路FFT/IFFT分时复用，效果上等同于2路FFT/IFFT。FFT/IFFT的分时复用还可以将干扰检测与抑制的路数减少为1路，这样，抑制4路准基带数据的窄带干扰共需要8路加窗，4路FFT，4路干扰检测与抑制，4路IFFT，资源占用减少约一半，易于工程实现，且既支持实数输入，也支持复数输入。而在提高计算主频的情况下，即将抗干扰单元40的工作主频提高到124MHz，在124MHz时钟域用一套抗窄带干扰电路分时处理4路准基带数据，等价于在31MHz时钟域同时处理4路准基带数据，分4个时隙处理4个频带，因此，抑制4路准基带数据的窄带干扰只需1路加窗，1路FFT，1路干扰检测与抑制，1路IFFT。
具体地，如图4所示，抗干扰单元40在控制逻辑的驱动下，依次对4路准基带数据进行抗干扰处理，用1路1024点FFT、1路1024点IFFT实现原本2路时间上重叠50％的1024点FFT、1024点IFFT。具体的处理流程如图6所示：将前512点准基带数据与前N/2点加窗模块401(即1024个窗系数中的前512个系数)相乘进行加窗处理。后512点输入数据与后N/2点加窗模块402(即1024个窗系数中的后512个系数)依次相乘进行加窗处理。将加窗处理后的前512点准基带数据及加窗处理后的后512点准基带数据，采用2点并行输入、输出结构的FFT，变换到频域。统计频域中当前1024点的功率谱、概率谱，并从第一中间缓存模块406的对应空间中，读取当前处理通路上次的功率谱、概率谱，并与当前1024点的功率谱、概率谱进行累加，将累加后的功率谱和概率谱重新写回第一中间缓存模块406的对应空间；对累加后的功率谱和/或概率谱超过设定门限的频率点进行置零处理。设定门限可根据工程实际需要进行设定。将经干扰检测与抑制模块404处理后的1024点准基带数据，采用2点并行输入、输出结构的IFFT，变换回时域。将当前IFFT的后512点准基带数据写入数据缓存模块407中当前处理通路的对应空间，并同时从该空间读取上次IFFT的后512点准基带数据，与当前IFFT的前512点准基带数据相加后输出无干扰频带数据。如图7所示，为50％重叠相加的过程示意图。本发明实施例中，数据缓存模块407为双口RAM，仅以此为例，不以此为限。数据缓存模块407采用读优先模式，即同时读写相同地址时，在数据被写入的同时，该地址上次存储的数据也会被读出。数据缓存模块407的缓存深度均为N/2，无需采用乒乓模式(缓存深度需为N)，减少资源占用。
在一实施例中，如图6所示，抗干扰单元40，还包括：第二中间缓存模块409和第二量化模块410，其中，第二量化模块410，用于计算当前处理通路前N/2点无干扰频带数据的当前时域能量，将当前时域能量与当前处理通路上一次前N/2点无干扰频带数据的时域能量进行累加，将累加后的时域能量写入第二中间缓存模块409，并根据当前时域能量与累加后的时域能量的比例关系对当前处理通路前N/2点无干扰频带数据进行量化得到量化后的无干扰频带数据。
在一具体实施例中，统计重叠相加模块408输出的无干扰频带数据中当前512点的时域能量，并从第二中间缓存模块409的对应空间中，读取当前处理通路上次的时域能量，与当前的累加后，重新写回第二中间缓存模块409的对应空间；当前512点的时域能量与累加后的时域能量比较，根据两者的比例关系，量化成8bit，输入至相应的乒乓缓存模块，其中I路、Q路各4bit。如图4所示，当每个乒乓缓存模块输入8bit时，相应的每个空间输出8bit。
本发明提供的抗窄带干扰电路，包括：4个数据转换单元、循环缓存单元、数据选择单元、抗干扰单元，其中，4个数据转换单元，用于分别将4路中频数据转换为4路准基带数据；循环缓存单元，用于按照预设控制逻辑循环缓存4路准基带数据；数据选择单元，用于按照预设控制逻辑读取循环缓存单元中的4路准基带数据并输入至抗干扰单元；抗干扰单元，用于采用2路并行加窗以及2点并行输入、输出结构的FFT和IFFT策略，依次分时对4路准基带数据进行抗窄带干扰处理得到4路无干扰频带数据；抗干扰单元的运行频率为中频数据采样频率的2倍。通过4个数据转换单元将4路中频数据转换为4路准基带数据，采样率降低了一半，FFT/IFFT的点数N也减少一半，资源占用减少约一半。通过将抗干扰单元运行在高速时钟域，将抗干扰单元的运行频率提高至中频数据采样频率的2倍，分4个时隙处理4个频带，提高了抗窄带干扰处理速度。通过采用2路并行加窗以及2点并行输入、输出结构的FFT和IFFT策略，将1路FFT、1路IFFT分时复用，效果上等同于时间上重叠50％的2路FFT、2路IFFT，同时还可以将干扰检测与抑制的路数减少为1路，更进一步降低了资源消耗，使得4路抗干扰链路资源消耗约为现有方案的1/8，功耗约为现有方案的1/4，易于工程实现。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (9)
1.一种抗窄带干扰电路，其特征在于，包括：4个数据转换单元、循环缓存单元、数据选择单元、抗干扰单元，其中，
所述4个数据转换单元，用于分别将4路中频数据转换为4路准基带数据；
所述循环缓存单元，用于按照预设控制逻辑循环缓存所述4路准基带数据；
所述数据选择单元，用于按照预设控制逻辑读取所述循环缓存单元中的所述4路准基带数据并输入至所述抗干扰单元；
所述抗干扰单元，用于采用2路并行加窗以及2点并行输入、输出结构的FFT和IFFT策略，依次分时对所述4路准基带数据进行抗窄带干扰处理得到4路无干扰频带数据；
所述抗干扰单元的运行频率为所述中频数据采样频率的2倍。
2.根据权利要求1所述的抗窄带干扰电路，其特征在于，所述抗干扰单元，包括：前N/2点加窗模块、后N/2点加窗模块、N点FFT模块、干扰检测与抑制模块、N点IFFT模块、第一中间缓存模块、数据缓存模块、重叠相加模块，其中，
所述前N/2点加窗模块，用于与当前处理通路前N/2点准基带数据相乘进行加窗处理；
所述后N/2点加窗模块，用于与当前处理通路后N/2点准基带数据相乘进行加窗处理；
所述N点FFT模块，用于将加窗处理后的前N/2点准基带数据及加窗处理后的后N/2点准基带数据进行快速傅里叶变换；
所述干扰检测与抑制模块，用于统计当前处理通路准基带数据的功率谱和概率谱，将所述功率谱和概率谱分别与所述第一中间缓存模块存储的当前处理通路准基带数据上一次统计的功率谱和概率谱进行累加，将累加后的功率谱和/或概率谱超过设定门限的频率点进行置零处理，并将累加后的功率谱和概率谱写入所述第一中间缓存模块；
所述N点IFFT模块，用于将经干扰检测与抑制模块处理后的前N/2点准基带数据及后N/2点准基带数据进行快速傅里叶逆变换；
所述重叠相加模块，用于将经快速傅里叶逆变换的前N/2点准基带数据与所述数据缓存模块存储的当前处理通路上一次经快速傅里叶逆变换的后N/2点准基带数据相加得到当前处理通路的无干扰频带数据，并将所述经快速傅里叶逆变换的后N/2点准基带数据写入所述数据缓存模块。
3.根据权利要求2所述的抗窄带干扰电路，其特征在于，所述抗干扰单元，还包括：第二中间缓存模块和第二量化模块，其中，
第二量化模块，用于计算当前处理通路前N/2点无干扰频带数据的当前时域能量，将当前时域能量与当前处理通路上一次前N/2点无干扰频带数据的时域能量进行累加，将累加后的时域能量写入所述第二中间缓存模块，并根据当前时域能量与累加后的时域能量的比例关系对所述当前处理通路前N/2点无干扰频带数据进行量化得到量化后的无干扰频带数据。
4.根据权利要求1所述的抗窄带干扰电路，其特征在于，所述数据转换单元，包括：下变频模块、第一低通滤波器、第二低通滤波器、第一降采样模块、第二降采样模块、第一量化模块，其中，
所述下变频模块，用于将输入的中频数据下变频到准基带，分为I路准基带数据和Q路准基带数据；
所述第一低通滤波器，用于对所述I路准基带数据进行滤波；
所述第二低通滤波器，用于对所述Q路准基带数据进行滤波；
所述第一降采样模块，用于对滤波后的I路准基带数据进行降采样处理；
所述第二降采样模块，用于对滤波后的Q路准基带数据进行降采样处理；
所述第一量化模块，用于将降采样后的I路准基带数据和降采样后的Q路准基带数据重新量化为与所述中频数据的比特位数一致的准基带数据。
5.根据权利要求1所述的抗窄带干扰电路，其特征在于，所述循环缓存单元包括第一循环缓存模块、第二循环缓存模块及第三循环缓存模块，其中，
所述第一循环缓存模块、所述第二循环缓存模块及所述第三循环缓存模块的深度均为N/2。
6.根据权利要求5所述的抗窄带干扰电路，其特征在于，所述按照预设控制逻辑循环缓存所述4路准基带数据，包括：
将所述4路准基带数据合并依次循环存入所述第一循环缓存模块、所述第二循环缓存模块及所述第三循环缓存模块。
7.根据权利要求6所述的抗窄带干扰电路，其特征在于，所述按照预设控制逻辑读取所述循环缓存单元中的所述4路准基带数据并输入至所述抗干扰单元，包括：
当所述第一循环缓存模块和所述第二循环缓存模块首次存满时，发送控制指令控制所述数据选择单元读取所述第一循环缓存模块和所述第二循环缓存模块缓存的4路准基带数据；
后续则每存满1个循环缓存模块就发送控制指令控制所述数据选择单元读取相应缓存模块缓存的4路准基带数据。
8.根据权利要求1所述的抗窄带干扰电路，其特征在于，还包括：乒乓缓存单元，所述乒乓缓存单元包括4个乒乓缓存模块，用于分别缓存通过所述抗干扰单元进行抗窄带干扰处理后输出的4路无干扰频带数据，并将所述4路无干扰频带数据同时输出。
9.根据权利要求2所述的抗窄带干扰电路，其特征在于，所述数据缓存模块的缓存深度均为N/2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010723773.8A CN111812682A (zh) | 2020-07-24 | 2020-07-24 | 一种抗窄带干扰电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010723773.8A CN111812682A (zh) | 2020-07-24 | 2020-07-24 | 一种抗窄带干扰电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111812682A true CN111812682A (zh) | 2020-10-23 |
Family
ID=72861139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010723773.8A Pending CN111812682A (zh) | 2020-07-24 | 2020-07-24 | 一种抗窄带干扰电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111812682A (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1421789A (zh) * | 2001-11-27 | 2003-06-04 | 华为技术有限公司 | 一种双通道共享存储器的实现方法 |
| US20070061666A1 (en) * | 2005-08-31 | 2007-03-15 | Noriyuki Nakai | Method and system for interleaving in a parallel turbo decoder |
| CN101616114A (zh) * | 2008-06-24 | 2009-12-30 | 展讯通信（上海）有限公司 | 正交多子带传输波形的生成方法及其装置 |
| CN102004626A (zh) * | 2010-11-17 | 2011-04-06 | 华亚微电子（上海）有限公司 | 双口存储器 |
| CN106134517B (zh) * | 2009-12-08 | 2014-01-22 | 北京遥测技术研究所 | 直接序列扩频接收机窄带干扰抑制装置和方法 |
| CN104007453A (zh) * | 2014-05-07 | 2014-08-27 | 西安理工大学 | 概率搜索辅助的频域空域联合抗干扰方法 |
| CN203894413U (zh) * | 2013-12-16 | 2014-10-22 | 重庆九洲星熠导航设备有限公司 | 一种基于fpga的卫星导航信号抗窄带干扰处理机 |
| CN104202504A (zh) * | 2014-08-19 | 2014-12-10 | 昆明理工大学 | 一种基于fpga的实时电子稳像电路***的处理方法 |
| CN205157788U (zh) * | 2015-11-20 | 2016-04-13 | 武汉梦芯科技有限公司 | 单频gnss信号窄带干扰抑制装置及多频gnss信号窄带干扰抑制*** |
| CN108169772A (zh) * | 2017-12-11 | 2018-06-15 | 成都华力创通科技有限公司 | 一种加窗fft的卫星信号捕获方法 |
| CN109212559A (zh) * | 2018-09-26 | 2019-01-15 | 永州市金蚂蚁新能源机械有限公司 | 一种单频及多频gnss信号窄带干扰抑制装置、***及其方法 |
| CN110286392A (zh) * | 2019-07-31 | 2019-09-27 | 中国电子科技集团公司第五十四研究所 | 一种基于降采样的频域抗窄带干扰实现方法 |
| WO2020134855A1 (zh) * | 2018-12-28 | 2020-07-02 | 长沙天仪空间科技研究院有限公司 | 一种卫星通信*** |
-
2020
- 2020-07-24 CN CN202010723773.8A patent/CN111812682A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1421789A (zh) * | 2001-11-27 | 2003-06-04 | 华为技术有限公司 | 一种双通道共享存储器的实现方法 |
| US20070061666A1 (en) * | 2005-08-31 | 2007-03-15 | Noriyuki Nakai | Method and system for interleaving in a parallel turbo decoder |
| CN101616114A (zh) * | 2008-06-24 | 2009-12-30 | 展讯通信（上海）有限公司 | 正交多子带传输波形的生成方法及其装置 |
| CN106134517B (zh) * | 2009-12-08 | 2014-01-22 | 北京遥测技术研究所 | 直接序列扩频接收机窄带干扰抑制装置和方法 |
| CN102004626A (zh) * | 2010-11-17 | 2011-04-06 | 华亚微电子（上海）有限公司 | 双口存储器 |
| CN203894413U (zh) * | 2013-12-16 | 2014-10-22 | 重庆九洲星熠导航设备有限公司 | 一种基于fpga的卫星导航信号抗窄带干扰处理机 |
| CN104007453A (zh) * | 2014-05-07 | 2014-08-27 | 西安理工大学 | 概率搜索辅助的频域空域联合抗干扰方法 |
| CN104202504A (zh) * | 2014-08-19 | 2014-12-10 | 昆明理工大学 | 一种基于fpga的实时电子稳像电路***的处理方法 |
| CN205157788U (zh) * | 2015-11-20 | 2016-04-13 | 武汉梦芯科技有限公司 | 单频gnss信号窄带干扰抑制装置及多频gnss信号窄带干扰抑制*** |
| CN108169772A (zh) * | 2017-12-11 | 2018-06-15 | 成都华力创通科技有限公司 | 一种加窗fft的卫星信号捕获方法 |
| CN109212559A (zh) * | 2018-09-26 | 2019-01-15 | 永州市金蚂蚁新能源机械有限公司 | 一种单频及多频gnss信号窄带干扰抑制装置、***及其方法 |
| WO2020134855A1 (zh) * | 2018-12-28 | 2020-07-02 | 长沙天仪空间科技研究院有限公司 | 一种卫星通信*** |
| CN110286392A (zh) * | 2019-07-31 | 2019-09-27 | 中国电子科技集团公司第五十四研究所 | 一种基于降采样的频域抗窄带干扰实现方法 |
Non-Patent Citations (9)
| Title |
|---|
| 刘虹等: "基于STM32的电流信号谐波分量检测***的设计", 《厦门理工学院学报》 * |
| 刘虹等: "基于STM32的电流信号谐波分量检测***的设计", 《厦门理工学院学报》, no. 05, 30 October 2018 (2018-10-30) * |
| 张永喜\N\N\N,范云霄\N\N\N,纪兆坤: "提升机载荷的无线传输", 山东煤炭科技, no. 04 * |
| 张银蒲 等: "基于FFT的扩频通信***抗干扰技术研究", 《唐山学院学报》, pages 98 * |
| 张银蒲等: "基于FFT的扩频通信***抗干扰技术研究", 《唐山学院学报》, no. 03, 20 May 2012 (2012-05-20), pages 98 * |
| 王鹏等: "低复杂度准连续波雷达信号处理***设计", 《弹箭与制导学报》 * |
| 王鹏等: "低复杂度准连续波雷达信号处理***设计", 《弹箭与制导学报》, no. 05, 15 October 2015 (2015-10-15) * |
| 罗伟杰 等: "单路频域窄带抗干扰算法及FPGA实现", 《微电子学与计算机》, pages 1 - 11 * |
| 罗伟杰等: "单路频域窄带抗干扰算法及FPGA实现", 《微电子学与计算机》, no. 04, 5 April 2018 (2018-04-05), pages 1 - 11 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102121991B (zh) | 基于北斗一代卫星信号接收的干扰抑制方法及装置 | |
| CN102664657B (zh) | 一种自适应中值门限频域抗干扰方法 | |
| CN102404271B (zh) | 一种ofdm接收机的窄带干扰抑制装置及方法 | |
| CN1909383B (zh) | 一种窄带干扰抑制方法及其装置 | |
| CN102437865B (zh) | 提高直扩跳频混合扩频***频域抗干扰性能的方法 | |
| CN114362837B (zh) | 一种扩频卫星信号窄带干扰自适应消除装置 | |
| López-Parrado et al. | Cooperative wideband spectrum sensing based on sub-Nyquist sparse fast Fourier transform | |
| CN113162641B (zh) | 4通道单比特数字接收机的设计方法及其接收机 | |
| CN112953873A (zh) | 高动态微弱8psk/16psk信号载波捕获方法 | |
| CN103248395A (zh) | 一种窄带干扰抑制方法及装置 | |
| CN105301607A (zh) | 一种单频及多频gnss信号窄带干扰抑制装置、***及其方法 | |
| CN116299577A (zh) | 一种应用于北斗三号基带芯片的窄带抗干扰装置及方法 | |
| CN104076369A (zh) | 基于自适应门限判决的频域抗干扰方法及装置 | |
| CN111812682A (zh) | 一种抗窄带干扰电路 | |
| CN110286392B (zh) | 一种基于降采样的频域抗窄带干扰实现方法 | |
| CN108551351B (zh) | 抑制窄带干扰的方法及装置 | |
| CN205157788U (zh) | 单频gnss信号窄带干扰抑制装置及多频gnss信号窄带干扰抑制*** | |
| CN109474356B (zh) | 宽带多通道信号能量检测***及方法 | |
| CN115296696B (zh) | 一种适用于卫星测控突发扩频信号的捕获方法及装置 | |
| CN105572695A (zh) | 抗干扰方法及*** | |
| Priputin et al. | Implementation of a Discrete Frequency Demodulator Using Filter Bank Technologies on an ARM Processor | |
| CN111182647A (zh) | 随机接入检测方法及装置 | |
| US20160182159A1 (en) | Method and system for interference cancellation of data channel | |
| CN115296698A (zh) | 高动态卫星通信***信号捕获方法 | |
| Cai et al. | Application of three-threshold FCME and extended interpolation algorithm in narrowband interference suppression |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201023 |