CN111756358B - 迟滞电压可配置的比较器及迟滞电压的控制方法 - Google Patents
迟滞电压可配置的比较器及迟滞电压的控制方法 Download PDFInfo
- Publication number
- CN111756358B CN111756358B CN202010559965.XA CN202010559965A CN111756358B CN 111756358 B CN111756358 B CN 111756358B CN 202010559965 A CN202010559965 A CN 202010559965A CN 111756358 B CN111756358 B CN 111756358B
- Authority
- CN
- China
- Prior art keywords
- tube
- input
- voltage
- comparator
- hysteresis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title abstract description 12
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 7
- 101150110971 CIN7 gene Proteins 0.000 description 4
- 101150110298 INV1 gene Proteins 0.000 description 4
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种迟滞电压可配置的比较器及其迟滞电压的控制方法，包括：基准电压电路，用于给差分输入电路及共源共栅电路分别提供第一基准电压及第二基准电压；差分输入电路，包括：第一差分输入级及第二差分输入级；以及所述共源共栅电路，用于将所述第一差分输入级的输出电压和所述第二差分输入级的电压放大后发送至所述比较器本体。本发明可以实现迟滞电压的可配置，可对高低转换阀值进行精确的调节，满足***设计时，对不同迟滞电压的需求。
Description
技术领域
本发明涉及模拟集成电路领域，具体地，涉及迟滞电压可配置的比较器及其迟滞电压的控制方法。
背景技术
迟滞比较器是一个具有迟滞回环传输特性的CMOS比较器。通常在反相输入单门限电压比较器的基础上引入正反馈网络，就组成了具有双门限值的反相输入迟滞比较器。由于反馈的作用，这种比较器的门限电压是随输出电压的变化而变化的。它的灵敏度低一些，但抗干扰能力却大大提高。
通常情况下，比较器工作在噪声环境中，如果比较器足够快且信号的噪声足够大的话，其输出端也将存在噪声，影响信号检测的性能。在特定情况下，在比较器中引入迟滞特性，迟滞电压必须大于或等于最大噪声幅度。
迟滞比较器广泛应用于通信电路、信号检测等领域，它可以降低干扰信号的灵敏度，实现波形的变换和信号整形。迟滞比较器的正负阈值不同的比较特性，能够用于电压鉴幅电路中。迟滞比较器的电路结构较多，图1a中显示了常用的由反馈电阻构成的迟滞比较器。在迟滞电压比较器中，只要噪声电压引起输入信号电压的变化幅度不超过迟滞电压，就能保证输出状态的稳定。
该电路结构简单，其电压迟滞的宽度与内部MOS管尺寸和工艺参数有关，因此迟滞电压宽度不够精确，还有一些CMOS集成电路设计方法的迟滞比较器，如图2所述的迟滞比较器，其也是通过调整反馈信号来产生迟滞电压。
迟滞比较器往往会是固定的迟滞电压，如果需调整比较器的迟滞电压，就需要在电路设计时，对外部反馈电路网络进行重新设计，增加电路的复杂程度，造成设计的重复和资金的浪费。
发明内容
本发明的目的是提供一种迟滞电压可配置的比较器及迟滞电压的控制方法，该迟滞电压可配置的比较器及迟滞电压的控制方法可以实现迟滞电压的可配置，可对高低转换阀值进行精确的调节，满足***设计时，对不同迟滞电压的需求。
为了实现上述目的，本发明提供了一种迟滞电压可配置的比较器，该迟滞电压可配置的比较器包括：基准电压电路，用于给差分输入电路及共源共栅电路分别提供第一基准电压及第二基准电压；差分输入电路，包括：第一差分输入级，包括：第一非门、第二非门、第一开关管、第二开关管、第一输入对管、第一迟滞电压调整管；其中所述第一非门的输入端连接于比较器本体的输出端，所述第一非门的输出端连接于所述第二非门的输入端及所述第二开关管的栅极，所述第二非门的输出端连接于所述第一开关管栅极，所述第一开关的漏极分别连接于所述比较器本体的第一电压输入端和第一输入对管的栅极，所述第一开关管的源极分别连接于所述第二开关管的漏极和所述第一迟滞电压调整管的栅极，所述第一迟滞电压调整管的漏极分别连接于所述第一输入对管的漏极及共源共栅电路，所述第一迟滞电压调整管的源极连接于所述第一输入对管的源极；第二差分输入级，包括：第三非门、第三开关管、第四开关管、第二输入对管、第二迟滞电压调整管；其中所述第三非门的输入端连接于比较器本体的输出端及所述第四开关管的栅极，所述第三非门的输出端连接于所述第三开关管的栅极，所述第三开关的漏极分别连接于所述比较器本体的第二电压输入端和第二输入对管的栅极，所述第三开关管的源极分别连接于所述第四开关管的漏极和所述第二迟滞电压调整管的栅极，所述第二迟滞电压调整管的漏极分别连接于所述第二输入对管的漏极及所述共源共栅电路，所述第二迟滞电压调整管的源极连接于所述第二输入对管的源极；以及所述共源共栅电路，用于将所述第一差分输入级的输出电压和所述第二差分输入级的电压放大后发送至所述比较器本体。
优选地，以下至少之一者为MOS管：第一开关管、第二开关管、第一输入对管、第一迟滞电压调整管、第三开关管、第四开关管、第二输入对管、第二迟滞电压调整管。
优选地，所述共源共栅电路由多个MOS管相连接而成。
优选地，所述比较器本体为两级开环比较器。
另外，本实施例还提供一种迟滞电压的控制方法，使用上述的迟滞电压可配置的比较器，所述迟滞电压的控制方法包括：在所述比较器本体的输出电平为低电平时，所述第一差分输入级的输入管的尺寸为第一输入对管，所述第二差分输入级的输入管的尺寸为第二输入对管与第二迟滞电压调整管的和；以及在所述比较器本体的输出电平为高电平时，所述第一差分输入级的输入管的尺寸为所述第一输入对管与第一迟滞电压调整管的和，所述第二差分输入级的输入管的尺寸为第二输入对管。
根据上述技术方案，本发明利用差分输入电路来产生可配置的迟滞电压，在实际使用时，可以根据实际情况选择合适的第一输入对管、第一迟滞电压调整管及第二输入对管、第二迟滞电压调整管，可以根据不同的信号输入和噪声的大小来选择合适的迟滞电压等级，提高比较器的精确度，减少噪声的干扰。
本发明的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1a是现有技术中显示了常用的由反馈电阻构成的迟滞比较器；
图1b是图1a产生的迟滞电压的效果图；
图2是现有技术中通过调整反馈信号来产生迟滞电压的迟滞比较器；以及
图3是说明本发明的一种迟滞电压可配置的比较器的电路图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在详细陈述本实施例之前，先简单说一下现有技术中的缺陷，迟滞比较器往往会是固定的迟滞电压，如果需调整比较器的迟滞电压，就需要在电路设计时，对外部反馈电路网络进行重新设计，增加电路的复杂程度，造成设计的重复和资金的浪费。相关技术中，需要在施密特触发器电路的基础上进行改进，对其电流进行调节，但其高低翻转阀值电平受生产工艺、电源电压和温度的影响，迟滞宽度不够精确，在实际的应用中存在较大的缺陷，在应用中很难达到设计所需精度。
在本实施例中，本发明的提供一种迟滞电压可配置的比较器的电路连接图，所述迟滞电压可配置的比较器包括：基准电压电路，用于给差分输入电路及共源共栅电路分别提供第一基准电压及第二基准电压；差分输入电路，包括：第一差分输入级，包括：第一非门、第二非门、第一开关管、第二开关管、第一输入对管、第一迟滞电压调整管；其中所述第一非门的输入端连接于比较器本体的输出端，所述第一非门的输出端连接于所述第二非门的输入端及所述第二开关管的栅极，所述第二非门的输出端连接于所述第一开关管栅极，所述第一开关的漏极分别连接于所述比较器本体的第一电压输入端和第一输入对管的栅极，所述第一开关管的源极分别连接于所述第二开关管的漏极和所述第一迟滞电压调整管的栅极，所述第一迟滞电压调整管的漏极分别连接于所述第一输入对管的漏极及共源共栅电路，所述第一迟滞电压调整管的源极连接于所述第一输入对管的源极；第二差分输入级，包括：第三非门、第三开关管、第四开关管、第二输入对管、第二迟滞电压调整管；其中所述第三非门的输入端连接于比较器本体的输出端及所述第四开关管的栅极，所述第三非门的输出端连接于所述第三开关管的栅极，所述第三开关的漏极分别连接于所述比较器本体的第二电压输入端和第二输入对管的栅极，所述第三开关管的源极分别连接于所述第四开关管的漏极和所述第二迟滞电压调整管的栅极，所述第二迟滞电压调整管的漏极分别连接于所述第二输入对管的漏极及所述共源共栅电路，所述第二迟滞电压调整管的源极连接于所述第二输入对管的源极；以及所述共源共栅电路，用于将所述第一差分输入级的输出电压和所述第二差分输入级的电压放大后发送至所述比较器本体。
优选地，以下至少之一者为MOS管：第一开关管、第二开关管、第一输入对管、第一迟滞电压调整管、第三开关管、第四开关管、第二输入对管、第二迟滞电压调整管。
优选地，所述共源共栅电路由多个MOS管相连接而成。
优选地，所述比较器本体为两级开环比较器。
其中，本实施例中的上述电路结构，解决了传统比较器结构中迟滞电压不精确、不可配置的问题，可以根据实际设计指标要求，改变调整管的尺寸，达到调整迟滞电压的目的，也可以采用多个调整管进行选择和切换，实现迟滞电压的可配置特性。本发明通过调整比较器的输入对管的尺寸，采用非对称对管的设计，通过主动引入失调电压并配合比较器状态进行调整管工作状态的选择，来形成可配置的迟滞电压。
图3是一种具体实施例的电路图，如图3所示，输入端INP和INN分别是比较器的第一电压输入端和第二电压输入端，与两个输入端连接的第一输入对管M4和第二输入对管M12的尺寸和特性完全一致；第一迟滞电压调整管M3和第二迟滞电压调整管M13的尺寸要小于M4和M12，具体参数可以根据比较器电路对迟滞电压的要求来选取。
在图3中，BIAS为基准电压电路，用以产生VBN和VB2两个基准电压；一个可配置迟滞电压的第一差分输入级，由非门INV1、INV2，开关管M1、M2，输入对管M4，迟滞电压调整管M3构成；一个共源共栅电路，由MOS管M5、M6、M7、M8、M9、M10构成；一个实现电压比较的比较器COMP。可配置迟滞电压的第二差分输入级，由非门IINV3，开关管M14、M15，输入对管M12，迟滞电压调整管M13构成；比较器输出CPOUT连接到非门INV1，控制开关管M1和M2的开关状态，改变与输入端INP相连接的输入管尺寸；比较器输出CPOUT控制M14和M15的开关状态，调整与输入端INN相连的输入管尺寸。
其中，所述开关管M1、M2与M3构成输入调整电路，实现比较器输入管尺寸的改变，采用多个输入调整电路，并引入控制选择，可以实现多种输入管尺寸的组合，达到多种迟滞电压组合的配置目的。
其中，由MOS管M5、M6、M7、M8、M9、M10构成共源共栅电路作为输入对管的电流信号放大电路，电流比较的结果送到电压比较器COMP，最终输出电压比较结果。
另外，本实施例还提供一种迟滞电压的控制方法，使用上述的迟滞电压可配置的比较器，所述迟滞电压的控制方法包括：在所述比较器本体的输出电平为低电平时，所述第一差分输入级的输入管的尺寸为第一输入对管，所述第二差分输入级的输入管的尺寸为第二输入对管与第二迟滞电压调整管的和；以及在所述比较器本体的输出电平为高电平时，所述第一差分输入级的输入管的尺寸为所述第一输入对管与第一迟滞电压调整管的和，所述第二差分输入级的输入管的尺寸为第二输入对管。
其中，所述原理如下所示，当比较器输出CPOUT为低电平时，非门INV1的输出HP为高电平，打开开关管M2，关闭开关管M1，将迟滞电压调整管M3的栅极连接到模拟地电平，关闭M3管，此时INP连接的输入管的尺寸仅为M4。当比较器输出CPOUT为高电平时，非门INV1的输出HP为低电平，关闭开关管M2，打开开关管M1，迟滞电压调整管M3的栅极连接到输入端INP，此时，INP连接的输入管的尺寸为(M3+M4)。
同理，当比较器输出CPOUT为低电平时，关闭开关管M15，非门INV3的输出为高电平，打开开关管M14，将迟滞电压调整管M13的栅极连接到反向输入端INN，此时INN连接的输入管的尺寸(M12+M13)。当比较器输出CPOUT为高电平时，打开开关管M15，非门INV3的输出为低电平，关闭开关管M14，将迟滞电压调整管M13的栅极连接到模拟地电平，此时INN连接的输入管的尺寸仅M13。
以上可以看出，当比较器的正向端INP的输入电压小于反向端INN的输入电压时，比较器的输出CPOUT为低电平，此时与INP连接的输入管尺寸为M4，而与INN连接的输入管尺寸为(M12+M13)，只有当INP的输入电压超过INN的输入电压一定幅度，例如15mV时，比较器才能发生反转，输出CPOUT的状态发生改变，变成高电平。比较器的输出CPOUT变成高电平之后，与INP连接的输入管尺寸为(M3+M4)，而与INN连接的输入管尺寸为M12，只有当INP的输入电压低于INN的输入电压一定幅度，例如15mV时，比较器才能发生反转，输出CPOUT的状态变成低电平。通过比较器状态对输入调整管的选择，形成所需的迟滞电压。
上述过程，可以在调整M3和M13尺寸的基础上，获得不同的迟滞上限电压和迟滞下限电压。当采用多个调整管和选择电路时，可以实现多种迟滞上限和下限电压的设置，带来更好的应用便利性。
通过采用调整管来改变比较器的输入对管的尺寸，获得可配置的迟滞电压，有利于在实际应用***中，根据不同的信号输入和噪声的大小来选择合适的迟滞电压等级，提高比较器的精确度，减少噪声干扰。采用多路调整管，可以实现不同的迟滞电压等级，实现比较器迟滞电压的灵活配置。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (1)
1.一种迟滞电压可配置的比较器，其特征在于，该迟滞电压可配置的比较器包括：
基准电压电路，用于给差分输入电路及共源共栅电路分别提供第一基准电压及第二基准电压；
差分输入电路，包括：
第一差分输入级，包括：第一非门、第二非门、第一开关管、第二开关管、第一输入对管、第一迟滞电压调整管；其中所述第一非门的输入端信号连接于比较器本体的输出端，所述第一非门的输出端信号连接于所述第二非门的输入端及所述第二开关管的栅极，所述第二非门的输出端信号连接于所述第一开关管栅极，所述第一开关的漏极分别连接于所述比较器本体的第一电压输入端和第一输入对管的栅极，所述第一开关管的源极分别连接于所述第二开关管的漏极和所述第一迟滞电压调整管的栅极，所述第一迟滞电压调整管的漏极分别连接于所述第一输入对管的漏极及共源共栅电路，所述第一迟滞电压调整管的源极连接于所述第一输入对管的源极；
第二差分输入级，包括：第三非门、第三开关管、第四开关管、第二输入对管、第二迟滞电压调整管；其中所述第三非门的输入端连接于比较器本体的输出端及所述第四开关管的栅极，所述第三非门的输出端连接于所述第三开关管的栅极，所述第三开关的漏极分别连接于所述比较器本体的第二电压输入端和第二输入对管的栅极，所述第三开关管的源极分别连接于所述第四开关管的漏极和所述第二迟滞电压调整管的栅极，所述第二迟滞电压调整管的漏极分别连接于所述第二输入对管的漏极及所述共源共栅电路，所述第二迟滞电压调整管的源极连接于所述第二输入对管的源极；以及
所述共源共栅电路，用于将所述第一差分输入级的输出电压和所述第二差分输入级的电压放大后发送至所述比较器本体；
第一开关管、第二开关管、第一输入对管、第一迟滞电压调整管、第三开关管、第四开关管、第二输入对管、第二迟滞电压调整管均为MOS管；所述共源共栅电路由多个MOS管连接而成；所述比较器本体为两级开环比较器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010559965.XA CN111756358B (zh) | 2020-06-18 | 2020-06-18 | 迟滞电压可配置的比较器及迟滞电压的控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010559965.XA CN111756358B (zh) | 2020-06-18 | 2020-06-18 | 迟滞电压可配置的比较器及迟滞电压的控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111756358A CN111756358A (zh) | 2020-10-09 |
| CN111756358B true CN111756358B (zh) | 2024-05-14 |
Family
ID=72676368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010559965.XA Active CN111756358B (zh) | 2020-06-18 | 2020-06-18 | 迟滞电压可配置的比较器及迟滞电压的控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111756358B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201156726Y (zh) * | 2008-02-03 | 2008-11-26 | 深圳艾科创新微电子有限公司 | 一种阀值可调节的cmos迟滞比较器 |
| CN105680835A (zh) * | 2016-03-14 | 2016-06-15 | 湘潭芯力特电子科技有限公司 | 应用于rs-485接收端的迟滞比较器 |
| CN210005942U (zh) * | 2019-07-25 | 2020-01-31 | 成都市易冲半导体有限公司 | 一种迟滞电压比较器 |
| CN212726972U (zh) * | 2020-06-18 | 2021-03-16 | 安徽赛腾微电子有限公司 | 迟滞电压可配置的比较器 |
-
2020
- 2020-06-18 CN CN202010559965.XA patent/CN111756358B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201156726Y (zh) * | 2008-02-03 | 2008-11-26 | 深圳艾科创新微电子有限公司 | 一种阀值可调节的cmos迟滞比较器 |
| CN105680835A (zh) * | 2016-03-14 | 2016-06-15 | 湘潭芯力特电子科技有限公司 | 应用于rs-485接收端的迟滞比较器 |
| CN210005942U (zh) * | 2019-07-25 | 2020-01-31 | 成都市易冲半导体有限公司 | 一种迟滞电压比较器 |
| CN212726972U (zh) * | 2020-06-18 | 2021-03-16 | 安徽赛腾微电子有限公司 | 迟滞电压可配置的比较器 |
Non-Patent Citations (1)
| Title |
|---|
| RS 485接口芯片中的迟滞比较器设计;辛萌萌 等;现代电子技术;20080115(第02期);第48-50页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111756358A (zh) | 2020-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7154294B2 (en) | Comparators capable of output offset calibration | |
| US7595676B2 (en) | Comparator and method with controllable threshold and hysteresis | |
| CN109951161B (zh) | 一种互补型数字可变增益放大器 | |
| CN110995169B (zh) | 一种片上可变增益温度补偿放大器 | |
| CN107994897B (zh) | 一种偏置电流控制电路、方法以及功率放大控制电路 | |
| CN116488596A (zh) | 宽输入共模范围的lvds接收电路及芯片 | |
| CN116700418A (zh) | 一种钳位电压精确可调电路 | |
| CN112994625A (zh) | 一种零温漂可变摆幅的运算放大器 | |
| KR100499855B1 (ko) | 가변 이득 증폭기 | |
| US10742175B2 (en) | Amplifier circuit, reception circuit, and semiconductor integrated circuit | |
| CN212726972U (zh) | 迟滞电压可配置的比较器 | |
| CN111756358B (zh) | 迟滞电压可配置的比较器及迟滞电压的控制方法 | |
| CN112332791A (zh) | 一种可变增益放大器 | |
| EP4258547A1 (en) | Super source follower | |
| CN114337552B (zh) | 自适应压摆率增强的运算放大电路 | |
| JP2009010544A (ja) | 信号波形等化回路及び受信回路 | |
| JP4321959B2 (ja) | 信号補償回路及び復調回路 | |
| CN216490404U (zh) | 自适应压摆率增强的运算放大电路 | |
| US10003304B2 (en) | Operational amplifier and method for reducing offset voltage of operational amplifier | |
| CN115276207A (zh) | 宽范围高适应性电源转换电路 | |
| KR100499856B1 (ko) | 가변 이득 증폭기 | |
| CN111697936B (zh) | 一种低功耗互补型数字可变增益放大器 | |
| CN209930214U (zh) | 一种用于运放的新型共模电平偏移电路 | |
| KR100648380B1 (ko) | 가변 이득 증폭기 | |
| CN110460338B (zh) | 一种采样保持电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |