CN111739926B - 显示面板及显示装置 - Google Patents
显示面板及显示装置 Download PDFInfo
- Publication number
- CN111739926B CN111739926B CN202010822808.3A CN202010822808A CN111739926B CN 111739926 B CN111739926 B CN 111739926B CN 202010822808 A CN202010822808 A CN 202010822808A CN 111739926 B CN111739926 B CN 111739926B
- Authority
- CN
- China
- Prior art keywords
- auxiliary
- substrate
- pixel
- orthographic projection
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 433
- 239000003990 capacitor Substances 0.000 claims abstract description 59
- 238000003860 storage Methods 0.000 claims description 72
- 239000003086 colorant Substances 0.000 claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 243
- 238000010586 diagram Methods 0.000 description 36
- 238000013461 design Methods 0.000 description 32
- 230000015572 biosynthetic process Effects 0.000 description 31
- 230000000694 effects Effects 0.000 description 24
- 239000004065 semiconductor Substances 0.000 description 21
- 239000007789 gas Substances 0.000 description 20
- 238000005538 encapsulation Methods 0.000 description 14
- 239000004642 Polyimide Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000002346 layers by function Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 6
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 6
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 6
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000001788 irregular Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 101150037603 cst-1 gene Proteins 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910003471 inorganic composite material Inorganic materials 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 108010016766 KK 3 Proteins 0.000 description 1
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/40—OLEDs integrated with touch screens
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本公开提供了显示面板及显示装置，其中，显示面板，包括：衬底基板，晶体管阵列层，像素限定层，触控电极，其中，第一颜色子像素的开口区域的面积小于第三颜色子像素的开口区域的面积，且第二颜色子像素的开口区域的面积小于第三颜色子像素的开口区域的面积；第一颜色子像素中的第二电容在衬底基板的正投影与触控电极在衬底基板的正投影具有第一辅助交叠面积；第二颜色子像素中的第二电容在衬底基板的正投影与触控电极在衬底基板的正投影具有第二辅助交叠面积；第三颜色子像素中的第二电容在衬底基板的正投影与触控电极在衬底基板的正投影具有第三辅助交叠面积；第一辅助交叠面积和第二辅助交叠面积中的至少一个大于第三辅助交叠面积。
Description
技术领域
本公开涉及显示技术领域，特别涉及显示面板及显示装置。
背景技术
有机发光二极管（Organic Light Emitting Diode，OLED）、量子点发光二极管（Quantum Dot Light Emitting Diodes，QLED）等电致发光二极管具有自发光、低能耗等优点，是当今电致发光显示装置应用研究领域的热点之一。
发明内容
本公开实施例提供的种显示面板，包括：
衬底基板；
晶体管阵列层，位于所述衬底基板上；
像素限定层，位于所述晶体管阵列层背离所述衬底基板一侧；
触控电极，位于所述像素限定层背离所述衬底基板一侧；
所述衬底基板具有显示区，所述显示区包括多个子像素; 所述子像素包括像素电路和发光元件；所述像素电路包括栅线图形、数据线图形、电源信号线图形；
所述晶体管阵列层包括多个电容导电部，所述子像素包括对应的所述电容导电部；其中，同一所述子像素中，所述电容导电部与所述子像素对应的数据线图形和/或所述子像素对应的电源信号线图形存在交叠区域；所述电容导电部至少耦接所述子像素对应的电源信号线图形或所述子像素对应的数据线图形；
所述像素限定层包括多个开口区域，所述子像素包括对应的所述开口区域；
至少部分所述触控电极在所述衬底基板的正投影为网格；
其中，所述多个子像素还包括第一颜色子像素、第二颜色子像素以及第三颜色子像素；所述第一颜色子像素的开口区域的面积小于所述第三颜色子像素的开口区域的面积，且所述第二颜色子像素的开口区域的面积小于所述第三颜色子像素的开口区域的面积；
所述第一颜色子像素中的电容导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影具有第一辅助交叠面积；
所述第二颜色子像素中的电容导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影具有第二辅助交叠面积；
所述第三颜色子像素中的电容导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影具有第三辅助交叠面积；
所述第一辅助交叠面积和所述第二辅助交叠面积中的至少一个大于所述第三辅助交叠面积。
在一些示例中，所述第一辅助交叠面积大于所述第二辅助交叠面积；或者，
所述第一辅助交叠面积大致等于所述第二辅助交叠面积；或者，所述第三辅助交叠面积大致等于所述第二辅助交叠面积。
在一些示例中，所述晶体管阵列层包括：
第一导电层，位于所述衬底基板与所述像素限定层之间；其中，所述第一导电层包括多条数据线图形和多条电源信号线图形；
第一绝缘层，位于所述衬底基板与所述第一导电层之间；
第二导电层，位于所述衬底基板与所述第一绝缘层之间，且所述第二导电层包括：多个辅助导电部，所述子像素的电容导电部包括所述辅助导电部；其中，同一所述子像素中，所述辅助导电部的第一端在所述衬底基板的正投影与所述电源信号线图形在所述衬底基板的正投影具有交叠区域，所述辅助导电部的第二端在所述衬底基板的正投影与所述数据线图形在所述衬底基板的正投影具有交叠区域；且所述辅助导电部耦接电源信号线图形；
所述第一辅助交叠面积包括所述第一颜色子像素中的辅助导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠面积；
所述第二辅助交叠面积包括所述第二颜色子像素中的辅助导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠面积；
所述第三辅助交叠面积包括所述第三颜色子像素中的辅助导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠面积。
在一些示例中，所述第一颜色子像素中的辅助导电部包括第一辅助暴露部，且所述第一辅助暴露部在所述衬底基板的正投影分别与所述数据线图形和所述电源信号线图形在所述衬底基板的正投影不交叠；以及所述第一辅助交叠面积包括第一辅助子交叠面积，且所述第一辅助暴露部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠区域具有第一辅助子交叠面积；
所述第二颜色子像素中的辅助导电部包括第二辅助暴露部，且所述第二辅助暴露部在所述衬底基板的正投影分别与所述数据线图形和所述电源信号线图形在所述衬底基板的正投影不交叠；以及所述第二辅助交叠面积包括第二辅助子交叠面积，且所述第二辅助暴露部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠区域具有第二辅助子交叠面积；
所述第三颜色子像素中的辅助导电部包括第三辅助暴露部，且所述第三辅助暴露部在所述衬底基板的正投影分别与所述数据线图形和所述电源信号线图形在所述衬底基板的正投影不交叠；以及所述第三辅助交叠面积包括第三辅助子交叠面积，且所述第三辅助暴露部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠区域具有第三辅助子交叠面积；
所述第一辅助子交叠面积大于所述第二辅助子交叠面积和所述第三辅助子交叠面积中的至少一个。
在一些示例中，所述第二辅助子交叠面积大于所述第三辅助子交叠面积；或者，所述第三辅助子交叠面积大致等于所述第二辅助子交叠面积。
在一些示例中，所述第一颜色子像素中，所述第一辅助暴露部在所述衬底基板的正投影位于所述数据线图形和所述电源信号线图形在所述衬底基板的正投影之间；和/或，
所述第二颜色子像素中，所述第二辅助暴露部在所述衬底基板的正投影位于所述数据线图形和所述电源信号线图形在所述衬底基板的正投影之间；和/或，
所述第三颜色子像素中，所述第三辅助暴露部在所述衬底基板的正投影位于所述数据线图形和所述电源信号线图形在所述衬底基板的正投影之间。
在一些示例中，所述辅助导电部在所述衬底基板的正投影具有总面积；
所述第一辅助子交叠面积与所述总面积之间的比值范围为：1/3~2/3；和/或，
所述第二辅助子交叠面积与所述总面积之间的比值范围为：0~1/4；和/或，
所述第三辅助子交叠面积与所述总面积之间的比值范围为：0~1/16。
在一些示例中，所述第一颜色子像素中，所述触控电极在所述衬底基板的正投影覆盖所述第一辅助暴露部在所述衬底基板的正投影；和/或，
所述第二颜色子像素中，所述触控电极在所述衬底基板的正投影覆盖所述第二辅助暴露部在所述衬底基板的正投影；和/或，
所述第三颜色子像素中，所述触控电极在所述衬底基板的正投影覆盖所述第三辅助暴露部在所述衬底基板的正投影。
在一些示例中，所述第一颜色子像素中的辅助导电部还包括第一辅助遮挡部，且所述第一辅助遮挡部在所述衬底基板的正投影与所述数据线图形和所述电源信号线图形中的至少一种在所述衬底基板的正投影交叠；其中，所述第一辅助暴露部在列方向的宽度小于所述第一辅助遮挡部在所述列方向的宽度；和/或，
所述第二颜色子像素中的辅助导电部还包括第二辅助遮挡部，且所述第二辅助遮挡部在所述衬底基板的正投影与所述数据线图形和所述电源信号线图形中的至少一种在所述衬底基板的正投影交叠；其中，所述第二辅助暴露部在列方向的宽度小于所述第二辅助遮挡部在所述列方向的宽度；和/或，
所述第三颜色子像素中的辅助导电部还包括第三辅助遮挡部，且所述第三辅助遮挡部在所述衬底基板的正投影与所述数据线图形和所述电源信号线图形中的至少一种在所述衬底基板的正投影交叠；其中，所述第三辅助暴露部在列方向的宽度小于所述第三辅助遮挡部在所述列方向的宽度。
在一些示例中，所述像素电路还包括第一电容；
所述第一颜色子像素中的第一电容在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影具有第一存储交叠面积；
所述第二颜色子像素中的第一电容在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影具有第二存储交叠面积；
所述第三颜色子像素中的第一电容在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影具有第三存储交叠面积；
所述第一存储交叠面积和所述第二存储交叠面积中的至少一个大于所述第三存储交叠面积。
在一些示例中，所述第一存储交叠面积大于所述第二存储交叠面积。
在一些示例中，所述第二导电层还包括与所述辅助导电部间隔设置的多个存储导电部；所述子像素包括所述存储导电部；所述存储导电部作为所述第一电容的第二极板；
所述第一存储交叠面积包括所述第一颜色子像素中的存储导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠面积；
所述第二存储交叠面积包括所述第二颜色子像素中的存储导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠面积；
所述第三存储交叠面积包括所述第三颜色子像素中的存储导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠面积。
在一些示例中，所述触控电极在所述衬底基板的正投影的形状为网格状，且所述触控电极在所述衬底基板的正投影与所述开口区域在所述衬底基板的正投影不交叠。
在一些示例中，所述触控电极包括第一电极部和第二电极部；其中，所述第一电极部在所述衬底基板的正投影与所述辅助导电部在所述衬底基板的正投影具有交叠区域，所述第二电极部在所述衬底基板的正投影与所述辅助导电部在所述衬底基板的正投影不交叠；
所述第一电极部的宽度大于所述第二电极部的宽度。
在一些示例中，所述显示面板还包括：
发光功能层，位于所述像素限定层与所述触控电极之间，且所述发光功能层包括多个第一颜色发光层、多个第二颜色发光层以及多个第三颜色发光层；
其中，所述第一颜色发光层在所述衬底基板的正投影覆盖所述第一颜色子像素中的开口区域在所述衬底基板的正投影；
所述第二颜色发光层在所述衬底基板的正投影覆盖所述第二颜色子像素中的开口区域在所述衬底基板的正投影；
所述第三颜色发光层在所述衬底基板的正投影覆盖所述第三颜色子像素中的开口区域在所述衬底基板的正投影。
在一些示例中，位于相邻所述开口区域之间的触控电极在所述衬底基板的正投影与至少两种不同颜色的发光层在所述衬底基板的正投影交叠。
在一些示例中，围绕于所述第三颜色子像素的开口区域的触控电极在所述衬底基板的正投影位于所述第三颜色发光层在所述衬底基板的正投影内；和/或，
围绕于所述第二颜色子像素的开口区域的触控电极在所述衬底基板的正投影位于所述第二颜色发光层在所述衬底基板的正投影内；和/或，
围绕于所述第一颜色子像素的开口区域的触控电极在所述衬底基板的正投影位于所述第一颜色发光层在所述衬底基板的正投影内。
在一些示例中，相邻的所述第三颜色发光层和所述第二颜色发光层，所述第三颜色发光层在所述衬底基板的正投影的边界与所述触控电极在所述衬底基板的正投影的边界之间具有第一最小距离，所述第二颜色发光层在所述衬底基板的正投影的边界与所述触控电极在所述衬底基板的正投影的边界之间具有第二最小距离；
所述第一最小距离大于所述第二最小距离。
在一些示例中，围绕于所述第一颜色子像素的开口区域的触控电极在所述衬底基板的正投影所围成的面积为第一网格面积；
围绕于所述第二颜色子像素的开口区域的触控电极在所述衬底基板的正投影所围成的面积为第二网格面积；
围绕于所述第三颜色子像素的开口区域的触控电极在所述衬底基板的正投影所围成的面积为第三网格面积；
所述第三网格面积大于所述第二网格面积大于第一网格面积。
在一些示例中，所述显示面板包括多个重复单元；所述重复单元包括所述第一颜色子像素、所述第二颜色子像素以及所述第三颜色子像素。
在一些示例中，所述重复单元还包括第四颜色子像素；围绕于所述第四颜色子像素的开口区域的触控电极在所述衬底基板的正投影所围成的面积为第四网格面积；
所述第一颜色子像素对应的第一网格面积大于或大致等于所述第四颜色子像素对应的第四网格面积。
在一些示例中，同一所述重复单元中，所述第三颜色子像素的开口区域和所述第一颜色子像素的开口区域沿第一方向排列；
围绕于所述第三颜色子像素的开口区域的触控电极的内边界所围成的区域在垂直于所述第一方向上具有第一宽度；
围绕于所述第一颜色子像素的开口区域的触控电极的内边界所围成的区域在垂直于所述第一方向上具有第二宽度；
所述第一宽度大于所述第二宽度。
在一些示例中，同一所述重复单元中，所述第二颜色子像素的开口区域和所述第四颜色子像素的开口区域沿第一方向排列；
围绕于所述第二颜色子像素的开口区域的触控电极的内边界所围成的区域在垂直于所述第一方向上具有第三宽度；
围绕于所述第四颜色子像素的开口区域的触控电极的内边界所围成的区域在垂直于所述第一方向上具有第四宽度；
所述第三宽度大于所述第四宽度。
在一些示例中，与所述辅助导电部的正投影具有交叠面积的触控电极的网格线的延伸方向与第三方向具有夹角β；且15°≤β≤60°；其中，所述第三方向与所述数据线图形的延伸方向大致垂直。
在一些示例中，tanβ=A1/A2；其中，A1代表所述辅助导电部在垂直于所述第三方向上的宽度，A2代表所述辅助导电部在所述第三方向上的宽度。
在一些示例中，与第一颜色子像素中的辅助导电部的正投影具有交叠面积的触控电极的网格线的延伸方向与所述第三方向具有第一夹角；
与第二颜色子像素中的辅助导电部的正投影具有交叠面积的触控电极的网格线的延伸方向与所述第三方向具有第二夹角；
与第三颜色子像素中的辅助导电部的正投影具有交叠面积的触控电极的网格线的延伸方向与所述第三方向具有第三夹角；
所述第一夹角小于所述第二夹角小于所述第三夹角。
在一些示例中，以相邻的四个子像素的开口区域为一个开口组，所述触控电极的网格交叉点在所述衬底基板的正投影位于所述开口组在所述衬底基板的正投影所围成的区域中。
在一些示例中，所述触控电极的网格交叉点在所述衬底基板的正投影大致位于所述开口组在所述衬底基板的正投影所围成的区域的中心处。
在一些示例中，所述第四颜色子像素与所述第一颜色子像素的发光颜色相同。
在一些示例中，各所述子像素还包括第一电极；
所述第一颜色子像素中的第一电极在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠区域具有第一阳极交叠面积；
所述第二颜色子像素中的第一电极在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠区域具有第二阳极交叠面积；
所述第三颜色子像素中的第一电极在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠区域具有第三阳极交叠面积；
所述第一阳极交叠面积和所述第二阳极交叠面积中的至少一个大于所述第三阳极交叠面积。
在一些示例中，所述第一阳极交叠面积大于所述第二阳极交叠面积；或者，
所述第一阳极交叠面积大致等于所述第二阳极交叠面积。
本公开实施例提供的显示装置，包括上述显示面板。
附图说明
图1为本公开实施例中的一些显示面板的结构示意图；
图2为图1所示的显示面板沿AA’方向上的局部剖视结构示意图；
图3为本公开实施例中的一些像素电路的结构示意图；
图4为本公开实施例中的一些信号时序图；
图5a为本公开实施例中的一些显示面板的布局结构示意图；
图5b为本公开实施例中的又一些显示面板的布局结构示意图；
图5c为图5a所示的显示面板沿AA’方向的剖视结构示意图；
图5d为图5a所示的显示面板沿BB’方向的剖视结构示意图；
图5e为图5a所示的显示面板沿CC’方向的剖视结构示意图；
图5f为图5a所示的显示面板沿DD’方向的剖视结构示意图；
图5g为本公开实施例中的第一颜色子像素中的布局结构示意图；
图5h为本公开实施例中的第二颜色子像素中的布局结构示意图；
图5i为本公开实施例中的第三颜色子像素中的布局结构示意图；
图6a为本公开实施例中的一些半导体层的结构示意图；
图6b为本公开实施例中的一些第三导电层的结构示意图；
图6c为本公开实施例中的一些第二导电层的结构示意图；
图6d为本公开实施例中的一些第一导电层的结构示意图；
图6e为本公开实施例中的一些第一电极层的结构示意图；
图6f为本公开实施例中的一些发光功能层的结构示意图；
图6g为本公开实施例中的一些第二触控电极的结构示意图；
图7a为本公开实施例中的又一些半导体层的结构示意图；
图7b为本公开实施例中的又一些第三导电层的结构示意图；
图7c为本公开实施例中的又一些第二导电层的结构示意图；
图7d为本公开实施例中的又一些第一导电层的结构示意图；
图7e为本公开实施例中的又一些第一电极层的结构示意图；
图7f为本公开实施例中的又一些发光功能层的结构示意图；
图7g为本公开实施例中的又一些第一子导电层的结构示意图；
图7h为本公开实施例中的又一些第二子导电层的结构示意图；
图8a为本公开实施例中的一些触控电极的结构示意图；
图8b为本公开实施例中的又一些触控电极的结构示意图；
图8c为本公开实施例中的又一些触控电极的结构示意图；
图8d为图8c所示的触控电极沿AA’方向的剖视结构示意图；
图9a为本公开实施例中的又一些显示面板的布局结构示意图；
图9b为本公开实施例中的又一些显示面板的布局结构示意图；
图9c为本公开实施例中的又一些显示面板的布局结构示意图；
图10a为本公开实施例中的又一些显示面板的布局结构示意图；
图10b为本公开实施例中的又一些显示面板的布局结构示意图；
图11为本公开实施例中的又一些显示面板的布局结构示意图；
图12为本公开实施例中的又一些显示面板的布局结构示意图；
图13a为本公开实施例中的又一些显示面板的布局结构示意图；
图13b为本公开实施例中的又一些显示面板的布局结构示意图；
图14a为本公开实施例中的又一些显示面板的布局结构示意图；
图14b为本公开实施例中的又一些显示面板的布局结构示意图；
图15为本公开实施例中的又一些显示面板的布局结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
本公开实施例提供的显示面板，如图1与图2所示，可以包括：衬底基板1000，位于衬底基板1000上的晶体管阵列层ZA，位于晶体管阵列层ZA背离衬底基板1000一侧的第一电极层500，位于第一电极层500背离衬底基板1000一侧的像素限定层950，位于像素限定层950背离衬底基板1000一侧的发光功能层600，位于发光功能层600背离衬底基板1000一侧的第二电极700，位于第二电极700背离衬底基板1000一侧的封装层FB以及位于封装层FB背离衬底基板1000一侧的触控电极800。
在本公开一些实施例中，如图1所示，衬底基板1000具有显示区AA和围绕显示区的非显示区。显示区具有多个子像素spx。非显示区具有包围显示区AA的挡墙BK。并且，非显示区还可以包括驱动电路等电路结构，例如：阵列基板行驱动电路（Gate Driver on Array，GOA）等结构，在此不作赘述。
示例性地，子像素spx可以包括：像素电路和发光元件。其中，像素电路具有晶体管和电容，用于驱动发光元件发光。需要说明的是，本文描述的一个或多个实施方式对应于具有7T2C（即7个薄膜晶体管和2个电容）像素电路的显示面板。在另一实施方式中，显示面板可包括不同的像素电路，例如，大于或小于7个薄膜晶体管，以及包括一个或多个电容。
如图3所示，本公开提供的显示面板中，子像素可包括：栅线图形GATE、第一复位信号线图形RST1、第一初始化信号线图形VINT1、数据线图形DATA （简写为DA）、发光控制信号线图形EM、电源信号线图形VDD、第二复位信号线图形RST2和第二初始化信号线图形VINT2。示例性地，第一复位信号线图形RST1和第二复位信号线图形RST2可以传输不相同的信号。
示例性地，第一初始化信号线图形VINT1，第二初始化信号线图形VINT2可以传输相同的信号。
子像素中的像素电路可包括：第一晶体管T1、第二晶体管T2、第三晶体管T3、数据写入晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第一电容Cst以及第二电容C1。以一个像素电路为例，该像素电路包括的各晶体管均采用P型晶体管，其中，第一晶体管T1为双栅结构，第一晶体管T1的栅极201g与栅线图形GATE耦接，第一晶体管T1的源极S1与第三晶体管T3的漏极D3耦接，第一晶体管T1的漏极D1与第三晶体管T3的栅极203g耦接。当然，第一晶体管T1可以为单栅结构或多栅结构，在此不作限定。
第二晶体管T2为双栅结构，第二晶体管T2的栅极202g与第一复位信号线图形RST1耦接，第二晶体管T2的源极S2与第一初始化信号线图形VINT1耦接，第二晶体管T2的漏极D2与第三晶体管T3的栅极203g耦接。当然，第二晶体管T2可以为单栅结构或多栅结构，在此不作限定。
数据写入晶体管T4的栅极204g与栅线图形GATE耦接，数据写入晶体管T4的源极S4与数据线图形DATA耦接，数据写入晶体管T4的漏极D4与第三晶体管T3的源极S3耦接。示例性地，数据写入晶体管T4的栅极204g耦接的栅线图形GATE，与第一晶体管T1的栅极201g藕接的栅线图形GATE可以传输不同的时序信号，在此不作限定。
第五晶体管T5的栅极205g与发光控制信号线图形EM耦接，第五晶体管T5的源极S5与电源信号线图形VDD耦接，第五晶体管T5的漏极D5与第三晶体管T3的源极S3耦接。
第六晶体管T6的栅极206g与发光控制信号线图形EM耦接，第六晶体管T6的源极S6与第三晶体管T3的漏极D3耦接，第六晶体管T6的漏极D6与发光元件L的阳极耦接。示例性地，第五晶体管T5的栅极205g耦接的发光控制信号线图形EM，与第六晶体管T6的栅极206g藕接的发光控制信号线图形EM可以传输不同的时序信号，在此不作限定。
第七晶体管T7的栅极207g与第二复位信号线图形RST2耦接，第七晶体管T7的漏极D7与发光元件L的阳极耦接，第七晶体管T7的源极S7与第二初始化信号线图形VINT2耦接。
第一电容Cst的第一极板Cst1与第三晶体管T3的栅极203g耦接，第一电容Cst的第二极板Cst2与电源信号线图形VDD耦接。
第二电容C1的第一端（即第一极板C11）耦接数据写入晶体管的第一端（如数据线图形DATA），第二电容C1的第二端（如第二极板C12）耦接电源信号线图形VDD。例如：第二电容C1的第一极板C11与数据线图形DATA和/或数据写入晶体管耦接，第二电容C1的第二极板C12与电源信号线图形VDD耦接。
可选的，可以是第二电容C1的第二极板C12电性连接电源信号线图形VDD，第二电容C1的第一极板C11延伸到数据线图形DATA下方或上方，使得第一极板C12与数据线图形DATA在衬底基板上正投影有交叠。
可选地，数据写入晶体管的第一端还可以是数据写入晶体管的源极（或者源极区，例如：图3的S4），或漏极（或者漏极区，例如：图3的D4），或者栅极(例如：图3的204g)。需要说明的是，图3中的S和D仅是为了进行区别说明的一种附图标记。
可选地，数据写入晶体管的第一端还可以是数据写入晶体管的源极与数据线图形DATA的连接结构。
如图3所示，示例性地，上述结构的像素电路在工作时，其中一个工作周期包括第一复位时段P1、写入补偿时段P2、第二复位时段P3和发光时段P4。
在第一复位时段P1，第一复位信号线图形RST1输入的第一复位信号处于有效电平，第二晶体管T2导通，由第一初始化信号线图形VINT1传输的初始化信号输入至第三晶体管T3的栅极203g，对第三晶体管T3的栅极203g复位。例如：使得前一帧保持在第三晶体管T3上的栅源电压Vgs被清零。
在写入补偿时段P2，第一复位信号处于非有效电平，第二晶体管T2截止，栅线图形GATE输入的栅极扫描信号处于有效电平，控制第一晶体管T1和数据写入晶体管T4导通，数据线图形DATA写入数据信号，并经数据写入晶体管T4传输至第三晶体管T3的源极S3，同时，第一晶体管T1和数据写入晶体管T4导通，使得第三晶体管T3形成为二极管结构，因此通过第一晶体管T1、第三晶体管T3和数据写入晶体管T4配合工作，实现对第三晶体管T3的阈值电压补偿，当补偿的时间足够长时，可控制第三晶体管T3的栅极203g电位最终达到Vdata+Vth，其中，Vdata代表数据信号电压值，Vth代表第三晶体管T3的阈值电压。
在第二复位时段P3，栅极扫描信号处于非有效电平，第一晶体管T1和数据写入晶体管T4均截止，第二复位信号线RST2输入的第二复位信号处于有效电平，控制第七晶体管T7导通，由第二初始化信号线图形VINT2传输的初始化信号输入至发光元件L的阳极，控制发光元件L不发光。
在发光时段P4，发光控制信号线图形EM写入的发光控制信号处于有效电平，控制第五晶体管T5和第六晶体管T6导通，使得由电源信号线图形VDD传输的电源信号输入至第三晶体管T3的源极S3，同时由于第三晶体管T3的栅极203g保持在Vdata+Vth，使得第三晶体管T3导通，第三晶体管T3对应的栅源电压为Vdata+Vth-VDD，其中VDD为电源信号对应的电压值，基于该栅源电压产生的漏电流流向对应的发光元件L的阳极，驱动对应的发光元件L发光。
需要说明的是，在晶体管为P型晶体管时，有效电平可以为低电平，无效电平可以为高电平。在晶体管为N型晶体管时，有效电平可以为高电平，无效电平可以为低电平。像素电路的晶体管可以同为P型晶体管或N型晶体管，也可以是同时包括P型晶体管或N型晶体管，例如：T3晶体管为P型晶体管，T1是N型晶体管。可以理解的是，图4仅是对像素电路工作时序的一种示例性介绍，可以根据像素电路的晶体管类型以及实际情况对RST1、RST2、Gate、EM、Data等信号进行适应性调整。
如图5a至图5i所示，示例性地，在制作上述晶体管阵列层ZA时，各膜层的布局如下：沿远离衬底基板1000的方向上依次层叠设置的半导体层400、栅绝缘层910、第三导电层300、层间介质层920、第二导电层200、第一层间绝缘层930、第一导电层100和第二层间绝缘层940。可以理解的是，在衬底基板1000与半导体层400之间还可以包括其他金属层或绝缘层。例如：在衬底基板1000与半导体层400之间还包括至少一层缓冲层或有机绝缘层，例如缓冲层可以是氧化硅或氮化硅等，有机绝缘层可以是聚酰亚胺等。
如图5a至图5i、图6a、图7a所示，半导体层400用于形成像素电路中各晶体管的沟道区（如：101pg~107pg）、源极形成区（如：101ps~107ps）、漏极形成区（如：101pd~107pd）以及连接形成区（如：101px、102px）等；当然，还可以根据需要形成其他结构，例如：形成轻掺杂漏区 (lightly doped drain，LDD)，掺杂低浓度杂质的LDD区域形成在至少一个晶体管的漏极形成区（如：101pd~107pd）和晶体管的沟道区（如：101pg~107pg）之间以及晶体管的源极形成区（如：101ps~107ps）和晶体管的沟道区（如：101pg~107pg）之间。其中，源极形成区和漏极形成区对应的半导体层400由于掺杂作用，导电性能会优于沟道区对应的半导体层400。可选地，半导体层400可采用非晶硅、多晶硅或者其组合等；例如：半导体层400是低温多晶硅（Low Temperature Poly Silicon，LTPS）、半导体层400包括氧化物半导体材料（例如：铟镓锌氧化物，（Indium Gallium Zinc Oxide，IGZO）），半导体层400包括低温多晶氧化物材料(Low Temperature Polycrystalline Oxide ，LTPO）等制作；例如图3所示：T3的半导体层400是低温多晶硅LTPS，T1的半导体层400包括氧化物半导体材料LTPO。
需要说明的是，上述的源极形成区和漏极形成区以及连接形成区可为半导体层在掺杂有n型杂质或p型杂质的导体化区域，从而可以使源极形成区和漏极形成区以及连接形成区作为半导体层的连接结构，以进行电连接。示例性地，源极形成区和漏极形成区对应的半导体层可直接作为对应晶体管的源极或漏极。或者，也可以采用导电材料（例如金属材料）制作与源极形成区接触的源极，采用导电材料（例如金属材料）制作与漏极形成区接触的漏极。
如图5a至图5i、图6b、图7b所示，第三导电层300用于形成像素电路中晶体管的栅极（如：201g~207g）、以及显示面板包括的栅线图形GA、发光控制信号线图形EM、第一复位信号线图形RST1以及第二复位信号线图形RST2的等结构中的至少一个。可选地，像素电路中的第三晶体管T3的栅极203g均复用为该像素电路中的第一电容Cst的第一极板Cst1。当然，像素电路中的第三晶体管T3的栅极203g也可以均复用为该像素电路中的第一电容Cst的第二极板Cst2。
如图5a至图5i、图6b、图7b所示，第二导电层200具有多个辅助导电部WD、与辅助导电部WD间隔设置的多个存储导电部WCst2以及显示面板包括的第一初始化信号线图形VINT1和第二初始化信号线图形VINT2。其中，子像素包括辅助导电部；同一子像素中，辅助导电部WD的第一端在衬底基板1000的正投影与电源信号线图形在衬底基板1000的正投影具有交叠区域，辅助导电部WD的第二端在衬底基板1000的正投影与数据线图形在衬底基板1000的正投影具有交叠区域。并且，子像素包括存储导电部Cst2，用于形成第一电容Cst的第二极板Cst2，即存储导电部Cst2作为第一电容Cst的第二极板Cst2。当然，存储导电部Cst2也可以作为第一电容Cst的第一极板Cst1 。辅助导电部WD的形状结构不作限制，可以为规则的长方形，也可以为至少有一个边为弧形的不规则图形。示例性地，辅助导电部WD的一端沿行方向F4延伸到辅助导电部的另一端。
如图3、图5a至图5i、图6c、图7c所示，第一导电层100用于形成像素电路中各晶体管的源极（如：S1~S7）和漏极（如：D1~D7）、以及显示面板包括的数据线图形（如DA1、DA2、DA3、DA4以及DA5）和电源信号线图形VDD。需要说明，图6d和图7d中的连接线401、402、403和404，可以是由第一导电层形成，具体布局如图5a至图5i、图6d、图7d所示。
当然，在实际应用中，数据线图形DA和电源信号线图形VDD也可以不设置于同一导电层，例如，如图7g与图7h所示，第一导电层100可以包括层叠设置的第一子导电层111和第二子导电层112，第一子导电层111和第二子导电层112之间设置有第一子绝缘层(未示出)。示例性地，连接线401、402、 403和404中的至少一个，与数据线图形或电源信号线图形VDD同层设置。例如：数据线图形（如DA1、DA2）、连接线401、402和403可以设置于第一子导电层111，电源信号线图形VDD可以设置于第二子导电层112。
示例性地，数据线图形（如DA1、DA2）所在的第一子导电层111比电源信号线图形VDD所在的第二子导电层更靠近衬底基板1000。
示例性地，连接线404作为相邻的始化信号线图形连接结构，可以位于子像素内，也可以位于非显示区。例如：连接线404连接第一初始化信号线图形VINT1和第二初始化信号线图形VINT2。
更详细地说，请继续参阅如图3、图5a至图5i~图7d，第一晶体管T1的栅极201g与第一沟道区101pg交叠，第一晶体管T1的源极S1位于第一源极形成区101ps，第一晶体管T1的漏极D1位于第一漏极形成区101pd。
第二晶体管T2的栅极202g与第二沟道区102pg交叠，第二晶体管T2的源极S2位于第二源极形成区102ps，第二晶体管T2的漏极D2位于第二漏极形成区102pd。
第三晶体管T3的栅极203g与第三沟道区103pg交叠，第三晶体管T3的源极S3位于第三源极形成区103ps，第三晶体管T3的漏极D3位于第三漏极形成区103pd。
数据写入晶体管T4的栅极204g与第四沟道区104pg交叠，数据写入晶体管T4的源极S4位于第四源极形成区104ps，数据写入晶体管T4的漏极D4位于第四漏极形成区104pd。
第五晶体管T5的栅极205g与第五沟道区105pg交叠，第五晶体管T5的源极S5位于第五源极形成区105ps，第五晶体管T5的漏极D5位于第五漏极形成区105pd。
第六晶体管T6的栅极206g与第六沟道区106pg交叠，第六晶体管T6的源极S6位于第六源极形成区106ps，第六晶体管T6的漏极D6位于第六漏极形成区106pd。
第七晶体管T7的栅极207g与第七沟道区107pg交叠，第七晶体管T7的源极S7位于第七源极形成区107ps，第七晶体管T7的漏极D7位于第七漏极形成区107pd。
第三晶体管T3的栅极203g复用为第一电容Cst的第一极板Cst1，第一电容Cst的第二极板Cst2与电源信号线图形VDD耦接；
可选的，电容导电部包括辅助导电部WD，辅助导电部WD可以包括第二电容C1的第二极板C12, 即辅助导电部可以部分或全部作为第二电容C1的第二极板C12。例如：在同一子像素内，辅助导电部WD作为第二电容C1的第二极板C12，数据线图形DA作为第二电容C1的第一极板C11； 或者，与第二电容C1的第二极板C12有交叠区域的数据线图形DA作为第二电容C1的第一极板C11。
如图5a至图5i、图6e、图7e所示，第一电极层500用于形成发光元件L的第一电极（如：510、520、530、540）。示例性地，第一电极为发光元件L的阳极（如：510、520、530、540）。需要说明的是，像素限定层950包括多个开口区域（如：KK1、KK2、KK3、KK4）。其中，一个第一电极对应一个开口区域，该开口区域在衬底基板1000的正投影位于对应的第一电极在衬底基板1000的正投影内。例如，开口区域KK1对应第一电极510，开口区域KK2对应第一电极520，开口区域KK3对应第一电极530，开口区域KK4对应第一电极540。示例性地，第一电极可以直接与半导体层电连接；或者，第一电极也可以通过其他导电层与半导体层电连接，例如：第一导电层100。
如图5a至图5i、图6f、图7f所示，发光功能层600用于形成发光元件L的发光层。例如，第一颜色发光层610、第二颜色发光层620、第三颜色发光层630以及第四颜色发光层640。进一步地，发光功能层600还可以包括空穴注入层、空穴传输层、发光层、电子传输层、电子注入层等膜层。其中，第一颜色发光层610、第二颜色发光层620、第三颜色发光层630以及第四颜色发光层640的边界可以交叠或不交叠。例如，第一颜色发光层610、第二颜色发光层620、第三颜色发光层630以及第四颜色发光层640中的至少两个存在交叠区域，例如：第一颜色发光层610边界延伸到第二颜色发光层620中。
如图2所示，示例性地，封装层FB可以包括FB1、 FB2、 FB3中的至少一层或多层，其中FB1、 FB2、 FB3中的至少一层为无机、有机或者有机-无机复合材料， 无机材料可以选择氮化硅（SiNx）、氧化硅（SiOX）、氮氧化硅（SiON）等至少之一、有机材料可以聚酰亚胺（PI）等。例如：封装层FB可以包括层叠设置的第一无机封装层FB1、有机封装层FB2以及第二无机封装层FB3；其中，有机封装层FB2位于挡墙110的内围且覆盖显示区AA；第一无机封装层FB1与第二无机封装层FB3覆盖显示区AA、挡墙110以及挡墙110的***区域；其中，第一无机封装层FB1在衬底基板1000的正投影与第二无机封装层FB3在衬底基板1000的正投影重叠。这样通过使第一无机封装层FB1与第二无机封装层FB3延伸到挡墙110的***区域，从而可以对有机封装层FB与显示区可以较好的阻水与阻氧。
如图2、图6g、图8a、图8b所示，触控电极800可以包括交叉设置的多个第一触控电极810和多个第二触控电极820，以使触控电极800在衬底基板1000的正投影的形状为网格状。示例性地，触控电极800在衬底基板1000的正投影与开口区域（例如KK1、KK2、KK3、KK4）在衬底基板1000的正投影不交叠。可以理解的是，在显示面板中，触控电极800可以是多个第一触控电极810和第二触控电极820中的至少一个，例如：在显示面板的局部显示区域。例如：第一颜色、第二颜色、第三颜色以及第四颜色至少部分对应的子像素区域，触控电极只包括多个第一触控电极810或多个第二触控电极820。
示例性地，多个第一触控电极810设置于同一导电膜层，多个第二触控电极820设置于同一导电膜层。并且，第一触控电极810所在层位于封装层FB背离衬底基板1000一侧，第二触控电极820所在层位于第一触控电极810所在层背离衬底基板1000一侧。以及，第一触控电极810所在层与第二触控电极820所在层之间设置有电极绝缘层830。示例性地，电极绝缘层830可以位于显示区且覆盖显示区。或者，电极绝缘层830也可以不仅覆盖显示区，还可以覆盖非显示区。或者，电极绝缘层830的边缘位于两个挡墙BK之间。当然，在实际应用中，可以根据实际应用进行设计，在此不作限定。
示例性地，在第一触控电极810与封装层FB之间还可以设置一层或多层绝缘层（未出示）。至少一层绝缘层可以为无机、有机或者有机-无机复合材料， 无机材料可以选择氮化硅（SiNx）、氧化硅（SiOX）、氮氧化硅（SiON）等至少之一， 有机材料可以聚酰亚胺（PI）等。例如：在第一触控电极810与封装层FB3之间至少设置一层触控电极衬底，材料为氮化硅（SiNx）或氧化硅（SiOX）或聚酰亚胺（PI）。
示例性地，触控电极衬底可以位于显示区且覆盖显示区。或者，电极绝缘层830也可以不仅覆盖显示区，还可以覆盖非显示区。或者，触控电极衬底的边缘位于两个挡墙BK之间。当然，在实际应用中，可以根据实际应用进行设计，在此不作限定。
在一些示例中，如图8a所示，第一触控电极810在衬底基板1000的正投影和第二触控电极820在衬底基板1000的正投影的形状可以为条状。由于第一触控电极810和第二触控电极820交叉设置，因此可以使第一触控电极810在衬底基板1000的正投影和第二触控电极820在衬底基板1000的正投影形成网格状。或者，如图8b所示，第一触控电极810在衬底基板1000的正投影和第二触控电极820至少之一的部分结构在衬底基板1000的正投影的形状也可以为网格状。
示例性的，第一触控电极810和第二触控电极820交叉设置，第一触控电极810在衬底基板1000的正投影和第二触控电极820在衬底基板1000的正投影形成网格状。或者，至少部分第一触控电极810和第二触控电极820重叠设置，第一触控电极810在衬底基板1000的正投影和第二触控电极820在衬底基板1000的正投影重叠。
当然，本公开包括但不限于此。在实际应用中，可以根据实际应用需求进行设计，在此不作限定。下面以图8b所示的第二触控电极820为例进行说明。
在一些示例中，如图8c和图8d所示，第一触控电极810可以采用第一桥接部811进行电连接。其中，第一桥接部811的第一端可以通过贯穿电极绝缘层830的过孔831与一个第一触控电极810电连接，第一桥接部811的第二端可以通过贯穿电极绝缘层830的过孔832与另一个第一触控电极810电连接。同理，如图8c和图8d所示，第二触控电极820可以采用第二桥接部821进行电连接。其中，第二桥接部821的第一端可以通过贯穿电极绝缘层830的过孔与一个第二触控电极820电连接，第二桥接部821的第二端可以通过贯穿电极绝缘层830的过孔与另一个第二触控电极820电连接。
需要说明，发光元件可以设置为电致发光二极管，例如有机发光二极管（OrganicLight Emitting Diode，OLED）、量子点发光二极管（Quantum Dot Light EmittingDiodes，QLED）中的至少一种。其中，发光元件可以包括层叠设置的第一电极500(例如：发光元件的阳极)、发光功能层600以及第二电极700(例如： 发光元件的阴极)。当然，本公开包括但不限于此。在实际应用中，可以根据实际应用需求进行设计，在此不作限定。
在实际应用中，上述第三导电层300、第二导电层200、第一导电层100、第二触控电极820、第一触控电极810的材料可以相同或不相同。第三导电层300、第二导电层200、第一导电层100、第二触控电极820、第一触控电极810至少之一包括金属材料或者合金材料或其他导电材料，例如：金属铝（AL）、钛（Ti）、钼(Mo)、钼铌合金、铝钕合金、石墨烯等至少之一。
可选地，第三导电层300、第二导电层200、第一导电层100、第二触控电极820、第一触控电极810至少之一可以形成单层结构，或为采用钼/铝/钼、钛/铝/钛形成子层得到的叠层结构。
可选地，第三导电层300、第二导电层200、第一导电层100、第二触控电极820、第一触控电极810至少之一厚度范围为100-500nm。
示例性地：第三导电层300、第二导电层200、第一导电层100可以选自金属铝（AL）、钛（Ti）、钼(Mo)等至少之一；或者，第二触控电极820、第一触控电极810至少之一为钛/铝/钛形成子层得到的叠层结；或者，第二触控电极820、第一触控电极810至少之一材料包括石墨烯。由于导电层表面反射率较高，例如：钼金属材料的表面反射率较高，容易导致第二电容C1会将外界环境光或发光功能层600发的光，反射到相邻的开口区域中，从而导致发光串扰或混光效果差的问题。
有鉴于此，本公开实施例提供了一些显示面板，如图5a至图5i至图7f所示，显示面板包括多个重复单元；重复单元可以包括多个子像素，例如，多个子像素可以包括第一颜色子像素、第二颜色子像素以及第三颜色子像素。也就是说，可以使重复单元包括第一颜色子像素、第二颜色子像素以及第三颜色子像素。这样可以使显示面板采用第一颜色子像素、第二颜色子像素以及第三颜色子像素进行混光，以实现彩色显示。在一些示例中，第一颜色、第二颜色以及第三颜色可以从红色、绿色以及蓝色中进行选取。例如，第二颜色为红色、第一颜色为绿色、第三颜色为蓝色。当然，本公开实施例包括但不限于此。上述的第一颜色、第二颜色和第三颜色还可为其他颜色。
可选的，重复单元还可以包括第四颜色子像素。这样可以使显示面板采用第一颜色子像素、第二颜色子像素、第三颜色子像素以及第四颜色子像素进行混光，以实现彩色显示。在一些示例中，第四颜色子像素可以为绿色子像素，或者也可以为白色子像素，或者也可以为黄色子像素，还可为其他颜色，在此不作限定。
下面以重复单元包括第一颜色子像素、第二颜色子像素、第三颜色子像素以及第四颜色子像素，且第一颜色和第四颜色为绿色，第二颜色为红色，第三颜色为蓝色为例进行说明。
在一些示例中，如图5a至图5i至图7f所示，第一颜色子像素具有上述任一实施例的像素电路、第一电极510、第一颜色发光层610以及开口区域KK1。其中，第一颜色发光层610在衬底基板1000的正投影覆盖第一颜色子像素中的开口区域KK1在衬底基板1000的正投影，第一颜色子像素的发光区域包括开口区域KK1。示例性地，开口区域KK1可以作为第一颜色子像素的发光区域。
并且，第二颜色子像素具有上述任一实施例的像素电路、第一电极520、第二颜色发光层620以及开口区域KK2。其中，第二颜色发光层620在衬底基板1000的正投影覆盖第二颜色子像素中的开口区域KK2在衬底基板1000的正投影，第二颜色子像素的发光区域包括开口区域KK2。示例性地，开口区域KK2可以作为第二颜色子像素的发光区域。
并且，第三颜色子像素具有上述任一实施例的像素电路、第一电极530、第三颜色发光层630以及开口区域KK3。其中，第三颜色发光层630在衬底基板1000的正投影覆盖第三颜色子像素中的开口区域KK3在衬底基板1000的正投影，第三颜色子像素的发光区域包括开口区域KK3。示例性地，开口区域KK3可以作为第三颜色子像素的发光区域。
并且，第四颜色子像素具有上述任一实施例的像素电路、第一电极540、第四颜色发光层640以及开口区域KK4。其中，第四颜色发光层640在衬底基板1000的正投影覆盖第四颜色子像素中的开口区域KK4在衬底基板1000的正投影，第四颜色子像素的发光区域包括开口区域KK4。示例性地，开口区域KK4可以作为第四颜色子像素的发光区域。
其中，第一颜色子像素中的开口区域KK1的面积小于第三颜色子像素中的开口区域KK3的面积。第二颜色子像素中的开口区域KK2的面积小于第三颜色子像素中的开口区域KK3的面积。第四颜色子像素中的开口区域KK4的面积小于第三颜色子像素中的开口区域KK3的面积。
示例性地，当绿色发光元件和红色发光元件的发光效率比蓝色发光元件的发光效率高时，对相邻子像素影响大，因此可以使绿色子像素的开口区域的面积小于蓝色子像素的开口区域的面积，以及使红色子像素的开口区域的面积小于蓝色子像素的开口区域的面积，从而可以提高蓝光的出射。并且，这样还会使得绿色子像素和红色子像素的第二电容C1未被开口区域遮挡的部分较多，从而导致第二电容C1露出的较多，进而导致发光干扰和混光效果差的问题。
在具体实施时，在本公开实施例中，如图3至图6g所示，晶体管阵列层包括多个电容导电部R，至少一部分子像素包括电容导电部R；其中，同一子像素中，电容导电部R与电源信号线图形VDD和/或数据线图形存在交叠区域。例如，同一子像素中，电容导电部R与电源信号线图形VDD和数据线图形存在交叠区域。或者，同一子像素中，电容导电部R与电源信号线图形VDD存在交叠区域。或者，同一子像素中，电容导电部R与数据线图形存在交叠区域。
在具体实施时，在本公开实施例中，如图3至图6g所示，第一颜色子像素中的电容导电部R在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影具有第一辅助交叠面积S1。第二颜色子像素中的电容导电部R在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影具有第二辅助交叠面积S2。第三颜色子像素中的电容导电部R在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影具有第三辅助交叠面积S3。第四颜色子像素中的电容导电部R在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影具有第四辅助交叠面积S4。其中，第一辅助交叠面积S1和第二辅助交叠面积S2以及第四辅助交叠面积S4中的至少一个大于第三辅助交叠面积S3。例如：第一辅助交叠面积S1大于第二辅助交叠面积S2，且第二辅助交叠面积S2大于第三辅助交叠面积S3；或者，第一辅助交叠面积S1大于第二辅助交叠面积S2，且第二辅助交叠面积S2等于第三辅助交叠面积S3；或者第一辅助交叠面积S1大致等于第二辅助交叠面积S2，且第二辅助交叠面积S2大于第三辅助交叠面积S3。这样可以通过触控电极800对第二电容C1进行遮挡，从而可以改善第二电容C1导致的发光干扰和混光效果差的问题。
示例性地，如图3至图6g所示，晶体管阵列层ZA包括多条数据线图形(例如DA1，DA2) 和多条电源信号线图形(例如VDD)，且所述晶体管阵列层ZA包括多个电容导电部R，所述子像素包括所述电容导电部R，所述电容导电部R与所述电源信号线图形VDD和/或所述数据线图形DA存在交叠区域；例如：多个电容导电部R形成在第二导电层200。当然，也可以形成在其他导电层，例如：第一导电层。
可选地，至少一部分所述电容导电部R与电源信号线图形VDD或所述数据线图形DA形成电容，即；电容导电部R与电源信号线图形VDD或所述数据线图形DA之间至少存在一层绝缘层。例如：所述电容导电部R形成第二电容C1的一个电容极板。具体的，所述电容导电部的部分或全部形成第二电容的第一极板C11或第二极板C12。
可选地，电容导电部R包括辅助导电部WD，形成在第二导电层200，辅助导电部WD位于数据线图形(例如DA1，DA2)下方，并且辅助导电部WD的第一端连接到电源信号线图形VDD，例如：辅助导电部WD的第一端通过第一层间绝缘层930的过孔连接到电源信号线图形VDD；辅助导电部WD的第二端延伸到数据线图形下方，辅助导电部WD与所述电源信号线图形和/或所述数据线图形存在交叠区域，即此时第二电容C1的第二极板C12形成于辅助导电部WD，第二电容C1的第一极板形成于对应子像素数据线图形DA(例如DA1，DA2)；或者第二电容C1的第一极板形成于与辅助导电部WD有交叠区域的对应子像素数据线图形DA(例如DA1，DA2)。
可选地，电容导电部R还可以包括第二辅助导电部WN2(未出示)，第二辅助导电部WN2形成在第二导电层200，第二辅助导电部WN2位于对应子像素的数据线图形(例如DA1，DA2)下方，并且第二辅助导电部WD2的第一端连接到各子像素对应的数据线图形（例如：数据线图形DA1），例如：第二辅助导电部WD2的第一端通过第一层间绝缘层930的过孔连接到各子像素对应的数据线图形（例如：数据线图形DA1）；第二辅助导电部WN2的第二端延伸到电源信号线图形下方，第二辅助导电部WN2与所述电源信号线图形和/或所述数据线图形存在交叠区域，即此时第二电容C1的第一极板形成在第二辅助导电部WD2，第二电容C1的第二极板为电源信号线图形VDD；或者第二电容C1的第二极板形成于与第二辅助导电部WD2有交叠区域的对应子像素电源信号线图形VDD。
为了便于理解，下述至少部分实施例以电容导电部R为辅助导电部WD为例进行说明。示例性地，由于第一颜色子像素中的开口区域KK1的面积小于第三颜色子像素中的开口区域KK3的面积，使得第一颜色子像素中的电容导电部R被开口区域遮挡的部分较少，而第三颜色子像素的电容导电部R被开口区域遮挡的部分较多，这样导致第一颜色子像素中的电容导电部R发射光的效果较强。本公开实施例通过使第一辅助交叠面积S1大于第三辅助交叠面积S3，可以使第一颜色子像素中的电容导电部R被触控电极800遮挡的部分较多，从而可以降低第一颜色子像素中的电容导电部R导致的发光干扰和混光效果差的问题。
示例性地，由于第二颜色子像素中的开口区域KK2的面积小于第三颜色子像素中的开口区域KK3的面积，使得第二颜色子像素中的电容导电部R被开口区域遮挡的部分较少，而第三颜色子像素的电容导电部R被开口区域遮挡的部分较多，这样导致第二颜色子像素中的电容导电部R发射光的效果较强。本公开实施例通过使第二辅助交叠面积S2大于第三辅助交叠面积S3，可以使第二颜色子像素中的电容导电部R被触控电极800遮挡的部分较多，从而可以降低第二颜色子像素中的电容导电部R导致的发光干扰和混光效果差的问题。
示例性地，由于第四颜色子像素中的开口区域KK4的面积小于第三颜色子像素中的开口区域KK3的面积，使得第四颜色子像素中的电容导电部R被开口区域遮挡的部分较少，而第三颜色子像素的电容导电部R被开口区域遮挡的部分较多，这样导致第四颜色子像素中的电容导电部R发射光的效果较强。本公开实施例通过使第四辅助交叠面积S4大于第三辅助交叠面积S3，可以使第四颜色子像素中的电容导电部R被触控电极800遮挡的部分较多，从而可以降低第四颜色子像素中的电容导电部R导致的发光干扰和混光效果差的问题。
在具体实施时，在本公开实施例中，如图6e所示，可以使第一颜色子像素中的开口区域KK1的面积小于第二颜色子像素中的开口区域KK2的面积。例如，可以使绿色子像素的开口区域的面积小于红色子像素的开口区域的面积。这样使得第一颜色子像素相比第二颜色子像素，电容导电部R被开口区域遮挡的部分较少，本公开实施例通过使第一辅助交叠面积S1大致等于第二辅助交叠面积S2；或者，第一辅助交叠面积S1大于第二辅助交叠面积S2，使得第一颜色子像素相比第二颜色子像素，电容导电部R被触控电极800遮挡的部分较多，从而可以进一步降低第一颜色子像素中的电容导电部R导致的发光干扰和混光效果差的问题。
在具体实施时，在本公开实施例中，第一颜色子像素的开口区域KK1的面积可以为100μm2~130μm2，开口区域KK1的形状不受限制，例如：可以为：多边形，长方形，正方形，菱形，椭圆形，圆形等；当然，还可以是其他不规则图形，例如：至少2条弧线段和1条直线段组成的封闭图形。例如：第一颜色子像素的开口区域KK1为长方形，第一边长度12-13μm，第一颜色子像素的开口区域KK1的第二边长度9-10μm 。
可选的，第一颜色子像素的开口区域KK1的开口面积为 10*10μm2~12*10μm2 或者11*10μm2~12*10μm2 。可选地，进一步的第一颜色子像素的开口区域KK1的开口面积为13*9μm2~12*10μm2。例如，第一颜色子像素的开口区域KK1的面积可以为13*9μm2（长度*宽度），或者第一颜色子像素的开口区域KK1的面积可以为12*10μm2（长度*宽度）。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，第二颜色子像素的开口区域KK2的面积可以为120μm2~200μm2，开口区域KK2的形状不受限制，例如可以为：长方形，正方形，菱形，椭圆形，圆形等；当然，还可以是其他不规则图形，例如：至少2条弧线段和1条直线段组成的封闭图形。例如：第二颜色子像素的开口区域KK2为正方形，边长度13-15μm。可选的，第二颜色子像素的开口区域KK2的开口面积为 13*10μm2~19*10μm2 或者 13*15μm2~18*11μm2 。可选地，进一步的第一颜色子像素的开口区域KK1的开口面积为 13*13μm2~14*14μm2。例如，第二颜色子像素的开口区域KK2的面积可以为13*13μm2，或者，第二颜色子像素的开口区域KK2的面积可以为14*14μm2。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，第三颜色子像素的开口区域KK3的面积为180μm2~230μm2，开口区域KK3的形状不受限制，例如可以为：长方形，正方形，菱形，椭圆形，圆形等；当然，还可以是其他不规则图形，例如：至少2条弧线段和1条直线段组成的封闭图形。例如：第三颜色子像素的开口区域KK3为长方形，第一边长度15-16μm，第一颜色子像素的开口区域KK1的第二边长度13-14μm 。可选的，第三颜色子像素的开口区域KK3的开口面积为18*10μm2~23*10μm2 或者 20*10μm2~22*10μm2 。可选地，进一步的第一颜色子像素的开口区域KK1的开口面积为可以为15*13μm2~16*14μm2（长度*宽度）。例如，第三颜色子像素的开口区域KK3的面积可以为15*13μm2（长度*宽度）。或者，第三颜色子像素的开口区域KK3的面积可以为16*13μm2（长度*宽度）。或者，第三颜色子像素的开口区域KK3的面积可以为16*14μm2（长度*宽度）。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，第四颜色子像素的开口区域KK4的面积可以为100μm2~230μm2，开口区域KK4的形状不受限制，例如可以为：长方形，正方形，菱形，椭圆形，圆形等；当然，还可以是其他不规则图形，例如：至少2条弧线段和1条直线段组成的封闭图形。例如：第四颜色子像素的开口区域为椭圆形，面积可以为100μm2~130μm2；或者，第四颜色子像素的开口区域KK4为长方形，第一边长度12-13μm，第四颜色子像素的开口区域KK4的第二边长度9-10μm 。可选的，第一颜色子像素的开口区域KK1的开口面积为 13*9μm2~12*10μm2。例如，第四颜色子像素的开口区域KK4的面积可以为13*9μm2（长度*宽度），或者第四颜色子像素的开口区域KK4的面积可以为12*10μm2（长度*宽度）。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，第一辅助交叠面积S1可以为3~40μm2。可选地，第一辅助交叠面积S1可以为6~20μm2。例如，第一辅助交叠面积S1可以为3μm2。或者，第一辅助交叠面积S1可以为6μm2。或者，第一辅助交叠面积S1可以为10μm2。或者，第一辅助交叠面积S1可以为20μm2。或者，第一辅助交叠面积S1可以为30μm2。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，第二辅助交叠面积S2可以为0~10μm2。可选地，第二辅助交叠面积S2可以为0~5μm2。例如，第二辅助交叠面积S2可以为0μm2。或者，第二辅助交叠面积S2可以为5μm2。或者，第二辅助交叠面积S2可以为10μm2。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，第三辅助交叠面积S3可以为0~6μm2。可选地，第三辅助交叠面积S3可以为0~3μm2。例如，第三辅助交叠面积S3可以为0μm2。或者，第三辅助交叠面积S3可以为3μm2。或者，第三辅助交叠面积S3可以为6μm2。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，第四辅助交叠面积S4可以为0~40μm2。可选地，第四辅助交叠面积S4可以为0~15μm2。例如，第四辅助交叠面积S4可以为0μm2。或者，第四辅助交叠面积S4可以为5μm2。或者，第四辅助交叠面积S4可以为15μm2。或者，第四辅助交叠面积S4大致与第一辅助交叠面积S3、第二辅助交叠面积S2、第三辅助交叠面积S3中至少一个相等；或者，第四辅助交叠面积S4大于第一辅助交叠面积S3、第二辅助交叠面积S2、第三辅助交叠面积S3中至少一个相等。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，如图5a至图5i至图6g所示，可以使第一颜色子像素中的开口区域KK1的面积大于第四颜色子像素中的开口区域KK4的面积。也可以使第一颜色子像素中的开口区域KK1的面积大致等于第四颜色子像素中的开口区域KK4的面积。这些可以根据实际应用的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，如图5a至图5i至图6g所示，第二导电层200可以包括电容导电部R(WD) (以辅助导电部WD为电容导电部R为例进行介绍)，第一辅助交叠面积S1可以包括第一颜色子像素中的辅助导电部在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影之间的交叠面积。第二辅助交叠面积S2可以包括第二颜色子像素中的辅助导电部在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影之间的交叠面积。第三辅助交叠面积S3包括第三颜色子像素中的辅助导电部在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影之间的交叠面积。第四辅助交叠面积S4包括第四颜色子像素中的辅助导电部在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影之间的交叠面积。这样可以通过触控电极（例如，第二触控电极820）将辅助导电部进行遮挡，从而可以降低辅助导电部反射光，导致的发光干扰和混光效果差的问题。
在具体实施时，在本公开实施例中，如图5a至图5i至图9c所示，第一颜色子像素中的辅助导电部WD包括第一辅助暴露部WD1，且第一辅助暴露部WD1在衬底基板1000的正投影分别与数据线图形DA2和电源信号线图形VDD在衬底基板1000的正投影不交叠。第一辅助交叠面积S1包括第一辅助子交叠面积S11，且第一辅助暴露部WD1在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影之间具有第一辅助子交叠面积S11。
示例性地，第一颜色子像素中，第一辅助暴露部WD1在衬底基板1000的正投影位于数据线图形DA2和电源信号线图形VDD在衬底基板1000的正投影之间。
可选地，也可以使第一辅助暴露部WD1在衬底基板1000的正投影位于数据线图形DA2在衬底基板1000的正投影背离电源信号线图形VDD在衬底基板1000的正投影一侧。或者，也可以使第一辅助暴露部WD1在衬底基板1000的正投影位于电源信号线图形VDD在衬底基板1000的正投影背离数据线图形DA2在衬底基板1000的正投影一侧。
可以理解的，第一辅助暴露部WD1可以包括第一辅助暴露部第一区域WD11(未出示), 第一辅助暴露部第二区域WD12(未出示), 第一辅助暴露部第三区域WD13 中的至少一个(未出示)；其中，第一辅助暴露部第一区域WD11为辅助导电部WD在衬底基板1000的正投影位于数据线图形DA2和电源信号线图形VDD在衬底基板1000的正投影之间的第一区域，第一辅助暴露部第二区域WD12为辅助导电部WD在衬底基板1000的正投影位于数据线图形DA2在衬底基板1000的正投影背离电源信号线图形VDD在衬底基板1000的正投影一侧的第二区域，第一辅助暴露部第三区域WD13为辅助导电部WD在衬底基板1000的正投影位于电源信号线图形VDD在衬底基板1000的正投影背离数据线图形DA2在衬底基板1000的正投影一侧的第三区域。
在具体实施时，在本公开实施例中，第一辅助子交叠面积S11可以为2~10μm2。可选地，第一辅助子交叠面积S11可以为3~6μm2。示例性地，第一辅助子交叠面积S11可以为2μm2。或者，第一辅助子交叠面积S11可以为3μm2。或者，第一辅助子交叠面积S11可以为5μm2。或者，第一辅助子交叠面积S11可以为6μm2。或者，第一辅助子交叠面积S11可以为10μm2，在此不作限定。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，如图5a至图5i至图6d所示，同一子像素中，辅助导电部WD在衬底基板1000的正投影具有总面积Sm。其中，第一辅助交叠面积S1与总面积Sm之间的比值范围可以为1/6~3/4。可选地，第一辅助交叠面积S1与总面积Sm之间的比值范围可以为：1/3~2/3，即1/3≤S1/Sm≤2/3。例如，可以使S1/Sm=1/3，也可以使S1/Sm=2/3，也可以使S1/Sm=1/2。当然，在实际应用中，可以根据实际应用的需求设置S1/Sm的具体数值，在此不作限定。
在具体实施时，在本公开实施例中，如图5a至图5i至图6d所示，同一子像素中，辅助导电部WD在衬底基板1000的正投影具有总面积Sm。其中，第一辅助子交叠面积S11与总面积Sm之间的比值范围可以为：1/8~2/3。可选地，第一辅助子交叠面积S11与总面积Sm之间的比值范围可以为：1/6~1/3，即1/6≤S11/Sm≤1/3。例如，可以使S11/Sm=1/6，也可以使S11/Sm=1/4，也可以使S11/Sm=1/3。当然，在实际应用中，可以根据实际应用的需求设置S11/Sm的具体数值，在此不作限定。
在具体实施时，在本公开实施例中，如图9a至图9c所示，第一颜色子像素中，也可以使触控电极（例如，第二触控电极820）在衬底基板1000的正投影覆盖第一辅助暴露部WD1在衬底基板1000的正投影。这样可以尽可能的将可能会反光的第一辅助暴露部WD1进行覆盖。
在具体实施时，在本公开实施例中，如图9b与图9c所示，第一颜色子像素中的辅助导电部WD还可以包括第一辅助遮挡部WZ1，且第一辅助遮挡部WZ1在衬底基板1000的正投影与数据线图形DA2和电源信号线图形VDD中的至少一种在衬底基板1000的正投影交叠。其中，同一辅助导电部的第一辅助遮挡部WZ1和第一辅助暴露部WD1一体设置，从而形成辅助导电部。示例性地，如图9b所示，可以使第一辅助暴露部WD1在列方向F3的宽度大致等于第一辅助遮挡部WZ1在列方向F3的宽度。这样可以降低第一颜色子像素中的辅助导电部的制备难度。如图9c所示，也可以使第一辅助暴露部WD1在列方向F3的宽度小于至少一部分第一辅助遮挡部WZ1在列方向F3的宽度。这样可以进一步遮挡第一辅助暴露部WD1。示例性地，也可以使第一辅助暴露部WD1在行方向F4的宽度小于至少一部分第一辅助遮挡部WZ1在行方向F4的宽度，这样可以使得暴露出来的辅助导电部WD面积更小，有利于减小辅助导电部WD的产生的反射光。
在具体实施时，在本公开实施例中，如图5a至图5i至图9c所示，第二颜色子像素中的辅助导电部WD包括第二辅助暴露部WD2，且第二辅助暴露部WD2在衬底基板1000的正投影分别与数据线图形DA3和电源信号线图形VDD在衬底基板1000的正投影不交叠；以及第二辅助交叠面积S2包括第二辅助子交叠面积S12，且第二辅助暴露部WD2在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影之间具有第二辅助子交叠面积S12。示例性地，第二颜色子像素中，第二辅助暴露部WD2在衬底基板1000的正投影位于数据线图形DA3和电源信号线图形VDD在衬底基板1000的正投影之间。或者，第二辅助暴露部WD2在衬底基板1000的正投影位于数据线图形DA3在衬底基板1000的正投影背离电源信号线图形VDD在衬底基板1000的正投影一侧。或者，第二辅助暴露部WD2在衬底基板1000的正投影位于电源信号线图形VDD在衬底基板1000的正投影背离数据线图形DA3在衬底基板1000的正投影一侧。
在具体实施时，在本公开实施例中，第二辅助子交叠面积S12可以为0~4.5μm2。可选地，第二辅助子交叠面积S12可以为0~2.2μm2。例如，第二辅助子交叠面积S12可以为0μm2。或者，第二辅助子交叠面积S12可以为1.5μm2。或者，第二辅助子交叠面积S12可以为2.2μm2。或者，第二辅助子交叠面积S12可以为3.5μm2。或者，第二辅助子交叠面积S12可以为4.5μm2。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，如图5a至图5i至图6d所示，同一子像素中，例如：第二颜色子像素，辅助导电部WD在衬底基板1000的正投影具有总面积Sm。其中，同一子像素中，第二辅助交叠面积S2与总面积Sm（第二颜色子像素）之间的比值范围可以为：1/20~3/4。可选地，第二辅助交叠面积S2与总面积Sm（第二颜色子像素）之间的比值范围可以为：1/10~7/20，即1/10≤S2/Sm≤7/20。例如，可以使S2/Sm=1/10，也可以使S2/Sm=1/5，也可以使S2/Sm=7/20。当然，在实际应用中，可以根据实际应用的需求设置S2/Sm的具体数值，在此不作限定。
在具体实施时，在本公开实施例中，如图5a至图5i至图6d所示，同一子像素中，例如：第二颜色子像素，辅助导电部WD在衬底基板1000的正投影具有总面积Sm。其中，第二辅助子交叠面积S12与总面积Sm之间的比值范围可以为：1/10~1/2。第二辅助子交叠面积S12与总面积Sm之间的比值范围可以为：1/5~1/4，即1/5≤S12/Sm≤1/4。例如，可以使S12/Sm=1/4，也可以使S12/Sm=1/5，也可以使S12/Sm=9/40。当然，在实际应用中，可以根据实际应用的需求设置S12/Sm的具体数值，在此不作限定。
在具体实施时，在本公开实施例中，如图9a至图9c所示，第二颜色子像素中，也可以使触控电极（例如，第二触控电极820）在衬底基板1000的正投影覆盖第二辅助暴露部WD2在衬底基板1000的正投影。这样可以尽可能的将可能会反光的第二辅助暴露部WD2进行覆盖。
在具体实施时，在本公开实施例中，如图9b与图9c所示，第二颜色子像素中的辅助导电部WD还可以包括第二辅助遮挡部WZ2。且第二辅助遮挡部WZ2在衬底基板1000的正投影与数据线图形和电源信号线图形VDD中的至少一种在衬底基板1000的正投影交叠。其中，同一辅助导电部的第二辅助遮挡部WZ2和第二辅助暴露部WD2一体设置，从而形成辅助导电部。示例性地，如图9b所示，可以使第二辅助暴露部WD2在列方向F3的宽度大致等于第二辅助遮挡部WZ2在列方向F3的宽度。这样可以降低第二颜色子像素中的辅助导电部的制备难度。如图9c所示，也可以使第二辅助暴露部WD2在列方向F3的宽度小于至少一部分第二辅助遮挡部WZ2在列方向F3的宽度。这样可以进一步遮挡第二辅助暴露部WD2。示例性地，第二辅助暴露部WD2在行方向F4的宽度小于至少一部分第二辅助遮挡部WZ2在行方向F4的宽度。
在具体实施时，在本公开实施例中，如图5a至图5i至图6g所示，第三颜色子像素中的辅助导电部WD包括第三辅助暴露部WD3，且第三辅助暴露部WD3在衬底基板1000的正投影分别与数据线图形DA1和电源信号线图形VDD在衬底基板1000的正投影不交叠；以及第三辅助交叠面积S3包括第三辅助子交叠面积S13，且第三辅助暴露部WD3在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影之间具有第三辅助子交叠面积S13。示例性地，第三颜色子像素中，第三辅助暴露部WD3在衬底基板1000的正投影位于数据线图形DA1和电源信号线图形VDD在衬底基板1000的正投影之间。
在具体实施时，在本公开实施例中，第三辅助子交叠面积S13可以为0~2.5μm2。可选地，第三辅助子交叠面积S13可以为0~1.2μm2。例如，第三辅助子交叠面积S13可以为0μm2。或者，第三辅助子交叠面积S13可以为0.5μm2。或者，第三辅助子交叠面积S13可以为1.0μm2。或者，第三辅助子交叠面积S13可以为1.2μm2。或者，第三辅助子交叠面积S13可以为2.5μm2。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，具体在此不作限定。
在具体实施时，在本公开实施例中，如图5a至图5i至图6d所示，同一子像素中，例如：第三颜色子像素，辅助导电部WD在衬底基板1000的正投影具有总面积Sm。其中，第三辅助交叠面积S3与总面积Sm之间的比值范围可以为：0~1/2；可选地，第三辅助交叠面积S3与总面积Sm之间的比值范围可以为：0~1/4，即0≤S3/Sm≤1/4。例如，可以使S3/Sm=0，也可以使S3/Sm=1/16，也可以使S3/Sm=1/4。当然，在实际应用中，可以根据实际应用的需求设置S3/Sm的具体数值，在此不作限定。
在具体实施时，在本公开实施例中，如图5a至图5i至图6d所示，同一子像素中，例如：第三颜色子像素，辅助导电部WD在衬底基板1000的正投影具有总面积Sm。其中，第三辅助子交叠面积S13与总面积Sm之间的比值范围可以为：0~1/8；可选地，第三辅助子交叠面积S13与总面积Sm之间的比值范围可以为：0~1/16，即0≤S13/Sm≤1/16。例如，可以使S13/Sm=0，也可以使S13/Sm=1/16，也可以使S13/Sm=1/32。当然，在实际应用中，可以根据实际应用的需求设置S13/Sm的具体数值，在此不作限定。
在具体实施时，在本公开实施例中，如图9a至图9c所示，第三颜色子像素中，也可以使触控电极（例如，第二触控电极820）在衬底基板1000的正投影覆盖第三辅助暴露部WD3在衬底基板1000的正投影。这样可以尽可能的将可能会反光的第三辅助暴露部WD3进行覆盖。
在具体实施时，在本公开实施例中，如图9b与图9c所示，第三颜色子像素中的辅助导电部WD还可以包括第三辅助遮挡部WZ3。且第三辅助遮挡部WZ3在衬底基板1000的正投影与数据线图形和电源信号线图形VDD中的至少一种在衬底基板1000的正投影交叠。其中，同一辅助导电部的第三辅助遮挡部WZ3和第三辅助暴露部WD3一体设置，从而形成辅助导电部。示例性地，如图9b所示，可以使第三辅助暴露部WD3在列方向F3的宽度大致等于第三辅助遮挡部WZ3在列方向F3的宽度。这样可以降低第三颜色子像素中的辅助导电部的制备难度。如图9c所示，也可以使第三辅助暴露部WD3在列方向F3的宽度小于至少一部分第三辅助遮挡部WZ3在列方向F3的宽度。这样可以进一步遮挡第三辅助暴露部WD3。示例性地，第三辅助暴露部WD3在行方向F4的宽度小于至少一部分第三辅助遮挡部WZ3在行方向F4的宽度。
在具体实施时，在本公开实施例中，如图5a至图5i至图6g所示，第四颜色子像素中的辅助导电部WD包括第四辅助暴露部WD4，且第四辅助暴露部WD4在衬底基板1000的正投影分别与数据线图形DA4和电源信号线图形VDD在衬底基板1000的正投影不交叠。以及第四辅助交叠面积S4包括第四辅助子交叠面积S14，且第四辅助暴露部WD4在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影之间具有第四辅助子交叠面积S14。示例性地，第四颜色子像素中，第四辅助暴露部WD4在衬底基板1000的正投影位于数据线图形DA4和电源信号线图形VDD在衬底基板1000的正投影之间。
在具体实施时，在本公开实施例中，如图5a至图5i至图6d所示，同一子像素中，例如：第四颜色子像素，辅助导电部WD在衬底基板1000的正投影具有总面积Sm。其中，第四辅助交叠面积S4与总面积Sm之间的比值范围可以为：1/6~5/6，即1/6≤S4/Sm≤5/6。例如，可以使S4/Sm=1/6，也可以使S4/Sm=2/3，也可以使S4/Sm=5/6。当然，在实际应用中，可以根据实际应用的需求设置S4/Sm的具体数值，在此不作限定。
在具体实施时，在本公开实施例中，如图5a至图5i至图6d所示，同一子像素中，例如：第四颜色子像素，辅助导电部WD在衬底基板1000的正投影具有总面积Sm。其中，第四辅助子交叠面积S14与总面积Sm之间的比值范围可以为：1/3~2/3，即1/3≤S14/Sm≤2/3。例如，可以使S14/Sm=1/3，也可以使S14/Sm=2/3，也可以使S14/Sm=1/2。当然，在实际应用中，可以根据实际应用的需求设置S14/Sm的具体数值，在此不作限定。
在具体实施时，在本公开实施例中，第四辅助子交叠面积S14可以为2~10μm2。可选地，第四辅助子交叠面积S14可以为3~6μm2。示例性地，第四辅助子交叠面积S14可以为2μm2。或者，第四辅助子交叠面积S14可以为3μm2。或者，第四辅助子交叠面积S14可以为5μm2。或者，第四辅助子交叠面积S14可以为6μm2。或者，第四辅助子交叠面积S14可以为10μm2，在此不作限定。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，如图9a至图9c所示，第四颜色子像素中，也可以使触控电极（例如，第二触控电极820）在衬底基板1000的正投影覆盖第四辅助暴露部WD4在衬底基板1000的正投影。这样可以尽可能的将可能会反光的第四辅助暴露部WD4进行覆盖。
在具体实施时，在本公开实施例中，如图9b与图9c所示，第四颜色子像素中的辅助导电部还可以包括第四辅助遮挡部WZ4。且第四辅助遮挡部WZ4在衬底基板1000的正投影与数据线图形和电源信号线图形VDD中的至少一种在衬底基板1000的正投影交叠。其中，同一辅助导电部的第四辅助遮挡部WZ4和第四辅助暴露部WD4一体设置，从而形成辅助导电部。示例性地，如图9b所示，可以使第四辅助暴露部WD4在列方向F3的宽度大致等于第四辅助遮挡部WZ4在列方向F3的宽度。这样可以降低第四颜色子像素中的辅助导电部的制备难度。如图9c所示，也可以使第四辅助暴露部WD4在列方向F3的宽度小于至少一部分第四辅助遮挡部WZ4在列方向F3的宽度。这样可以进一步遮挡第四辅助暴露部WD4。示例性地，第四辅助暴露部WD4在行方向F4的宽度小于至少一部分第四辅助遮挡部WZ4在行方向F4的宽度。
在具体实施时，在本公开实施例中，如图5a至图5i至图6d所示，可以使第一辅助子交叠面积S11大于第二辅助子交叠面积S12。这样可以使第一颜色子像素相比第二颜色子像素，通过触控电极（例如，第二触控电极820）遮挡的第一颜色子像素中的辅助导电部较多，从而可以降低第一辅助暴露部WD1反射光，导致的发光干扰和混光效果差的问题。
在具体实施时，在本公开实施例中，如图5a至图5i至图6d所示，可以使第一辅助子交叠面积S11大于第三辅助子交叠面积S13。这样可以使第一颜色子像素相比第三颜色子像素，通过触控电极（例如，第二触控电极820）遮挡的第一颜色子像素中的辅助导电部较多，从而可以降低第一辅助暴露部WD1反射光，导致的发光干扰和混光效果差的问题。
在具体实施时，在本公开实施例中，如图5a至图5i至图6d所示，可以使第四辅助子交叠面积S14大于第二辅助子交叠面积S12。这样可以使第四颜色子像素相比第二颜色子像素，通过触控电极（例如，第二触控电极820）遮挡的第四颜色子像素中的辅助导电部较多，从而可以降低第四辅助暴露部WD4反射光，导致的发光干扰和混光效果差的问题。
在具体实施时，在本公开实施例中，如图5a至图5i至图6d所示，可以使第四辅助子交叠面积S14大于第三辅助子交叠面积S13。这样可以使第四颜色子像素相比第三颜色子像素，通过触控电极（例如，第二触控电极820）遮挡的第四颜色子像素中的辅助导电部较多，从而可以降低第四辅助暴露部WD4反射光，导致的发光干扰和混光效果差的问题。
在具体实施时，在本公开实施例中，如图5a至图5i至图6d所示，可以使第二辅助子交叠面积S12大于第三辅助子交叠面积S13，以使第一辅助子交叠面积S11大于第二辅助子交叠面积S12，第二辅助子交叠面积S12大于第三辅助子交叠面积S13。这样可以使触控电极（例如，第二触控电极820）遮挡的第一辅助暴露部WD1、第二辅助暴露部WD2以及第三辅助暴露部WD3的面积依次增加，从而可以进一步降低第一辅助暴露部WD1、第二辅助暴露部WD2以及第三辅助暴露部WD3反射光，导致的发光干扰和混光效果差的问题。当然，也可以是第二辅助子交叠面积S12大致等于第三辅助子交叠面积S13，例如：第二辅助子交叠面积S12等于第三辅助子交叠面积S13，均等于0；或者，第四辅助子交叠面积S14至少与第一辅助子交叠面积S11、第二辅助子交叠面积S12、第三辅助子交叠面积S13中的一个相等；或者，第四辅助子交叠面积S14大于第一辅助子交叠面积S11、第二辅助子交叠面积S12、第三辅助子交叠面积S13中的至少一个。
在具体实施时，在本公开实施例中，如图5a至图5i至图6d所示，可以使第四辅助子交叠面积S14大于第一辅助子交叠面积S11。这样可以使触控电极（例如，第二触控电极820）遮挡的第四辅助暴露部WD4大于第一辅助暴露部WD1，从而可以进一步降低第四辅助暴露部WD4反射光，导致的发光干扰和混光效果差的问题。当然，也可以是第四辅助子交叠面积S14大致等于第一辅助子交叠面积S11。
在具体实施时，在本公开实施例中，如图5a至图5i至图7f以及图10a、图10b所示，第一颜色子像素中的第一电容（例如：以第一电容的第二极板Cst2为例）在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影具有第一存储交叠面积SC1。示例性地，第一存储交叠面积SC1包括第一颜色子像素中的存储导电部Cst2在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影之间的交叠面积。
在具体实施时，在本公开实施例中，如图5a至图5i至图7f以及图10a、图10b所示，第二颜色子像素中的第一电容在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影具有第二存储交叠面积SC2。示例性地，第二存储交叠面积SC2包括第二颜色子像素中的存储导电部Cst2在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影之间的交叠面积。
在具体实施时，在本公开实施例中，如图5a至图5i至图7f以及图10a、图10b所示，第三颜色子像素中的第一电容在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影具有第三存储交叠面积SC3。示例性地，第三存储交叠面积SC3包括第三颜色子像素中的存储导电部Cst2在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影之间的交叠面积。
在具体实施时，在本公开实施例中，如图5a至图5i至图7f以及图10a、图10b所示，第四颜色子像素中的第一电容在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影具有第四存储交叠面积SC4。示例性地，第四存储交叠面积SC4包括第四颜色子像素中的存储导电部Cst2在衬底基板1000的正投影与触控电极（例如，第二触控电极820）在衬底基板1000的正投影之间的交叠面积。
在具体实施时，在本公开实施例中，如图5a至图5i至图7f以及图10a、图10b所示，可以使第一存储交叠面积SC1、第二存储交叠面积SC2以及第四存储交叠面积SC4中的至少一个大于第三存储交叠面积SC3。例如，可以使第一存储交叠面积SC1、第二存储交叠面积SC2以及第四存储交叠面积SC4均大于第三存储交叠面积SC3；或者，第一存储交叠面积SC1或第四存储交叠面积SC4至少之一大于第二存储交叠面积SC2，第二存储交叠面积SC2等于第三存储交叠面积SC3。
在具体实施时，在本公开实施例中，如图5a至图5i至图7f以及图10a、图10b所示，可以使第一存储交叠面积SC1大于第二存储交叠面积SC2。这样可以使第一颜色子像素中的第一电容尽可能被触控电极（例如，第二触控电极820）进行遮挡。
在具体实施时，在本公开实施例中，如图5a至图5i至图9b所示，触控电极（例如，第二触控电极820）包括第一电极部DC1和第二电极部DC2；其中，第一电极部DC1在衬底基板1000的正投影与辅助导电部在衬底基板1000的正投影具有交叠区域，第二电极部DC2在衬底基板1000的正投影与辅助导电部在衬底基板1000的正投影不交叠。其中，可以使第一电极部DC1的宽度大于第二电极部DC2的宽度。这样可以使触控电极更好的遮挡辅助导电部。
可选的，如图5a至图5i至图9b所示，触控电极（例如，第二触控电极820）包括至少3个宽度不同的部分，触控电极包括第一电极部DC1和第二电极部DC2 和第三电极部DC3(未示出)；例如：第一电极部DC1在衬底基板1000的正投影与辅助导电部在衬底基板1000的正投影具有交叠区域，第二电极部DC2在衬底基板1000的正投影与辅助导电部在衬底基板1000的正投影不交叠，第三电极部DC3在衬底基板1000的正投影与存储导电部在衬底基板1000的正投影具有交叠区域。
在具体实施时，在本公开实施例中，如图5a至图5i、图6f以及图6g所示，位于相邻开口区域之间的触控电极（例如，第二触控电极820）在衬底基板1000的正投影与至少两种不同颜色的发光层在衬底基板1000的正投影交叠。可选地，位于相邻开口区域之间的触控电极（例如，第二触控电极820）在衬底基板1000的正投影被至少两种不同颜色的发光层在衬底基板1000的正投影覆盖。
示例性地，可以使位于相邻开口区域之间的触控电极（例如，第二触控电极820）在衬底基板1000的正投影被两种不同颜色的发光层在衬底基板1000的正投影覆盖。也可以使位于相邻开口区域之间的触控电极（例如，第二触控电极820）在衬底基板1000的正投影被三种不同颜色的发光层在衬底基板1000的正投影覆盖。
示例性地，在同一子像素中，触控电极(例如820)与存储导电部WCst2存在交叠区域（例如SC1），触控电极(例如820)被至少三种不同颜色的发光层在衬底基板1000的正投影交叠，存储导电部WCst2在衬底基板1000的正投影的面积为Sn，其中，SC1/Sn大致为1/5~4/5。
可选地，同一子像素中，被至少三种不同颜色的发光层在衬底基板1000的正投影覆盖的触控电极的面积与对应存储导电部WCst2在衬底基板1000的正投影的面积之比大致为3/10~2/5。例如，被至少三种不同颜色的发光层在衬底基板1000的正投影覆盖的触控电极的面积与对应存储导电部WCst2在衬底基板1000的正投影的面积之比大致为1/5。或者，被至少三种不同颜色的发光层在衬底基板1000的正投影覆盖的触控电极的面积与对应存储导电部WCst2在衬底基板1000的正投影的面积之比大致为3/10。或者，被至少三种不同颜色的发光层在衬底基板1000的正投影覆盖的触控电极的面积与对应存储导电部WCst2在衬底基板1000的正投影的面积之比大致为2/5。或者，被至少三种不同颜色的发光层在衬底基板1000的正投影覆盖的触控电极的面积与对应存储导电部WCst2在衬底基板1000的正投影的面积之比大致为1/2。当然，在实际应用中，可以根据实际应用环境的需求进行设计，在此不作限定。
在具体实施时，在本公开实施例中，如图5a至图5i、图6f、图6g以及图11所示，可以使围绕于第一颜色子像素中的开口区域KK1的触控电极（例如，第二触控电极820）在衬底基板1000的正投影位于第一颜色发光层610在衬底基板1000的正投影内。这样一方面可以提高第一颜色发光层610的面积保证发光效果。
可选的，通过使第一颜色发光层610的边界ES1中的至少部分覆盖辅助导电部，进一步对辅助导电部进行遮挡。
在具体实施时，在本公开实施例中，如图5a至图5i、图6f、图6g以及图11所示，可以使围绕于第二颜色子像素中的开口区域KK2的触控电极（例如，第二触控电极820）在衬底基板1000的正投影位于第二颜色发光层620在衬底基板1000的正投影内。这样一方面可以提高第二颜色发光层620的面积保证发光效果。
可选的，通过使第二颜色发光层620的边界ES2中的至少部分覆盖辅助导电部，进一步对辅助导电部进行遮挡。
在具体实施时，在本公开实施例中，如图5a至图5i、图6f、图6g以及图11所示，可以使围绕于第三颜色子像素中的开口区域KK3的触控电极（例如，第二触控电极820）在衬底基板1000的正投影位于第三颜色发光层630在衬底基板1000的正投影内。这样一方面可以提高第三颜色发光层630的面积保证发光效果。
可选的，通过使第三颜色发光层630的边界ES3中的至少部分覆盖辅助导电部，进一步对辅助导电部进行遮挡。
在具体实施时，在本公开实施例中，如图5a至图5i、图6f、图6g以及图11所示，可以使围绕于第四颜色子像素中的开口区域KK4的触控电极（例如，第二触控电极820）在衬底基板1000的正投影位于第四颜色发光层640在衬底基板1000的正投影内。这样一方面可以提高第四颜色发光层640的面积保证发光效果。
可选的，通过使第四颜色发光层640的边界ES4中的至少部分覆盖辅助导电部，进一步对辅助导电部进行遮挡。
可以理解的是，在有至少两种颜色发光层交叠的区域，发光层的层叠位置不局限本实施例列举情况，可以根据实际情况或工艺条件进行调整，例如：不同的颜色发光层同步骤制作或者不同步骤制作。例如：发光层的层叠位置并不局限于图5e中，从像素界定层950依次往上，顺序是610，620，630，当然也可以是从像素界定层950依次往上，顺序是630，620，610或者610，630，620，或者630，610，620等。
在具体实施时，在本公开实施例中，如图5a至图5i、图6f、图6g以及图11所示，针对相邻的第三颜色发光层630和第二颜色发光层620，第三颜色发光层630在衬底基板1000的正投影的边界ES3与围绕该第三颜色子像素的触控电极（例如，第二触控电极820）在衬底基板1000的正投影的边界CK3之间具有第一最小距离W0S1，第二颜色发光层620在衬底基板1000的正投影的边界ES2与围绕该第二颜色子像素的触控电极（例如，第二触控电极820）在衬底基板1000的正投影的边界CK1之间具有第二最小距离W0S2。其中，第一最小距离W0S1大于第二最小距离W0S2。这样一方面可以进一步提高第三颜色发光层630的面积保证发光效果。另一方面，通过使第三颜色发光层630的边界ES3中的至少部分覆盖辅助导电部，进一步对辅助导电部进行遮挡。并且，由于第二颜色子像素的发光面积较小，因此在第三颜色发光层630延伸到第二颜色发光层620中时，对第二颜色子像素的发光效果的影响较小。
在具体实施时，在本公开实施例中，如图5a至图5i、图6f、图6g以及图11所示，围绕于第一颜色子像素中的开口区域KK1的触控电极（例如，第二触控电极820）在衬底基板1000的正投影所围成的面积为第一网格面积WG1。围绕于第二颜色子像素中的开口区域KK2的触控电极（例如，第二触控电极820）在衬底基板1000的正投影所围成的面积为第二网格面积WG2。围绕于第三颜色子像素中的开口区域KK3的触控电极（例如，第二触控电极820）在衬底基板1000的正投影所围成的面积为第三网格面积WG3。其中，第三网格面积WG3大于第二网格面积WG2大于第一网格面积WG1。这样可以使第三网格面积WG3、第二网格面积WG2以及第一网格面积WG1分别与第三颜色子像素中的开口区域KK3、第二颜色子像素中的开口区域KK2以及第一颜色子像素中的开口区域KK1成正比，从而可以提高透光率。
可以理解的是，本公开的实施例中第一触控电极810和/或第二触控电极并不要求全部均为封闭的网格状，局部地区或个别子像素对应的触控电极可以有缺口或断开。例如：结合图1-图2，以及图5a至图5i、图6f、图6g-图11所示：在靠近非显示区的显示区AA边缘，或者在非显示区，或者个别子像素对应的触控电极有缺口或断开。
在具体实施时，在本公开实施例中，如图5a至图5i、图6f、图6g以及图11所示，围绕于第四颜色子像素中的开口区域KK4的触控电极（例如，第二触控电极820）在衬底基板1000的正投影所围成的面积为第四网格面积WG4。可以使第一颜色子像素对应的第一网格面积WG1大于第四颜色子像素对应的第四网格面积WG4。或者，也可以使第一颜色子像素对应的第一网格面积WG1大致等于第四颜色子像素对应的第四网格面积WG4，在此不作限定。
在具体实施时，在本公开实施例中，第一网格面积WG1可以为850~920μm2。可选地，第一网格面积WG1可以为860~910μm2。例如，第一网格面积WG1可以为850μm2。或者，第一网格面积WG1可以为860μm2。或者，第一网格面积WG1可以为900μm2。或者，第一网格面积WG1可以为910μm2。或者，第一网格面积WG1可以为920μm2。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
或者，在具体实施时，在本公开实施例中，第一网格面积WG1也可以为30.5*28.5μm2~35.5*30.5μm2。可选地，第一网格面积WG1可以为30.5*28.5μm2。例如，第一网格面积WG1可以为31.5*29.5μm2。或者，第一网格面积WG1可以为32.5*29.1μm2。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，第二网格面积WG2可以为950~1050μm2。可选地，第二网格面积WG2可以为960~1040μm2。例如，第二网格面积WG2可以为950μm2。或者，第二网格面积WG2可以为960μm2。或者，第二网格面积WG2可以为980μm2。或者，第二网格面积WG2可以为1000μm2。或者，第二网格面积WG2可以为1040μm2。或者，第二网格面积WG2可以为1050μm2。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
或者，在具体实施时，在本公开实施例中，第二网格面积WG2可以为30.1*30.1μm2~32.1*32.1μm2。可选地，第二网格面积WG2可以为30.5*30.5μm2~32.0*32.0μm2。例如，第二网格面积WG2可以为30.1*30.1μm2。或者，第二网格面积WG2可以为30.5*30.5μm2。或者，第二网格面积WG2可以为31.6*31.6μm2。或者，第二网格面积WG2可以为32.0*32.0μm2。或者，第二网格面积WG2可以为32.1*32.1μm2。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，第三网格面积WG3可以为1100~1300μm2。可选地，第三网格面积WG3可以为1150~1250μm2。例如，第三网格面积WG3可以为1100μm2。或者，第三网格面积WG3可以为1150μm2。或者，第三网格面积WG3可以为1200μm2。或者，第三网格面积WG3可以为1225μm2。或者，第三网格面积WG3可以为1300μm2。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
或者，在具体实施时，在本公开实施例中，第三网格面积WG3可以为32*32μm2~37*37μm2。可选地，第三网格面积WG3可以为33*33μm2~36*36μm2。例如，第三网格面积WG3可以为32*32μm2。或者，第三网格面积WG3可以为33*33μm2。或者，第三网格面积WG3可以为34*34μm2.。或者，第三网格面积WG3可以为35*35μm2。或者，第三网格面积WG3可以为36*36μm2。或者，第三网格面积WG3可以为37*37μm2。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，第四网格面积WG4可以为850~920μm2。可选地，第四网格面积WG4可以为860~910μm2。例如，第四网格面积WG4可以为850μm2。或者，第四网格面积WG4可以为860μm2。或者，第四网格面积WG4可以为900μm2。或者，第四网格面积WG4可以为910μm2。或者，第四网格面积WG4可以为920μm2。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
或者，在具体实施时，在本公开实施例中，第四网格面积WG4也可以为30.5*28.5μm2~35.5*30.5μm2。可选地，第四网格面积WG4可以为30.5*28.5μm2。例如，第四网格面积WG4可以为31.5*29.5μm2。或者，第四网格面积WG4可以为32.5*29.1μm2。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，如图5a至图5i与图11所示，同一重复单元中，第三颜色子像素中的开口区域KK3和第一颜色子像素中的开口区域KK1可以沿第一方向F1排列。第二颜色子像素中的开口区域KK2和第四颜色子像素中的开口区域KK4也可以沿第一方向F1排列。其中，围绕于第三颜色子像素中的开口区域KK3的触控电极（例如，第二触控电极820）的内边界NS3所围成的区域在垂直于第一方向F1上具有第一宽度WK1。围绕于第一颜色子像素中的开口区域KK1的触控电极（例如，第二触控电极820）的内边界NS1所围成的区域在垂直于第一方向F1上具有第二宽度WK2。围绕于第二颜色子像素中的开口区域KK2的触控电极（例如，第二触控电极820）的内边界NS2所围成的区域在垂直于第一方向F1上具有第三宽度WK3。围绕于第四颜色子像素中的开口区域KK4的触控电极（例如，第二触控电极820）的内边界NS4所围成的区域在垂直于第一方向F1上具有第四宽度WK4。
可选的，第一方向F1与行方向F3方向可以形成一定角度，例如，该角度可以大于0度且小于90度。可选地，第一方向F1与行方向F3方向可以形成25~75度。可选地，第一方向F1与行方向F3方向可以形成30~60度。例如，第一方向F1与行方向F3方向可以形成25度。或者，第一方向F1与行方向F3方向可以形成30度。或者，第一方向F1与行方向F3方向可以形成45度。或者，第一方向F1与行方向F3方向可以形成60度。或者，第一方向F1与行方向F3方向可以形成75度。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，第一宽度WK1可以为34.0~35.0μm。可选地，第一宽度WK1可以为34.1~34.9μm。例如，第一宽度WK1可以为34.0μm。或者，第一宽度WK1可以为34.1μm。或者，第一宽度WK1可以为34.4μm。或者，第一宽度WK1可以为34.8μm。或者，第一宽度WK1可以为34.9μm。或者，第一宽度WK1可以为35.0μm。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，第二宽度WK2可以为30.5~31.5μm。可选地，第二宽度WK2可以为30.7~31.4μm。例如，第二宽度WK2可以为30.5μm。或者，第二宽度WK2可以为30.7μm。或者，第二宽度WK2可以为31.2μm。或者，第二宽度WK2可以为31.4μm。或者，第二宽度WK2可以为31.5μm。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，第三宽度WK3可以为30.8~32.5μm。可选地，第三宽度WK3可以为31.0~32.0μm。例如，第三宽度WK3可以为30.8μm。或者，第三宽度WK3可以为31.0μm。或者，第三宽度WK3可以为31.6μm。第三宽度WK3可以为31.8μm。或者，第三宽度WK3可以为32.0μm。或者，第三宽度WK3可以为32.5μm。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，第四宽度WK4可以为28.8~31.5μm。可选地，第四宽度WK4可以为29.2~30.5μm。例如，第四宽度WK4可以为28.8μm。或者，第四宽度WK4可以为29.2μm。或者，第四宽度WK4可以为29.9μm。或者，第四宽度WK4可以为30.5μm。或者，第四宽度WK4可以为31.5μm。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
示例性地，如图11所示，可以使第一宽度WK1大于第二宽度WK2。这样可以使保证第三颜色子像素中的开口区域KK3和第一颜色子像素中的开口区域KK1，提高透光率。示例性地，第一宽度WK1与第二宽度WK2之间的差值可以为3.0~4.0μm。可选地，第一宽度WK1与第二宽度WK2之间的差值可以为3.1~3.9μm。例如，第一宽度WK1与第二宽度WK2之间的差值可以为3.0μm。或者，第一宽度WK1与第二宽度WK2之间的差值可以为3.3μm。或者，第一宽度WK1与第二宽度WK2之间的差值可以为3.6μm。或者，第一宽度WK1与第二宽度WK2之间的差值可以为3.8μm。或者，第一宽度WK1与第二宽度WK2之间的差值可以为3.9μm。或者，第一宽度WK1与第二宽度WK2之间的差值可以为4.0μm。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
示例性地，如图11所示，可以使第三宽度WK3大于第四宽度WK4。这样可以使保证第二颜色子像素中的开口区域KK2和第四颜色子像素中的开口区域KK4，提高透光率。示例性地，第三宽度WK3与第四宽度WK4之间的差值可以为1.0~2.0μm。可选地，第三宽度WK3与第四宽度WK4之间的差值可以为1.2~1.8μm。例如，第三宽度WK3与第四宽度WK4之间的差值可以为1.0μm。或者，第三宽度WK3与第四宽度WK4之间的差值可以为1.2μm。或者，第三宽度WK3与第四宽度WK4之间的差值可以为1.5μm。或者，第三宽度WK3与第四宽度WK4之间的差值可以为1.7μm。或者，第三宽度WK3与第四宽度WK4之间的差值可以为1.8μm。或者，第三宽度WK3与第四宽度WK4之间的差值可以为2.0μm。当然，在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，如图5a至图5i与图12所示，与辅助导电部的正投影具有交叠面积的触控电极（例如，第二触控电极820）的网格线的延伸方向F0与第三方向具有夹角β；且15°≤β≤60°；可选地，夹角β为20°≤β≤50°。其中，第三方向与数据线图形的延伸方向大致垂直，例如第三方向可以为行方向F4。示例性地，可以使tanβ=A1/A2；其中，A1代表辅助导电部在垂直于第三方向上的宽度，A2代表辅助导电部在第三方向上的宽度。例如，可以使β=15°，也可以使β=25°，也可以使β=35°，也可以使β=45°，也可以使β=50°，也可以使β=60°。当然，在实际应用中，可以根据实际应用的需求确定β的具体数值，在此不作限定。
在具体实施时，在本公开实施例中，如图5a至图5i与图12所示，与第一颜色子像素中的辅助导电部的正投影具有交叠面积的触控电极（例如，第二触控电极820）的网格线的延伸方向与第三方向具有第一夹角β1。与第二颜色子像素中的辅助导电部的正投影具有交叠面积的触控电极（例如，第二触控电极820）的网格线的延伸方向与第三方向具有第二夹角β2。与第三颜色子像素中的辅助导电部的正投影具有交叠面积的触控电极（例如，第二触控电极820）的网格线的延伸方向与第三方向具有第三夹角β3。其中，可以使第一夹角小于第二夹角小于第三夹角，从而可以尽可能使触控电极（例如，第二触控电极820）覆盖辅助导电层。当然，根据实际情况，也可以是β1，β2，β3其中至少两个角度相同。
在具体实施时，在本公开实施例中，如图5a至图5i、图9a、图10a所示，以相邻的四个子像素的开口区域为一个开口组，触控电极（例如，第二触控电极820）的网格交叉点在衬底基板1000的正投影位于开口组在衬底基板1000的正投影所围成的区域中。进一步地，触控电极（例如，第二触控电极820）的网格交叉点在衬底基板1000的正投影大致位于开口组在衬底基板1000的正投影所围成的区域的中心处。这样可以使网格交叉点均匀分散在显示区中，进一步提高显示均一性。
在具体实施时，在本公开实施例中，如图13a与图13b所示，所述第一颜色子像素中的第一电极510（例如：阳极）在所述衬底基板1000的正投影与所述触控电极（例如，第二触控电极820）在所述衬底基板1000的正投影之间的交叠区域具有第一阳极交叠面积BS1；所述第二颜色子像素中的第一电极520在所述衬底基板1000的正投影与所述触控电极（例如，第二触控电极820）在所述衬底基板1000的正投影之间的交叠区域具有第二阳极交叠面积BS2；所述第三颜色子像素中的第一电极530在所述衬底基板1000的正投影与所述触控电极（例如，第二触控电极820）在所述衬底基板1000的正投影之间的交叠区域具有第三阳极交叠面积BS3；所述第四颜色子像素中的第一电极540在所述衬底基板1000的正投影与所述触控电极（例如，第二触控电极820）在所述衬底基板1000的正投影之间的交叠区域具有第四阳极交叠面积BS4。其中，所述第一阳极交叠面积BS1、所述第二阳极交叠面积BS2以及第四阳极交叠面积BS4中的至少一个大于所述第三阳极交叠面积BS3。
示例性地，可以使第一阳极交叠面积BS1大于所述第三阳极交叠面积BS3。也可以使所述第二阳极交叠面积BS2大于所述第三阳极交叠面积BS3。也可以使第四阳极交叠面积BS4大于所述第三阳极交叠面积BS3。
在具体实施时，在本公开实施例中，如图13a与图13b所示，可以使第一阳极交叠面积BS1大于所述第二阳极交叠面积BS2。或者，也可以使所述第一阳极交叠面积BS1大致等于所述第二阳极交叠面积BS2。
在具体实施时，在本公开实施例中，如图13a与图13b所示，第一阳极交叠面积BS1大于所述第四阳极交叠面积BS4。或者，也可以使所述第一阳极交叠面积BS1大致等于所述第四阳极交叠面积BS4。
在具体实施时，在本公开实施例中，如图13a与图13b所示，第四阳极交叠面积BS4大于所述第二阳极交叠面积BS2。或者，也可以使所述第四阳极交叠面积BS4大致等于所述第二阳极交叠面积BS2。
可选地，第一阳极交叠面积BS1为2.5μm2-35μm2。可选地，第一阳极交叠面积BS1为3μm2-25μm2。或者，也可以使第一阳极交叠面积BS1为6μm2-20μm2。
可选地，第二阳极交叠面积BS2为0μm2-30μm2。可选地，第二阳极交叠面积BS2为1.5μm2-25μm2。或者，也可以使第二阳极交叠面积BS2为6μm2-20μm2。
可选地，第三阳极交叠面积BS3为0μm2-25μm2。可选地，第三阳极交叠面积BS3为1.5μm2-25μm2。或者，也可以使第三阳极交叠面积BS3为5μm2-20μm2。
可选地，第四阳极交叠面积BS4为0μm2-30μm2。可选地，第四阳极交叠面积BS4为1.5μm2-25μm2。或者，也可以使第一阳极交叠面积BS4为6μm2-20μm2。
在具体实施时，在本公开实施例中，如图14a与图14b所示，结合图8a-图8d，在第二触控电极820背离衬底基板1000一侧还可以设置辅助绝缘层。在辅助绝缘层背离衬底基板1000的一侧还可以设置辅助电极840。示例性地，辅助电极840处于浮接状态，不进行传输信号。当然，辅助电极840可以与第一触控电极810同层制作和/或相同材料形成。
可以理解的是，如图14a与图14b所示以及结合图8a-图8d，在第一触控电极810背离衬底基板1000一侧设置绝缘层830。在830背离衬底基板1000的一侧还可以设置辅助电极840，辅助电极840处于浮接状态，不进行传输信号，辅助电极840可以与第二触控电极820(或者811）同层制作和/或相同材料形成。
在具体实施时，在本公开实施例中，如图15所示，显示面板还包括位于非显示区中的电源输入线VDDIN。显示区中的电源信号线图形VDD均与电源输入线VDDIN电连接。示例性地，电源输入线VDDIN可以与电源信号线图形VDD同层设置。或者，电源输入线VDDIN也可以与电源信号线图形VDD异层设置，这样还需要使电源信号线图形VDD和电源输入线VDDIN通过过孔电连接。
可以理解的是，以上各公开的实施例之间可以根据需要进行适应性组合，各数值范围可以进行相应调整。
本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述显示面板,例如：一种有机发光二极管（Organic Light Emitting Diode，OLED）。该显示装置解决问题的原理与前述显示面板相似，因此该显示装置的实施可以参见前述显示面板的实施，重复之处在此不再赘述。
在具体实施时，在本公开实施例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、手表、手环等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
尽管已描述了本公开的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
显然，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样，倘若本公开实施例的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。
Claims (32)
1.一种显示面板，其中，包括：
衬底基板；
晶体管阵列层，位于所述衬底基板上；
像素限定层，位于所述晶体管阵列层背离所述衬底基板一侧；
触控电极，位于所述像素限定层背离所述衬底基板一侧；
所述衬底基板具有显示区，所述显示区包括多个子像素; 所述子像素包括像素电路和发光元件；所述像素电路包括栅线图形、数据线图形、电源信号线图形；
所述晶体管阵列层包括多个电容导电部，所述子像素包括对应的所述电容导电部；其中，同一所述子像素中，所述电容导电部与所述子像素对应的数据线图形和/或所述子像素对应的电源信号线图形存在交叠区域；所述电容导电部至少耦接所述子像素对应的电源信号线图形或所述子像素对应的数据线图形；
所述像素限定层包括多个开口区域，所述子像素包括对应的所述开口区域；
至少部分所述触控电极在所述衬底基板的正投影为网格；
其中，所述多个子像素还包括第一颜色子像素、第二颜色子像素以及第三颜色子像素；所述第一颜色子像素的开口区域的面积小于所述第三颜色子像素的开口区域的面积，且所述第二颜色子像素的开口区域的面积小于所述第三颜色子像素的开口区域的面积；
所述第一颜色子像素中的电容导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影具有第一辅助交叠面积；
所述第二颜色子像素中的电容导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影具有第二辅助交叠面积；
所述第三颜色子像素中的电容导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影具有第三辅助交叠面积；
所述第一辅助交叠面积和所述第二辅助交叠面积中的至少一个大于所述第三辅助交叠面积。
2.如权利要求1所述的显示面板，其中，所述第一辅助交叠面积大于所述第二辅助交叠面积；或者，
所述第一辅助交叠面积大致等于所述第二辅助交叠面积；或者，
所述第三辅助交叠面积大致等于所述第二辅助交叠面积。
3.如权利要求1所述的显示面板，其中，所述晶体管阵列层包括：
第一导电层，位于所述衬底基板与所述像素限定层之间；其中，所述第一导电层包括多条数据线图形和多条电源信号线图形；
第一绝缘层，位于所述衬底基板与所述第一导电层之间；
第二导电层，位于所述衬底基板与所述第一绝缘层之间，且所述第二导电层包括：多个辅助导电部，所述子像素的电容导电部包括所述辅助导电部；其中，同一所述子像素中，所述辅助导电部的第一端在所述衬底基板的正投影与所述电源信号线图形在所述衬底基板的正投影具有交叠区域，所述辅助导电部的第二端在所述衬底基板的正投影与所述数据线图形在所述衬底基板的正投影具有交叠区域；且所述辅助导电部耦接电源信号线图形；
所述第一辅助交叠面积包括所述第一颜色子像素中的辅助导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠面积；
所述第二辅助交叠面积包括所述第二颜色子像素中的辅助导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠面积；
所述第三辅助交叠面积包括所述第三颜色子像素中的辅助导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠面积。
4.如权利要求3所述的显示面板，其中，所述第一颜色子像素中的辅助导电部包括第一辅助暴露部，且所述第一辅助暴露部在所述衬底基板的正投影分别与所述数据线图形和所述电源信号线图形在所述衬底基板的正投影不交叠；以及所述第一辅助交叠面积包括第一辅助子交叠面积，且所述第一辅助暴露部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠区域具有第一辅助子交叠面积；
所述第二颜色子像素中的辅助导电部包括第二辅助暴露部，且所述第二辅助暴露部在所述衬底基板的正投影分别与所述数据线图形和所述电源信号线图形在所述衬底基板的正投影不交叠；以及所述第二辅助交叠面积包括第二辅助子交叠面积，且所述第二辅助暴露部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠区域具有第二辅助子交叠面积；
所述第三颜色子像素中的辅助导电部包括第三辅助暴露部，且所述第三辅助暴露部在所述衬底基板的正投影分别与所述数据线图形和所述电源信号线图形在所述衬底基板的正投影不交叠；以及所述第三辅助交叠面积包括第三辅助子交叠面积，且所述第三辅助暴露部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠区域具有第三辅助子交叠面积；
所述第一辅助子交叠面积大于所述第二辅助子交叠面积和所述第三辅助子交叠面积中的至少一个。
5.如权利要求4所述的显示面板，其中，所述第二辅助子交叠面积大于所述第三辅助子交叠面积；或者，所述第三辅助子交叠面积大致等于所述第二辅助子交叠面积。
6.如权利要求4所述的显示面板，其中，所述第一颜色子像素中，所述第一辅助暴露部在所述衬底基板的正投影位于所述数据线图形和所述电源信号线图形在所述衬底基板的正投影之间；和/或，
所述第二颜色子像素中，所述第二辅助暴露部在所述衬底基板的正投影位于所述数据线图形和所述电源信号线图形在所述衬底基板的正投影之间；和/或，
所述第三颜色子像素中，所述第三辅助暴露部在所述衬底基板的正投影位于所述数据线图形和所述电源信号线图形在所述衬底基板的正投影之间。
7.如权利要求6所述的显示面板，其中，所述辅助导电部在所述衬底基板的正投影具有总面积；
所述第一辅助子交叠面积与所述总面积之间的比值范围为：1/3~2/3；和/或，
所述第二辅助子交叠面积与所述总面积之间的比值范围为：0~1/4；和/或，
所述第三辅助子交叠面积与所述总面积之间的比值范围为：0~1/16。
8.如权利要求7所述的显示面板，其中，所述第一颜色子像素中，所述触控电极在所述衬底基板的正投影覆盖所述第一辅助暴露部在所述衬底基板的正投影；和/或，
所述第二颜色子像素中，所述触控电极在所述衬底基板的正投影覆盖所述第二辅助暴露部在所述衬底基板的正投影；和/或，
所述第三颜色子像素中，所述触控电极在所述衬底基板的正投影覆盖所述第三辅助暴露部在所述衬底基板的正投影。
9.如权利要求4-8任一项所述的显示面板，其中，所述第一颜色子像素中的辅助导电部还包括第一辅助遮挡部，且所述第一辅助遮挡部在所述衬底基板的正投影与所述数据线图形和所述电源信号线图形中的至少一种在所述衬底基板的正投影交叠；其中，所述第一辅助暴露部在列方向的宽度小于所述第一辅助遮挡部在所述列方向的宽度；和/或，
所述第二颜色子像素中的辅助导电部还包括第二辅助遮挡部，且所述第二辅助遮挡部在所述衬底基板的正投影与所述数据线图形和所述电源信号线图形中的至少一种在所述衬底基板的正投影交叠；其中，所述第二辅助暴露部在列方向的宽度小于所述第二辅助遮挡部在所述列方向的宽度；和/或，
所述第三颜色子像素中的辅助导电部还包括第三辅助遮挡部，且所述第三辅助遮挡部在所述衬底基板的正投影与所述数据线图形和所述电源信号线图形中的至少一种在所述衬底基板的正投影交叠；其中，所述第三辅助暴露部在列方向的宽度小于所述第三辅助遮挡部在所述列方向的宽度。
10.如权利要求3所述的显示面板，其中，所述像素电路还包括第一电容；
所述第一颜色子像素中的第一电容在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影具有第一存储交叠面积；
所述第二颜色子像素中的第一电容在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影具有第二存储交叠面积；
所述第三颜色子像素中的第一电容在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影具有第三存储交叠面积；
所述第一存储交叠面积和所述第二存储交叠面积中的至少一个大于所述第三存储交叠面积。
11.如权利要求10所述的显示面板，其中，所述第一存储交叠面积大于所述第二存储交叠面积。
12.如权利要求10所述的显示面板，其中，所述第二导电层还包括与所述辅助导电部间隔设置的多个存储导电部；所述子像素包括所述存储导电部；所述存储导电部作为所述第一电容的第二极板；
所述第一存储交叠面积包括所述第一颜色子像素中的存储导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠面积；
所述第二存储交叠面积包括所述第二颜色子像素中的存储导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠面积；
所述第三存储交叠面积包括所述第三颜色子像素中的存储导电部在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠面积。
13.如权利要求1所述的显示面板，其中，所述触控电极在所述衬底基板的正投影的形状为网格状，且所述触控电极在所述衬底基板的正投影与所述开口区域在所述衬底基板的正投影不交叠。
14.如权利要求13所述的显示面板，其中，所述触控电极包括第一电极部和第二电极部；其中，所述第一电极部在所述衬底基板的正投影与辅助导电部在所述衬底基板的正投影具有交叠区域，所述第二电极部在所述衬底基板的正投影与所述辅助导电部在所述衬底基板的正投影不交叠；
所述第一电极部的宽度大于所述第二电极部的宽度。
15.如权利要求1所述的显示面板，其中，所述显示面板还包括：
发光功能层，位于所述像素限定层与所述触控电极之间，且所述发光功能层包括多个第一颜色发光层、多个第二颜色发光层以及多个第三颜色发光层；
其中，所述第一颜色发光层在所述衬底基板的正投影覆盖所述第一颜色子像素中的开口区域在所述衬底基板的正投影；
所述第二颜色发光层在所述衬底基板的正投影覆盖所述第二颜色子像素中的开口区域在所述衬底基板的正投影；
所述第三颜色发光层在所述衬底基板的正投影覆盖所述第三颜色子像素中的开口区域在所述衬底基板的正投影。
16.如权利要求15所述的显示面板，其中，位于相邻所述开口区域之间的触控电极在所述衬底基板的正投影与至少两种不同颜色的发光层在所述衬底基板的正投影交叠。
17.如权利要求15所述的显示面板，其中，围绕于所述第三颜色子像素的开口区域的触控电极在所述衬底基板的正投影位于所述第三颜色发光层在所述衬底基板的正投影内；和/或，
围绕于所述第二颜色子像素的开口区域的触控电极在所述衬底基板的正投影位于所述第二颜色发光层在所述衬底基板的正投影内；和/或，
围绕于所述第一颜色子像素的开口区域的触控电极在所述衬底基板的正投影位于所述第一颜色发光层在所述衬底基板的正投影内。
18.如权利要求15所述的显示面板，其中，对于相邻的所述第三颜色发光层和所述第二颜色发光层而言，所述第三颜色发光层在所述衬底基板的正投影的边界与所述触控电极在所述衬底基板的正投影的边界之间具有第一最小距离，所述第二颜色发光层在所述衬底基板的正投影的边界与所述触控电极在所述衬底基板的正投影的边界之间具有第二最小距离；
所述第一最小距离大于所述第二最小距离。
19.如权利要求13所述的显示面板，其中，围绕于所述第一颜色子像素的开口区域的触控电极在所述衬底基板的正投影所围成的面积为第一网格面积；
围绕于所述第二颜色子像素的开口区域的触控电极在所述衬底基板的正投影所围成的面积为第二网格面积；
围绕于所述第三颜色子像素的开口区域的触控电极在所述衬底基板的正投影所围成的面积为第三网格面积；
所述第三网格面积大于所述第二网格面积大于第一网格面积。
20.如权利要求19所述的显示面板，其中，所述显示面板包括多个重复单元；所述重复单元包括所述第一颜色子像素、所述第二颜色子像素以及所述第三颜色子像素。
21.如权利要求20所述的显示面板，其中，所述重复单元还包括第四颜色子像素；围绕于所述第四颜色子像素的开口区域的触控电极在所述衬底基板的正投影所围成的面积为第四网格面积；
所述第一颜色子像素对应的第一网格面积大于或大致等于所述第四颜色子像素对应的第四网格面积。
22.如权利要求21所述的显示面板，其中，同一所述重复单元中，所述第三颜色子像素的开口区域和所述第一颜色子像素的开口区域沿第一方向排列；
围绕于所述第三颜色子像素的开口区域的触控电极的内边界所围成的区域在垂直于所述第一方向的方向上具有第一宽度；
围绕于所述第一颜色子像素的开口区域的触控电极的内边界所围成的区域在垂直于所述第一方向的方向上具有第二宽度；
所述第一宽度大于所述第二宽度。
23.如权利要求21或22所述的显示面板，其中，同一所述重复单元中，所述第二颜色子像素的开口区域和所述第四颜色子像素的开口区域沿第一方向排列；
围绕于所述第二颜色子像素的开口区域的触控电极的内边界所围成的区域在垂直于所述第一方向的方向上具有第三宽度；
围绕于所述第四颜色子像素的开口区域的触控电极的内边界所围成的区域在垂直于所述第一方向的方向上具有第四宽度；
所述第三宽度大于所述第四宽度。
24.如权利要求13所述的显示面板，其中，与辅助导电部的正投影具有交叠面积的触控电极的网格线的延伸方向与第三方向具有夹角β；且15°≤β≤60°；其中，所述第三方向与所述数据线图形的延伸方向大致垂直。
25.如权利要求24所述的显示面板，其中，tanβ=A1/A2；其中，A1代表所述辅助导电部在垂直于所述第三方向的方向上的宽度，A2代表所述辅助导电部在所述第三方向上的宽度。
26.如权利要求24所述的显示面板，其中，与第一颜色子像素中的辅助导电部的正投影具有交叠面积的触控电极的网格线的延伸方向与所述第三方向具有第一夹角；
与第二颜色子像素中的辅助导电部的正投影具有交叠面积的触控电极的网格线的延伸方向与所述第三方向具有第二夹角；
与第三颜色子像素中的辅助导电部的正投影具有交叠面积的触控电极的网格线的延伸方向与所述第三方向具有第三夹角；
所述第一夹角小于所述第二夹角小于所述第三夹角。
27.如权利要求24所述的显示面板，其中，以相邻的四个子像素的开口区域为一个开口组，所述触控电极的网格交叉点在所述衬底基板的正投影位于所述开口组在所述衬底基板的正投影所围成的区域中。
28.如权利要求27所述的显示面板，其中，所述触控电极的网格交叉点在所述衬底基板的正投影大致位于所述开口组在所述衬底基板的正投影所围成的区域的中心处。
29.如权利要求21所述的显示面板，其中，所述第四颜色子像素与所述第一颜色子像素的发光颜色相同。
30.如权利要求1所述的显示面板，其中，各所述子像素还包括第一电极；
所述第一颜色子像素中的第一电极在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠区域具有第一阳极交叠面积；
所述第二颜色子像素中的第一电极在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠区域具有第二阳极交叠面积；
所述第三颜色子像素中的第一电极在所述衬底基板的正投影与所述触控电极在所述衬底基板的正投影之间的交叠区域具有第三阳极交叠面积；
所述第一阳极交叠面积和所述第二阳极交叠面积中的至少一个大于所述第三阳极交叠面积。
31.如权利要求30所述的显示面板，其中，所述第一阳极交叠面积大于所述第二阳极交叠面积；或者，
所述第一阳极交叠面积大致等于所述第二阳极交叠面积。
32.一种显示装置，其中，包括如权利要求1-29任一项所述的显示面板。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010822808.3A CN111739926B (zh) | 2020-08-17 | 2020-08-17 | 显示面板及显示装置 |
| EP21743363.0A EP3996145B1 (en) | 2020-08-17 | 2021-03-22 | Display panel and display apparatus |
| PCT/CN2021/082008 WO2022037055A1 (zh) | 2020-08-17 | 2021-03-22 | 显示面板及显示装置 |
| KR1020217021679A KR20230052784A (ko) | 2020-08-17 | 2021-03-22 | 디스플레이 패널 및 디스플레이 장치 |
| JP2021540246A JP2023538464A (ja) | 2020-08-17 | 2021-03-22 | 表示パネルおよび表示装置 |
| US17/426,985 US11985861B2 (en) | 2020-08-17 | 2021-03-22 | Display panel and display device |
| US18/594,819 US20240206243A1 (en) | 2020-08-17 | 2024-03-04 | Display panel and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010822808.3A CN111739926B (zh) | 2020-08-17 | 2020-08-17 | 显示面板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111739926A CN111739926A (zh) | 2020-10-02 |
| CN111739926B true CN111739926B (zh) | 2020-11-20 |
Family
ID=72658504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010822808.3A Active CN111739926B (zh) | 2020-08-17 | 2020-08-17 | 显示面板及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111739926B (zh) |
| WO (1) | WO2022037055A1 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111739926B (zh) * | 2020-08-17 | 2020-11-20 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
| KR20230052784A (ko) | 2020-08-17 | 2023-04-20 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 디스플레이 패널 및 디스플레이 장치 |
| US11800759B2 (en) | 2020-10-19 | 2023-10-24 | Cheagdu BOE Optoelectronics Technology Co., Ltd. | Array substrate and display apparatus |
| WO2022082430A1 (zh) * | 2020-10-20 | 2022-04-28 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
| CN112269495B (zh) * | 2020-11-02 | 2024-03-26 | 武汉天马微电子有限公司 | 一种触控面板及显示装置 |
| CN112698746B (zh) * | 2020-12-29 | 2023-10-31 | 厦门天马微电子有限公司 | 一种触控显示面板及其驱动方法、触控显示装置 |
| WO2022191112A1 (ja) * | 2021-03-12 | 2022-09-15 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN113161398B (zh) * | 2021-04-01 | 2022-03-15 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN113241014B (zh) * | 2021-05-21 | 2022-09-20 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| CN115911050A (zh) * | 2021-09-29 | 2023-04-04 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| WO2023245444A1 (zh) * | 2022-06-21 | 2023-12-28 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
| CN115148773A (zh) * | 2022-06-30 | 2022-10-04 | 厦门天马显示科技有限公司 | 显示面板及显示装置 |
| CN115172347A (zh) * | 2022-06-30 | 2022-10-11 | 湖北长江新型显示产业创新中心有限公司 | 一种显示面板、显示装置及制备方法 |
| CN116075171B (zh) * | 2023-03-28 | 2023-06-30 | 惠科股份有限公司 | 显示面板及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201005617A (en) * | 2008-07-17 | 2010-02-01 | Chi Hsin Electronics Corp | Optical display having touch function |
| CN104731423A (zh) * | 2013-12-20 | 2015-06-24 | 胜华科技股份有限公司 | 元件基板 |
| CN106981503A (zh) * | 2017-04-27 | 2017-07-25 | 上海天马微电子有限公司 | 一种显示面板及电子设备 |
| CN107025451A (zh) * | 2017-04-27 | 2017-08-08 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100453634B1 (ko) * | 2001-12-29 | 2004-10-20 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기전기발광소자 |
| US9720295B2 (en) * | 2011-09-27 | 2017-08-01 | Lg Display Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| KR102435475B1 (ko) * | 2015-01-22 | 2022-08-24 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN104571715B (zh) * | 2015-02-02 | 2018-01-02 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和驱动方法、显示装置 |
| JP6892576B2 (ja) * | 2017-04-28 | 2021-06-23 | 天馬微電子有限公司 | 表示装置 |
| CN107785407B (zh) * | 2017-11-14 | 2021-08-03 | 京东方科技集团股份有限公司 | 一种oled显示面板和显示装置 |
| CN109326631B (zh) * | 2018-09-30 | 2021-03-16 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
| CN110137228B (zh) * | 2019-05-14 | 2021-06-01 | 昆山国显光电有限公司 | 一种显示面板及显示设备 |
| CN110265412A (zh) * | 2019-06-27 | 2019-09-20 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和阵列基板的制造方法 |
| CN111739926B (zh) * | 2020-08-17 | 2020-11-20 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
-
2020
- 2020-08-17 CN CN202010822808.3A patent/CN111739926B/zh active Active
-
2021
- 2021-03-22 WO PCT/CN2021/082008 patent/WO2022037055A1/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201005617A (en) * | 2008-07-17 | 2010-02-01 | Chi Hsin Electronics Corp | Optical display having touch function |
| CN104731423A (zh) * | 2013-12-20 | 2015-06-24 | 胜华科技股份有限公司 | 元件基板 |
| CN106981503A (zh) * | 2017-04-27 | 2017-07-25 | 上海天马微电子有限公司 | 一种显示面板及电子设备 |
| CN107025451A (zh) * | 2017-04-27 | 2017-08-08 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111739926A (zh) | 2020-10-02 |
| WO2022037055A1 (zh) | 2022-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111739926B (zh) | 显示面板及显示装置 | |
| AU2020390375B2 (en) | Display substrate and display device | |
| CN113196374B (zh) | 显示基板及显示装置 | |
| CN114255703B (zh) | 显示基板及显示装置 | |
| CN113196495B (zh) | 显示基板及显示装置 | |
| CN114679914B (zh) | 显示基板及其制作方法、显示装置 | |
| CN112823422A (zh) | 显示面板及显示装置 | |
| CN114255704B (zh) | 显示基板及显示装置 | |
| CN113763883B (zh) | 显示基板及显示装置 | |
| CN113629127B (zh) | 显示面板和显示装置 | |
| US20240206243A1 (en) | Display panel and display device | |
| KR20240066313A (ko) | 표시 장치 | |
| CN114616616B (zh) | 一种显示基板及其制作方法、显示装置 | |
| CN114361185A (zh) | 显示面板及其制备方法、显示装置 | |
| CN115735430A (zh) | 显示基板及显示装置 | |
| CN114388565A (zh) | 显示面板及使用该显示面板的显示装置 | |
| WO2023245490A9 (zh) | 显示面板和显示装置 | |
| WO2023206025A9 (zh) | 显示装置、显示面板及其制造方法 | |
| WO2024020956A1 (zh) | 显示面板及显示装置 | |
| WO2022232987A1 (zh) | 显示基板及显示装置 | |
| WO2023092473A1 (zh) | 显示基板及其制备方法、显示装置 | |
| CN115552622A (zh) | 显示基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |