CN111739471A - 一种显示面板、驱动方法及显示装置 - Google Patents

一种显示面板、驱动方法及显示装置 Download PDF

Info

Publication number
CN111739471A
CN111739471A CN202010784841.1A CN202010784841A CN111739471A CN 111739471 A CN111739471 A CN 111739471A CN 202010784841 A CN202010784841 A CN 202010784841A CN 111739471 A CN111739471 A CN 111739471A
Authority
CN
China
Prior art keywords
control
transistor
module
stage
gate driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010784841.1A
Other languages
English (en)
Other versions
CN111739471B (zh
Inventor
张蒙蒙
李杰良
周星耀
李玥
匡立莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma AM OLED Co Ltd filed Critical Shanghai Tianma AM OLED Co Ltd
Priority to CN202010784841.1A priority Critical patent/CN111739471B/zh
Publication of CN111739471A publication Critical patent/CN111739471A/zh
Priority to US17/103,329 priority patent/US20210082339A1/en
Application granted granted Critical
Publication of CN111739471B publication Critical patent/CN111739471B/zh
Priority to US18/095,702 priority patent/US11908394B2/en
Priority to US18/202,528 priority patent/US20230298513A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明实施例公开了一种显示面板、驱动方法及显示装置。包括栅极驱动电路、像素驱动电路和发光元件；像素驱动电路包括：驱动晶体管、数据写入模块、阈值补偿模块以及发光控制模块；阈值补偿模块中晶体管为P型晶体管，发光控制模块中的晶体管为N型晶体管，或者，阈值补偿模块中晶体管为N型晶体管，发光控制模块中的晶体管为P型晶体管；阈值补偿模块的控制端和发光控制模块的控制端与同一栅极驱动电路电连接。本发明实施例提供的技术方案可以减少用于为像素驱动电路提供控制信号的栅极驱动电路的数量，有利于节约成本以及实现窄边框。

Description

一种显示面板、驱动方法及显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种显示面板、驱动方法及显示装置。
背景技术
发光显示面板通常包括显示区和非显示区，显示区设置有多个像素驱动电路和发光元件，像素驱动电路用于驱动发光元件发光，以显示图像；非显示区设置有栅极驱动电路，用于为像素驱动电路提供控制信号，以使发光元件在像素驱动电路的驱动下逐行点亮。
目前，对于有机发光显示面板而言，7T1C型像素驱动电路通常需要至少三个栅极驱动电路为其提供控制信号，如此，非显示区需要预留出三个栅极驱动电路的位置，不利于实现窄边框。
发明内容
本发明提供一种显示面板、驱动方法及显示装置，以减少栅极驱动电路的数量，降低成本，减小边框宽度。
第一方面，本发明实施例提供了一种显示面板，包括：栅极驱动电路、像素驱动电路和发光元件；所述像素驱动电路包括：驱动晶体管、数据写入模块、阈值补偿模块以及发光控制模块；
所述数据写入模块用于向所述驱动晶体管的控制端传输数据电压信号，使所述驱动晶体管根据数据信号端提供的数据电压信号产生驱动电流；
所述阈值补偿模块用于检测和自补偿所述驱动晶体管的阈值电压偏差；
所述发光控制模块串联于所述第一电源信号端和所述发光元件之间；
其中，所述阈值补偿模块中晶体管为P型晶体管，所述发光控制模块中的晶体管为N型晶体管，或者，所述阈值补偿模块中晶体管为N型晶体管，所述发光控制模块中的晶体管为P型晶体管；所述阈值补偿模块的控制端和所述发光控制模块的控制端与同一栅极驱动电路电连接。
第二方面，本发明实施例还提供了一种显示面板的驱动方，适用于第一方面所述的显示面板，该方法包括：
在数据写入阶段，所述数据写入模块在所述栅极驱动信号的控制下导通，将所述数据电压信号写入所述驱动晶体管的控制端；同时，所述阈值补偿模块在所述栅极驱动信号的控制下导通，检测和自补偿所述驱动晶体管的阈值电压偏差；
在发光阶段，所述发光控制模块在所述栅极驱动信号的控制下导通，控制所述驱动晶体管生成的驱动电流流入所述发光元件，以驱动所述发光元件发光；
其中，所述阈值补偿模块和所述发光控制模块由同一栅极驱动电路输出的栅极驱动信号控制，且所述阈值补偿模块在所述栅极驱动信号为第一电平时导通，所述发光控制模块在所述栅极驱动信号为第二电平时导通；所述第一电平和所述第二电平不同。
第三方面，本发明实施例还提供了一种显示装置，包括第一方面所述的显示面板。
本发明实施例提供的显示面板，通过设置同一栅极驱动电路为阈值补偿模块和发光控制模块提供控制信号，使得无需单独为阈值补偿模块提供一个栅极驱动电路，即可减少用于为像素驱动电路提供控制信号的栅极驱动电路的总数，进而减小边框区的宽度，解决屏占比较低的问题，实现减少栅极驱动电路数量，降低成本，减小边框的效果。
附图说明
图1是现有技术提供的一种像素驱动电路的电路元件图；
图2是图1所示的像素驱动电路的驱动时序图；
图3是本发明实施例提供的一种显示面板的结构示意图；
图4是本发明实施例提供的一种像素驱动电路的结构框图；
图5是图4所示像素驱动电路的一种电路元件图；
图6是本发明实施例提供的另一种像素驱动电路的结构框图；
图7是图6所示像素驱动电路的一种电路元件图；
图8是本发明实施例提供的一种栅极驱动电路的结构框图；
图9是本发明实施例提供的又一种像素驱动电路的结构框图；
图10是图9所示的像素驱动电路的一种电路元件图；
图11是本发明实施例提供的一种驱动时序图；
图12是本发明实施例提供的再一种像素驱动电路的结构框图；
图13是图12所示的像素驱动电路的一种电路元件图；
图14是本发明实施例提供的一种像素驱动电路的结构框图；
图15是图14所示的像素驱动电路的一种电路元件图；
图16是本发明实施例提供的另一种驱动时序图；
图17是本发明实施例提供的另一种像素驱动电路的结构框图；
图18是图17所示的像素驱动电路的一种电路元件图；
图19是本发明实施例提供的又一种像素驱动电路的结构框图；
图20是图19所示的像素驱动电路的一种电路元件图；
图21是本发明实施例提供的又一种驱动时序图；
图22是本发明实施例提供的再一种像素驱动电路的结构框图；
图23是图22所示的像素驱动电路的一种电路元件图；
图24是本发明实施例提供的一种像素驱动电路的结构框图；
图25是图24所示的像素驱动电路的一种电路元件图；
图26是本发明实施例提供的再一种驱动时序图；
图27是本发明实施例提供的另一种像素驱动电路的结构框图；
图28是图27所示的像素驱动电路的一种电路元件图；
图29是图27所示的像素驱动电路的另一种电路元件图；
图30是本发明实施例提供的又一种像素驱动电路的结构框图；
图31是本发明实施例提供的再一种像素驱动电路的结构框图；
图32是图30所示的像素驱动电路的一种电路元件图；
图33是本发明实施例提供的一种驱动时序图；
图34是图31所示的像素驱动电路的一种电路元件图；
图35是本发明实施例提供的另一种驱动时序图；
图36是本发明实施例提供的一种像素驱动电路的结构框图；
图37是本发明实施例提供的另一种像素驱动电路的结构框图；
图38是图36所示的像素驱动电路的一种电路元件图；
图39是本发明实施例提供的又一种驱动时序图；
图40是图37所示的像素驱动电路的一种电路元件图；
图41是本发明实施例提供的又一种像素驱动电路的结构框图；
图42是本发明实施例提供的再一种像素驱动电路的结构框图；
图43是图41所示的像素驱动电路的一种电路元件图；
图44是图42所示的像素驱动电路的一种电路元件图；
图45是本发明实施例提供的一种显示面板的驱动方法的流程图；
图46是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1是现有技术提供的一种像素驱动电路的电路元件图。图2是图1所示的像素驱动电路的驱动时序图。参见图1，像素驱动电路包括：驱动晶体管110’、存储模块120’、数据写入模块130’、阈值补偿模块140’、第一初始化模块150’、第二初始化模块160’以及发光控制模块170’。用于为该像素驱动电路提供控制信号的栅极驱动电路包括第一栅极驱动电路、第二栅极驱动电路和第三栅极驱动电路。第一栅极驱动电路为第一初始化模块110’和阈值补偿模块140’提供控制信号，具体的，第一栅极驱动电路包括多个级联的第一栅极驱动单元，第一初始化模块150’的控制端与前一级第一栅极驱动单元输出端SN-1电连接，阈值补偿模块140’的控制端与本级第一栅极驱动单元输出端SN-2电连接；第二栅极驱动电路为第二初始化模块160’和数据写入模块130’提供控制信号，具体的，第二栅极驱动电路包括多个第二栅极驱动单元，第二初始化模块160’的控制端与前一级第二栅极驱动单元的输出端SP-1电连接，数据写入模块130’的控制端与本级第二栅极驱动单元的输出端SP-2电连接；第三栅极驱动电路为发光控制模块170’提供控制信号，具体的，第三栅极驱动电路包括多个级联的第三栅极驱动单元，发光控制模块170’的控制端与本级第三栅极驱动单元的输出端E2电连接。如此可见，包含该像素驱动电路的显示面板需要在非显示区为三个栅极驱动电路预留空间，不利于实现窄边框。
有鉴于上述问题，本领域技术人员提供了一种显示面板，包括栅极驱动电路、像素驱动电路和发光元件；像素驱动电路包括：驱动晶体管、数据写入模块、阈值补偿模块以及发光控制模块；
数据写入模块用于向驱动晶体管的控制端传输数据电压信号，使驱动晶体管根据数据信号端提供的数据电压信号产生驱动电流；
阈值补偿模块用于检测和自补偿驱动晶体管的阈值电压偏差；
发光控制模块串联于第一电源信号端和发光元件之间；
其中，阈值补偿模块中晶体管为P型晶体管，发光控制模块中的晶体管为N型晶体管，或者，阈值补偿模块中晶体管为N型晶体管，发光控制模块中的晶体管为P型晶体管；阈值补偿模块的控制端和发光控制模块的控制端与同一栅极驱动电路电连接。
以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
图3是本发明实施例提供的一种显示面板的结构示意图。图4是本发明实施例提供的一种像素驱动电路的结构框图。图5是图4所示像素驱动电路的一种电路元件图。参见图3-图5，该显示面板包括栅极驱动电路30、像素驱动电路10和发光元件20，像素驱动电路10包括：驱动晶体管110、数据写入模块130、阈值补偿模块140以及发光控制模块160。数据写入模块130用于向驱动晶体管110的控制端传输数据电压信号，使驱动晶体管110根据数据信号端提供的数据电压信号产生驱动电流；阈值补偿模块140用于检测和自补偿驱动晶体管110的阈值电压偏差；发光控制模块160串联于第一电源信号端PVDD和发光元件20之间；其中，阈值补偿模块140中晶体管为P型晶体管，发光控制模块160中的晶体管为N型晶体管，或者，阈值补偿模块140中晶体管为N型晶体管，发光控制模块160中的晶体管为P型晶体管；阈值补偿模块140的控制端(图4和图5未示出)和发光控制模块160的控制端(图4和图5未示出)与同一栅极驱动电路30电连接。
继续参见图4和图5，可选的，驱动晶体管110电连接于数据写入模块130和阈值补偿模块140之间；数据写入模块130电连接于数据线号端Vdata和驱动晶体管110的第一端之间；阈值补偿模块140的第一端与驱动晶体管110的控制端电连接于第一节点N1，阈值补偿模块140的第二端与驱动晶体管110的第二端电连接。
继续参见图4和图5，可选的，数据写入模块130的控制端(图4和图7未示出)与栅极驱动电路30电连接。
图6是本发明实施例提供的另一种像素驱动电路的结构框图。图7是图6所示像素驱动电路的一种电路元件图。参见图3、图6和图7，显示面板还包括第一初始化模块150，第一初始化模块150的控制端(图6和图7未示出)与栅极驱动电路30电连接；第一初始化模块150用于向驱动晶体管的控制端提供初始化电压信号；
继续参见图6和图7，可选的，显示面板还包括存储模块120，存储模块120电连接于第一电源信号端PVDD和驱动晶体管的控制端之间，用于在发光阶段稳定驱动晶体管的控制端的电压。
具体的，显示面板包括显示区AA和围绕显示区AA的非显示区DA，显示区AA设置有多个子像素，每个子像素包括像素驱动电路10和发光元件20，像素驱动电路10用于驱动发光元件20发光，以显示图像信息；非显示区DA用于设置栅极驱动电路30等***电路。示例性的，图8是本发明实施例提供的一种栅极驱动电路的结构框图。参见图8，栅极驱动电路30包括N个级联的栅极驱动单元310，其中，栅极驱动单元(i)表示第i级栅极驱动单元。级联的含义是，第i级栅极驱动单元的输出端OUT与第i+1级栅极驱动单元的输入端IN电连接，第一级栅极驱动单元的输入端IN与显示面板的使能信号端STV电连接，其中，N为大于等于1的正整数，i为整数，且1≤i≤N-1。每个栅极驱动单元310的输出端均可输出栅极驱动信号，该栅极驱动信号用于控制像素驱动电路10中数据写入模块130、阈值补偿模块140、第一初始化模块150以及发光控制模块160的导通与截止，进而使得像素驱动电路10驱动发光元件20发光。
具体的，在像素驱动电路10中，初始化信号端Vref用于接收初始化电压信号，第一电源信号端PVDD用于接收第一电源电压信号，数据线号端Vdata用于接收数据电压信号，数据电压信号的电压值决定了该像素驱动电路10驱动的发光元件20的亮度。示例性的，初始化电压信号、第一电源电压信号、数据电压信号均可由驱动IC提供。
具体的，第一初始化模块150的第一端与初始化信号端Vref电连接，第一初始化模块150至少在初始化阶段导通，将初始化电压信号写入第一节点N1，以使驱动晶体管110在数据写入阶段能够导通，进而使得数据电压信号能够写入第一节点N1。需要说明的是，图6和图7中仅示例性示出了第一初始化模块150的第二端与驱动晶体管110的第二端的电连接，但并非对本申请的限定，例如，在其它实施方式中第一初始化模块150的第二端还可以与第一节点N1电连接。还需要说明的是，通过合理设置第一初始化模块150的第二端在像素驱动电路10中的连接位置、以及合理设置像素驱动电路10中各模块与栅极驱动电路30中栅极驱动单元的连接方式，第一初始化模块150在某些实施方式中还可以用于向发光元件20的阳极提供初始化电压信号，该部分内容将在后文中详述，此处先不作说明。继续参见图7，可选的，第一初始化模块150包括第二晶体管M2，第二晶体管M2的第一端与初始化信号端Vref电连接，第二晶体管M2的第二端与何种器件连接将在后文中详述，第二晶体管M2的控制端与栅极驱动电路30的输出端电连接。
具体的，存储模块120可以包括一个电容C(如图7所示)，或者多个并联的电容C。存储模块120用于在数据写入阶段存储数据电压信号提供的电压，以在整个发光阶段维持第一节点N1的电压几乎不变。具体的，驱动晶体管110用于在发光阶段根据数据电压信号的大小生成相应大小的驱动电流，以使发光元件20的发光亮度与数据电压信号的大小相匹配。
具体的，在数据写入阶段，数据写入模块130在栅极驱动信号的控制下导通，将数据信号端Vdata的数据电压信号写入第一节点N1，同时，阈值补偿模块140在栅极驱动信号的控制下导通，将驱动晶体管110的阈值电压补偿至第一节点N1。继续参见图7，可选的，数据写入模块130包括第一晶体管M1，第一晶体管M1的第一端与数据信号端Vdata电连接，第一晶体管M1的第二端与驱动晶体管110的第一端电连接，第一晶体管M1的控制端与栅极驱动电路30的输出端电连接。可选的，阈值补偿模块140包括第四晶体管M4，第四晶体管M4的第一端与第一节点N1电连接，第四晶体管M4的第二端与驱动晶体管110的第二端电连接，第四晶体管M4的控制端与栅极驱动电路30的输出端电连接。
继续参见图4，可选的，发光控制模块160包括第一发光控制单元161和第二发光控制单元162；第一发光控制单元161电连接于第一电源信号端PVDD和驱动晶体管110的第一端之间；第二发光控制单元162电连接于驱动晶体管110的第二端和发光元件20之间。继续参见图7，可选的，第一发光控制单元161包括第六晶体管M6，第六晶体管M6的第一端与第一电源信号端PVDD电连接，第六晶体管M6的第二端与驱动晶体管110的第一端电连接，第六晶体管M6的栅极与栅极驱动电路30的输出端电连接；第二发光控制单元162包括第五晶体管M5，第五晶体管M5的第一端驱动晶体管110的第二端电连接，第五晶体管M5的第二端与发光元件20的阳极电连接，发光元件20的阴极与第二电源信号端PVEE电连接，第二电源信号端PVEE用于接收第二电源电压信号，示例性的，第二电源电压信号可由驱动IC提供。
具体的，像素驱动电路10的工作过程通常包括初始化阶段、数据写入阶段和发光阶段。在初始化阶段，第一初始化模块150在栅极驱动信号的控制下导通，至少将初始化电压信号写入第一节点N1以对第一节点N1进行初始化；在数据写入阶段，数据写入模块130在栅极驱动信号的控制下导通，将数据电压信号写入第一节点N1，同时，阈值补偿模块140在栅极驱动信号的控制下导通，将驱动晶体管110的阈值电压补偿至第一节点N1；在发光阶段，发光控制模块160在栅极驱动信号的控制下导通，控制驱动晶体管110生成的驱动电流流入发光元件20，以驱动发光元件20发光。具体的，各栅极驱动单元输出的栅极驱动信号如何控制相应的像素驱动电路10中的数据写入模块130、阈值补偿模块140、第一初始化模块150以及发光控制模块160，将在后文进行详细描述，因此，此处先不作说明。
可以理解的是，由于阈值补偿模块140和发光控制模块160由同一栅极驱动电路30提供栅极驱动信号，因此，相对于现有技术，显示面板中至少可以节省一个栅极驱动电路30，则本着节省成本以及缩小边框的设计理念，可选的，显示面板至多包括两个栅极驱动电路30。具体的，显示面板可以包括一个或两个栅极驱动电路30。相对于现有技术中需设置至少三个栅极驱动电路30的情况，设置至多两个栅极驱动电路30为像素驱动电路10提供控制信号，可减小非显示区DA为其预留空间的大小，进而减小边框区。
本发明实施例提供的显示面板，通过设置同一栅极驱动电路为阈值补偿模块和发光控制模块提供控制信号，使得无需单独为阈值补偿模块提供一个栅极驱动电路，即可减少用于为像素驱动电路提供控制信号的栅极驱动电路的总数，进而减小边框区的宽度，解决屏占比较低的问题，实现减少栅极驱动电路数量，降低成本，减小边框的效果。
具体的，当显示面板包括一个栅极驱动电路30或两个栅极驱动电路30时，像素驱动电路10的具体实现形式以及栅极驱动电路30与像素驱动电路10的具体连接方式有多种，下面就典型示例进行说明，但并非对本申请的限定。
图9是本发明实施例提供的又一种像素驱动电路的结构框图。参见图3和7，可选的，显示面板包括第一栅极驱动电路30A和第二栅极驱动电路30B；第一栅极驱动电路30A包括多个级联的第一栅极驱动单元，第二栅极驱动电路30B包括多个级联的第二栅极驱动单元；数据写入模块130的控制端与本级第二栅极驱动单元的输出端S2电连接；第一发光控制单元161的控制端、以及阈值补偿模块140的控制端均与本级第一栅极驱动单元的输出端E2电连接；第二发光控制单元162的控制端与本级第一栅极驱动单元的输出端E2电连接；第一初始化模块150电连接于初始化信号端Vref和驱动晶体管110的第二端之间，第一初始化模块150的控制端与前一级第二栅极驱动单元的输出端S1电连接。
具体的，对于显示面板中某一像素驱动电路10而言，与其对应的本级第一栅极驱动单元、后一级第一栅极驱动单元、前一级第二栅极驱动单元、以及本级第二栅极驱动单元与其在显示面板内的具***置有关。可选的，多个像素驱动电路10成X行成Y列排布；第一栅极驱动电路30A包括X级级联的第一栅极驱动单元；第二栅极驱动电路30B包括X+1级级联的第二栅极驱动单元。位于第j行的像素驱动电路10的本级第一栅极驱动单元为第j级第一栅极驱动单元，本级第二栅极驱动单元为第j+1级第二栅极驱动单元，前一级第二栅极驱动单元为第j级第二栅极驱动单元，其中，X和Y均为大于等于1的正整数，1≤j≤X。
图10是图9所示的像素驱动电路的一种电路元件图。图11是本发明实施例提供的一种驱动时序图。图10所示像素驱动电路10在图11所示的驱动时序下的工作过程如下：
T1阶段，即初始化阶段，前一级第二栅极驱动单元的输出端S1输出的前一级第二栅极驱动信号为低电平，第二晶体管M2导通；本级第二栅极驱动单元的输出端S2输出的本级第二栅极驱动信号为高电平，第一晶体管M1截止；本级第一栅极驱动单元的输出端E2输出的本级第一栅极驱动信号为高电平，第四晶体管M4导通，第五晶体管M5和第六晶体管M6截止。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2和第四晶体管M4写入第一节点N1，其中，初始化信号端Vref提供的初始化电压信号为低电平信号，保证下一阶段驱动晶体管110M3能够导通。
T2阶段，即数据写入阶段，前一级第二栅极驱动信号为高电平，第二晶体管M2截止；本级第二栅极驱动信号为低电平，第一晶体管M1导通；本级第一栅极驱动信号为高电平，第四晶体管M4导通，第五晶体管M5和第六晶体管M6截止。数据信号端Vdata的数据电压信号Vd依次经过第一晶体管M1、驱动晶体管110、以及第四晶体管M4写入驱动晶体管110的控制端(即第一节点N1)和电容C的第一极板(即与驱动晶体管110连接的极板)，使得驱动晶体管110的控制端的电压逐渐升高，直至驱动晶体管110的控制端的电压和该驱动晶体管110的第一端的电压差等于该驱动晶体管110的阈值电压Vth，即驱动晶体管110的控制端电压VN1＝Vd-|Vth|，其中，Vd为数据信号端Vdata提供的数据电压信号；同时，驱动晶体管110的控制端的电压会存储于电容C中。
T3阶段，即发光阶段，前一级第二栅极驱动信号为高电平，第二晶体管M2截止；本级第二栅极驱动信号为高电平，第一晶体管M1截止；本级第一栅极驱动信号为低电平，第四晶体管M4截止，第五晶体管M5和第六晶体管M6导通。第一电源信号端PVDD的电源信号电压Vpvdd通过导通的第六晶体管M6写入驱动晶体管110的第一端，此时驱动晶体管110的第一端和驱动晶体管110的控制端的电压差Vsg＝Vpvdd-Vd+|Vth|，驱动晶体管110产生驱动电流，驱动电流通过第五晶体管M5流入发光元件20，驱动发光元件20发光，该驱动电流Id为：
Figure BDA0002621556570000141
其中，μ为载流子迁移率，Cox为驱动晶体管110单位面积的沟道电容C，
Figure BDA0002621556570000142
为驱动晶体管110的宽长比。
图12是本发明实施例提供的再一种像素驱动电路的结构框图。图13是图所示的像素驱动电路的一种电路元件图。图12和图9所示的像素驱动电路10的区别在于，可选的，像素驱动电路10还包括第二初始化模块170，第二初始化模块170电连接于初始化信号端Vref和发光元件20的阳极之间，第二初始化模块170的控制端与本级第二栅极驱动单元的输出端S2电连接；第二初始化模块170用于向发光元件20的阳极提供初始化电压信号。继续参见图13，可选的，第二初始化模块170包括第三晶体管M3，第三晶体管M3的第一端与初始化信号端Vref电连接，第三晶体管M3的第二端与发光元件20的阳极电连接，第三晶体管M3的控制端与本级第二栅极驱动单元的输出端S2电连接。
图13所示像素驱动电路10在图11所示的驱动时序下的工作过程如下：
T1阶段，即初始化阶段，前一级第二栅极驱动单元的输出端S1输出的前一级第二栅极驱动信号为低电平，第二晶体管M2导通；本级第二栅极驱动单元的输出端S2输出的本级第二栅极驱动信号为高电平，第一晶体管M1和第三晶体管M3截止；本级第一栅极驱动单元的输出端E2输出的本级第一栅极驱动信号为高电平，第四晶体管M4导通，第五晶体管M5和第六晶体管M6截止。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2和第四晶体管M4写入第一节点N1。
T2阶段，即数据写入阶段，前一级第二栅极驱动信号为高电平，第二晶体管M2截止；本级第二栅极驱动信号为低电平，第一晶体管M1和第三晶体管M3导通；本级第一栅极驱动信号为高电平，第四晶体管M4导通，第五晶体管M5和第六晶体管M6截止。数据信号端Vdata的数据电压信号依次经过第一晶体管M1、驱动晶体管110、以及第四晶体管M4写入驱动晶体管110的控制端和电容C的第一极板，具体过程请见前文，此处不再赘述。同时，初始化信号端Vref的初始化电压信号通过导通的第三晶体管M3写入发光元件20的阳极，对发光元件20的阳极电位进行初始化，降低上一帧发光元件20的阳极的电压对后一帧发光元件20的阳极的电压的影响，提高显示的均一性。
T3阶段，即发光阶段，前一级第二栅极驱动信号为高电平，第二晶体管M2截止；本级第二栅极驱动信号为高电平，第一晶体管M1和第三晶体管M3截止；本级第一栅极驱动信号为低电平，第四晶体管M4截止，第五晶体管M5和第六晶体管M6导通。第一电源信号端PVDD的电源信号电压通过导通的第六晶体管M6写入驱动晶体管110的第一端，驱动晶体管110产生驱动电流，驱动电流通过第五晶体管M5流入发光元件20，驱动发光元件20发光。
图14是本发明实施例提供的一种像素驱动电路的结构框图。图14和图9所示的像素驱动电路的区别在于，可选的，第二发光控制单元162的控制端与后一级第一栅极驱动单元的输出端E3电连接，此时第一初始化模块150用于向驱动晶体管的控制端以及发光元件20的阳极提供初始化电压信号。
可选的，多个像素驱动电路10成X行成Y列排布；第一栅极驱动电路30A包括X+1级级联的第一栅极驱动单元；第二栅极驱动电路30B包括X+1级级联的第二栅极驱动单元。位于第j行的像素驱动电路10的本级第一栅极驱动单元为第j级第一栅极驱动单元，后一级第一栅极驱动单元为第j+1级第一栅极驱动单元，本级第二栅极驱动单元为第j+1级第二栅极驱动单元，前一级第二栅极驱动单元为第j级第二栅极驱动单元，其中，X和Y均为大于等于1的正整数，1≤j≤X。
图15是图14所示的像素驱动电路的一种电路元件图。图16是本发明实施例提供的另一种驱动时序图。图15所示像素驱动电路10在图16所示的驱动时序下的工作过程如下：
T1阶段，即初始化阶段，前一级第二栅极驱动单元的输出端S1输出的前一级第二栅极驱动信号为低电平，第二晶体管M2导通；本级第二栅极驱动单元的输出端S2输出的本级第二栅极驱动信号为高电平，第一晶体管M1截止；本级第一栅极驱动单元的输出端E2输出的本级第一栅极驱动信号为高电平，第四晶体管M4导通，第六晶体管M6截止；后一级第一栅极驱动单元的输出端E3输出的后一级第一栅极驱动信号为低电平，第五晶体管M5导通。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2和第四晶体管M4写入第一节点N1，同时，初始化电压信号通过导通的第二晶体管M2和第五晶体管M5写入发光元件20的阳极。
T2阶段，即数据写入阶段，前一级第二栅极驱动信号为高电平，第二晶体管M2截止；本级第二栅极驱动信号为低电平，第一晶体管M1导通；本级第一栅极驱动信号为高电平，第四晶体管M4导通，第六晶体管M6截止；后一级第一栅极驱动信号为高电平，第五晶体管M5截止。数据信号端Vdata的数据电压信号依次经过第一晶体管M1、驱动晶体管110、以及第四晶体管M4写入驱动晶体管110的控制端(即第一节点N1)，具体过程请见前文；同时，驱动晶体管110的控制端的电压会存储于电容C中。
T3阶段，前一级第二栅极驱动信号为高电平，第二晶体管M2截止；本级第二栅极驱动信号为高电平，第一晶体管M1截止；本级第一栅极驱动信号为低电平，第四晶体管M4截止，第六晶体管M6导通；后一级第一栅极驱动信号为高电平，第五晶体管M5截止。无动作。
T4阶段，即发光阶段，前一级第二栅极驱动信号为高电平，第二晶体管M2截止；本级第二栅极驱动信号为高电平，第一晶体管M1截止；本级第一栅极驱动信号为低电平，第四晶体管M4截止，第六晶体管M6导通；后一级第一栅极驱动信号为低电平，第五晶体管M5导通。第一电源信号端PVDD的电源信号通过导通的第六晶体管M6写入驱动晶体管110的第一端，驱动晶体管110产生驱动电流，驱动电流通过第五晶体管M5流入发光元件20，驱动发光元件20发光。
需要说明的是，图10、图15和图13示例性示出了第一晶体管M1、第二晶体管M2、第五晶体管M5、第六晶体管M6、驱动晶体管110为P型晶体管，第四晶体管M4为N型晶体管，图13中还示例性示出了第三晶体管M3为P型晶体管，但并非对本申请的限定，一般P型晶体管在低电平的控制下导通，在高电平信号的控制下截止；N型晶体管在高电平的控制下导通，在低电平信号的控制下截止，在一些可选实施例中，像素驱动电路10中的晶体管可均为N型晶体管，或者均为P型晶体管，部分为N型晶体管部分为P型晶体管。本发明实施例对像素驱动电路10中各晶体管的类型不做具体限定。
图17是本发明实施例提供的另一种像素驱动电路的结构框图。图18是图17所示的像素驱动电路的一种电路元件图。参见图17和图18，可选的，像素驱动电路10还包括阻断模块180，阻断模块180电连接于第一电源信号端PVDD和驱动晶体管110的第一端之间，且与第一发光控制单元161串联；阻断模块180的控制端与栅极驱动电路30的输出端电连接(图17和图18中未示出)，阻断模块180用于在数据写入阶段阻止第一电源信号端PVDD的第一电源电压信号传输至驱动晶体管110的第一端。
具体的，至少在数据写入阶段，阻断模块180在栅极驱动信号的控制下截止，阻止第一电源电压信号传输至驱动晶体管110的第一端，从而确保数据电压信号顺利写入第一节点N1；至少在发光阶段，阻断模块180在栅极驱动信号的控制下导通，第一电源电压信号通过导通的阻断模块180以及第一发光控制单元161写入驱动晶体管110的第一端，以使驱动晶体管110产生驱动电流。
继续参见图18，可选的，阻断模块180包括第七晶体管M7，第七晶体管M7的控制端与栅极驱动电路30的输出端电连接。需要说明的是，图18中仅示例性说明的第七晶体管M7的第一端与第一电源信号端PVDD电连接，第七晶体管M7的第二端与第一发光控制单元161的第一端电连接，但并非对本申请的限定，在其它实施方式中，第七晶体管M7的第一端还可以与第一发光控制单元161的第二端电连接，第七晶体管M7的第二端与驱动晶体管110的第一端电连接。还需要说明的是，图18中仅示例性示出了第一初始化模块150的第二端与第一节点N1电连接，但并非对本申请的限定，在其它实施方式中，第一初始化模块150的第二端还可以与驱动晶体管110的第二端电连接。
图19是本发明实施例提供的又一种像素驱动电路的结构框图。参见图3和图19，可选的，显示面板包括第一栅极驱动电路30A和第二栅极驱动电路30B；第一栅极驱动电路30A包括多个级联的第一栅极驱动单元，第二栅极驱动电路30B包括多个级联的第二栅极驱动单元；数据写入模块130的控制端与本级第二栅极驱动单元的输出端S2电连接；第一发光控制单元161的控制端与前一级第一栅极驱动单元的输出端E1电连接；阻断模块180、以及阈值补偿模块140的控制端均与本级第一栅极驱动单元的输出端E2电连接；第二发光控制单元162的控制端与本级第一栅极驱动单元的输出端E2电连接；第一初始化模块150电连接于初始化信号端Vref和第一节点N1之间，第一初始化模块150的控制端与前一级第一栅极驱动单元的输出端E1电连接。
可选的，多个像素驱动电路10成X行成Y列排布；第一栅极驱动电路30A包括X+1级级联的第一栅极驱动单元；第二栅极驱动电路30B包括X级级联的第二栅极驱动单元。位于第j行的像素驱动电路10的本级第一栅极驱动单元为第j+1级第一栅极驱动单元，前一级第一栅极驱动单元为第j级第一栅极驱动单元，本级第二栅极驱动单元为第j级第二栅极驱动单元，其中，X和Y均为大于等于1的正整数，1≤j≤X。
图20是图19所示的像素驱动电路的一种电路元件图。图21是本发明实施例提供的又一种驱动时序图。图20所示像素驱动电路10在图21所示的驱动时序下的工作过程如下：
T1阶段，即初始化阶段中的第一子初始化阶段，本级第二栅极驱动单元的输出端S2输出的本级第二栅极驱动信号为高电平，第一晶体管M1截止；前一级第一栅极驱动单元的输出端E1输出的前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动单元的输出端E2输出的本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止，第五晶体管M5导通。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2写入第一节点N1。
T2阶段，即初始化阶段中的第二子初始化阶段，本级第二栅极驱动信号为高电平，第一晶体管M1截止；前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动信号为高电平，第七晶体管M7截止，第四晶体管M4导通，第五晶体管M5截止。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2写入第一节点N1。
T3阶段，即数据写入阶段，本级第二栅极驱动信号为低电平，第一晶体管M1导通；前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为高电平，第七晶体管M7截止，第四晶体管M4导通，第五晶体管M5截止。数据信号端Vdata的数据电压信号依次经过第一晶体管M1、驱动晶体管110、以及第四晶体管M4写入驱动晶体管110的控制端(即第一节点N1)，具体过程请见前文；同时，驱动晶体管110的控制端的电压会存储于电容C中。
T4阶段，即发光阶段，本级第二栅极驱动信号为高电平，第一晶体管M1截止；前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止，第五晶体管M5导通。第一电源信号端PVDD的电源信号通过导通的第七晶体管M7以及第六晶体管M6写入驱动晶体管110的第一端，驱动晶体管110产生驱动电流，驱动电流通过第五晶体管M5流入发光元件20，驱动发光元件20发光。
图22是本发明实施例提供的再一种像素驱动电路的结构框图。图23是图22所示的像素驱动电路的一种电路元件图。图22和图19所示的像素驱动电路10的区别在于，可选的，像素驱动电路10还包括第二初始化模块170，第二初始化模块170电连接于初始化信号端Vref和发光元件20的阳极之间，第二初始化模块170的控制端与本级第二栅极驱动单元的输出端S2电连接；第二初始化模块170用于向发光元件20的阳极提供初始化电压信号。继续参见图23，可选的，第二初始化模块170包括第三晶体管M3，第三晶体管M3的第一端与初始化信号端Vref电连接，第三晶体管M3的第二端与发光元件20的阳极电连接，第三晶体管M3的控制端与本级第二栅极驱动单元的输出端S2电连接。
图23所示像素驱动电路10在图21所示的驱动时序下的工作过程如下：
T1阶段，即初始化阶段中的第一子初始化阶段，本级第二栅极驱动单元的输出端S2输出的本级第二栅极驱动信号为高电平，第一晶体管M1截止，第三晶体管M3截止；前一级第一栅极驱动单元的输出端E1输出的前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动单元的输出端E2输出的本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止，第五晶体管M5导通。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2写入第一节点N1。
T2阶段，即初始化阶段中的第二子初始化阶段，本级第二栅极驱动信号为高电平，第一晶体管M1截止，第三晶体管M3截止；前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动信号为高电平，第七晶体管M7截止，第四晶体管M4导通，第五晶体管M5截止。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2写入第一节点N1。
T3阶段，即数据写入阶段，本级第二栅极驱动信号为低电平，第一晶体管M1导通，第三晶体管M3导通；前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为高电平，第七晶体管M7截止，第四晶体管M4导通，第五晶体管M5截止。数据信号端Vdata的数据电压信号依次经过第一晶体管M1、驱动晶体管110、以及第四晶体管M4写入驱动晶体管110的控制端(即第一节点N1)，具体过程请见前文；驱动晶体管110的控制端的电压会存储于电容C中；同时，初始化信号端Vref的初始化电压信号通过导通的第三晶体管M3写入发光元件20的阳极。
T4阶段，即发光阶段，本级第二栅极驱动信号为高电平，第一晶体管M1截止，第三晶体管M3截止；前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止，第五晶体管M5导通。第一电源信号端PVDD的电源信号通过导通的第七晶体管M7以及第六晶体管M6写入驱动晶体管110的第一端，驱动晶体管110产生驱动电流，驱动电流通过第五晶体管M5流入发光元件20，驱动发光元件20发光。
图24是本发明实施例提供的一一种像素驱动电路的结构框图。图24和图19所示的像素驱动电路10的区别在于，可选的，第二发光控制单元162的控制端与后一级第一栅极驱动单元的输出端E3电连接，此时，第一初始化模块150用于向驱动晶体管的控制端以及发光元件20的阳极提供初始化电压信号。
可选的，多个像素驱动电路10成X行成Y列排布；第一栅极驱动电路30A包括X+2级级联的第一栅极驱动单元；第二栅极驱动电路30B包括X级级联的第二栅极驱动单元。位于第j行的像素驱动电路10的前一级第一栅极驱动单元为第j级第一栅极驱动单元，本级第一栅极驱动单元为第j+1级第一栅极驱动单元，后一级第一栅极驱动单元为第j+2级第一栅极驱动单元，本级第二栅极驱动单元为第j级第二栅极驱动单元，其中，X和Y均为大于等于1的正整数，1≤j≤X。
图25是图24所示的像素驱动电路的一种电路元件图。图26是本发明实施例提供的再一种驱动时序图。图25所示像素驱动电路10在图26所示的驱动时序下的工作过程如下：
T1阶段，即初始化阶段中的第一子初始化阶段，本级第二栅极驱动单元的输出端S2输出的本级第二栅极驱动信号为高电平，第一晶体管M1截止；前一级第一栅极驱动单元的输出端E1输出的前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动单元的输出端E2输出的本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止；后一级第一栅极驱动信号为低电平，第五晶体管M5导通。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2写入第一节点N1。
T2阶段，即初始化阶段中的第二子初始化阶段，本级第二栅极驱动信号为高电平，第一晶体管M1截止；前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动信号为高电平，第七晶体管M7截止，第四晶体管M4导通；后一级第一栅极驱动信号为低电平，第五晶体管M5导通。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2写入第一节点N1，同时，初始化电压信号通过导通的第二晶体管M2、第四晶体管M4以及第五晶体管M5写入发光元件20的阳极。
T3阶段，即数据写入阶段，本级第二栅极驱动信号为低电平，第一晶体管M1导通；前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为高电平，第七晶体管M7截止，第四晶体管M4导通；后一级第一栅极驱动信号为高电平，第五晶体管M5截止。数据信号端Vdata的数据电压信号依次经过第一晶体管M1、驱动晶体管110、以及第四晶体管M4写入驱动晶体管110的控制端(即第一节点N1)，具体过程请见前文；驱动晶体管110的控制端的电压会存储于电容C中。
T4阶段，本级第二栅极驱动信号为高电平，第一晶体管M1截止；前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止，后一级第一栅极驱动信号为高电平，第五晶体管M5截止，无动作。
T5阶段，即发光阶段，本级第二栅极驱动信号为高电平，第一晶体管M1截止；前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止，后一级第一栅极驱动信号为低电平，第五晶体管M5导通。第一电源信号端PVDD的电源信号通过导通的第七晶体管M7以及第六晶体管M6写入驱动晶体管110的第一端，驱动晶体管110产生驱动电流，驱动电流通过第五晶体管M5流入发光元件20，驱动发光元件20发光。
需要说明的是，图20、图23和图25示例性示出了第一晶体管M1、第五晶体管M5、第六晶体管M6、第七晶体管M7、驱动晶体管110为P型晶体管，第二晶体管M2、第四晶体管M4为N型晶体管，图23中还示例性示出了第三晶体管M3为P型晶体管，但并非对本申请的限定，在一些可选实施例中，像素驱动电路10中的晶体管可均为N型晶体管，或者均为P型晶体管，部分为N型晶体管部分为P型晶体管。本发明实施例对像素驱动电路10中各晶体管的类型不做具体限定。
图27是本发明实施例提供的另一种像素驱动电路的结构框图。参见图3和图27，显示面板包括第一栅极驱动电路30A和第二栅极驱动电路30B；第一栅极驱动电路30A包括多个级联的第一栅极驱动单元，第二栅极驱动电路30B包括多个级联的第二栅极驱动单元；数据写入模块130的控制端与本级第二栅极驱动单元的输出端S2电连接；第一发光控制单元161的控制端与前一级第一栅极驱动单元的输出端E1电连接；阻断模块180的控制端、以及阈值补偿模块140的控制端均与本级第一栅极驱动单元的输出端E2电连接；第二发光控制单元162的控制端与本级第一栅极驱动单元的输出端E2或后一级第一栅极驱动单元的输出端E3电连接；第一初始化模块150电连接于初始化信号端Vref和驱动晶体管110的第二端之间，第一初始化模块150的控制端与前一级第一栅极驱动单元的输出端E1电连接；第一初始化模块150用于向驱动晶体管的控制端以及发光元件20的阳极提供初始化电压信号。
可选的，多个像素驱动电路10成X行成Y列排布；当第二发光控制单元162的控制端与本级第一栅极驱动单元的输出端E2电连接时，第一栅极驱动电路30A包括X+1级级联的第一栅极驱动单元，当第二发光控制单元162的控制端与后一级第一栅极驱动单元的输出端E3电连接时，第一栅极驱动电路30A包括X+2级级联的第一栅极驱动单元；第二栅极驱动电路30B包括X级级联的第二栅极驱动单元。位于第j行的像素驱动电路10的前一级第一栅极驱动单元为第j级第一栅极驱动单元，本级第一栅极驱动单元为第j+1级第一栅极驱动单元，后一级第一栅极驱动单元为第j+2级第一栅极驱动单元，本级第二栅极驱动单元为第j级第二栅极驱动单元，其中，X和Y均为大于等于1的正整数，1≤j≤X。
图28是图27所示的像素驱动电路的一种电路元件图。图28所示像素驱动电路10在图21所示的驱动时序下的工作过程如下：
T1阶段，即初始化阶段中的第一子初始化阶段，本级第二栅极驱动单元的输出端S2输出的本级第二栅极驱动信号为高电平，第一晶体管M1截止；前一级第一栅极驱动单元的输出端E1输出的前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动单元的输出端E2输出的本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止，第五晶体管M5导通。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2和第五晶体管M5写入发光元件20的阳极。
T2阶段，即初始化阶段中的第二子初始化阶段，本级第二栅极驱动信号为高电平，第一晶体管M1截止；前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动信号为高电平，第七晶体管M7截止，第四晶体管M4导通，第五晶体管M5截止。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2和第四晶体管M4写入第一节点N1。
T3阶段，即数据写入阶段，本级第二栅极驱动信号为低电平，第一晶体管M1导通；前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为高电平，第七晶体管M7截止，第四晶体管M4导通，第五晶体管M5截止。数据信号端Vdata的数据电压信号依次经过第一晶体管M1、驱动晶体管110、以及第四晶体管M4写入驱动晶体管110的控制端(即第一节点N1)，具体过程请见前文；同时，驱动晶体管110的控制端的电压会存储于电容C中。
T4阶段，即发光阶段，本级第二栅极驱动信号为高电平，第一晶体管M1截止；前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止，第五晶体管M5导通。第一电源信号端PVDD的电源信号通过导通的第七晶体管M7以及第六晶体管M6写入驱动晶体管110的第一端，驱动晶体管110产生驱动电流，驱动电流通过第五晶体管M5流入发光元件20，驱动发光元件20发光。
图29是图27所示的像素驱动电路的另一种电路元件图。图29所示像素驱动电路10在图26所示的驱动时序下的工作过程如下：
T1阶段，即初始化阶段中的第一子初始化阶段，本级第二栅极驱动单元的输出端S2输出的本级第二栅极驱动信号为高电平，第一晶体管M1截止；前一级第一栅极驱动单元的输出端E1输出的前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动单元的输出端E2输出的本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止；后一级第一栅极驱动信号为低电平，第五晶体管M5导通。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2和第五晶体管M5写入发光元件20的阳极。
T2阶段，即初始化阶段中的第二子初始化阶段，本级第二栅极驱动信号为高电平，第一晶体管M1截止；前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动信号为高电平，第七晶体管M7截止，第四晶体管M4导通；后一级第一栅极驱动信号为低电平，第五晶体管M5导通。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2和第四晶体管M4写入第一节点N1，同时，初始化电压信号通过导通的第二晶体管M2以及第五晶体管M5写入发光元件20的阳极。
T3阶段，即数据写入阶段，本级第二栅极驱动信号为低电平，第一晶体管M1导通；前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为高电平，第七晶体管M7截止，第四晶体管M4导通；后一级第一栅极驱动信号为高电平，第五晶体管M5截止。数据信号端Vdata的数据电压信号依次经过第一晶体管M1、驱动晶体管110、以及第四晶体管M4写入驱动晶体管110的控制端(即第一节点N1)，具体过程请见前文；驱动晶体管110的控制端的电压会存储于电容C中。
T4阶段，本级第二栅极驱动信号为高电平，第一晶体管M1截止；前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止，后一级第一栅极驱动信号为高电平，第五晶体管M5截止，无动作。
T5阶段，即发光阶段，本级第二栅极驱动信号为高电平，第一晶体管M1截止；前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止，后一级第一栅极驱动信号为低电平，第五晶体管M5导通。第一电源信号端PVDD的电源信号通过导通的第七晶体管M7以及第六晶体管M6写入驱动晶体管110的第一端，驱动晶体管110产生驱动电流，驱动电流通过第五晶体管M5流入发光元件20，驱动发光元件20发光。
需要说明的是，图28和图29示例性示出了第一晶体管M1、第五晶体管M5、第六晶体管M6、第七晶体管M7、驱动晶体管110为P型晶体管，第二晶体管M2、第四晶体管M4为N型晶体管，但并非对本申请的限定，在一些可选实施例中，像素驱动电路10中的晶体管可均为N型晶体管，或者均为P型晶体管，部分为N型晶体管部分为P型晶体管。本发明实施例对像素驱动电路10中各晶体管的类型不做具体限定。
图30是本发明实施例提供的又一种像素驱动电路的结构框图。图31是本发明实施例提供的再一种像素驱动电路的结构框图。参见图30和图31，显示面板包括第一栅极驱动电路，第一栅极驱动电路包括多个级联的第一栅极驱动单元；第一发光控制单元161的控制端与前一级第一栅极驱动单元的输出端E1电连接；阻断模块180、以及数据写入模块130的控制端与本级第一栅极驱动单元的输出端E2(如图30所示)或者后一级第一栅极驱动单元的输出端E3(如图31所示)电连接；阈值补偿模块140的控制端、以及第二发光控制单元162的控制端均与本级第一栅极驱动单元的输出端E2电连接；第一初始化模块150电连接于初始化信号端Vref和驱动晶体管的控制端之间，第一初始化模块150的控制端与前一级第一栅极驱动单元的输出端E1电连接。
可选的，多个像素驱动电路10成X行成Y列排布；当阻断模块180、以及数据写入模块130的控制端与本级第一栅极驱动单元的输出端E2电连接时，第一栅极驱动电路包括X+1级级联的第一栅极驱动单元，当阻断模块180、以及数据写入模块130的控制端与后一级第一栅极驱动单元的输出端E3电连接时，第一栅极驱动电路包括X+2级级联的第一栅极驱动单元。位于第j行的像素驱动电路10的前一级第一栅极驱动单元为第j级第一栅极驱动单元，本级第一栅极驱动单元为第j+1级第一栅极驱动单元，后一级第一栅极驱动单元为第j+2级第一栅极驱动单元，其中，X和Y均为大于等于1的正整数，1≤j≤X。
图32是图30所示的像素驱动电路的一种电路元件图。图33是本发明实施例提供的一种驱动时序图。图32所示像素驱动电路在图33所示的驱动时序下的工作过程如下：
T1阶段，即初始化阶段，前一级第一栅极驱动单元输出的前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止，第一晶体管M1截止，第五晶体管M5导通。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2写入第一节点N1。
T2阶段，即数据写入阶段，前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动单元输出的第一栅极驱动信号为高电平，第七晶体管M7截止，第四晶体管M4导通，第一晶体管M1导通，第五晶体管M5截止。数据信号端Vdata的数据电压信号依次经过第一晶体管M1、驱动晶体管110、以及第四晶体管M4写入驱动晶体管110的控制端(即第一节点N1)，具体过程请见前文；同时，驱动晶体管110的控制端的电压会存储于电容C中。
T3阶段，即发光阶段，前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止，第一晶体管M1截止，第五晶体管M5导通。第一电源信号端PVDD的第一电源电压信号通过导通的第七晶体管M7以及第六晶体管M6写入驱动晶体管110的第一端，驱动晶体管110产生驱动电流，驱动电流通过第五晶体管M5流入发光元件20，驱动发光元件20发光。
图34是图31所示的像素驱动电路的一种电路元件图。图35是本发明实施例提供的另一种驱动时序图。图34所示像素驱动电路10在图35所示的驱动时序下的工作过程如下：
T1阶段，即初始化阶段中的第一子初始化阶段，前一级第一栅极驱动单元输出的前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动单元输出的本级第一栅极驱动信号为低电平，第四晶体管M4截止，第五晶体管M5导通；后一级第一栅极驱动输出的后一级第一栅极驱动信号为低电平，第一晶体管M1截止，第七晶体管M7导通。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2写入第一节点N1。
T2阶段，即初始化阶段中的第二子初始化阶段，前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动信号为高电平，第四晶体管M4导通，第五晶体管M5截止；后一级第一栅极驱动信号为低电平，第一晶体管M1截止，第七晶体管M7导通。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2写入第一节点N1。
T3阶段，即数据写入阶段，前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为高电平，第四晶体管M4导通，第五晶体管M5截止；后一级第一栅极驱动信号为高电平，第一晶体管M1导通，第七晶体管M7截止。数据信号端Vdata的数据电压信号依次经过第一晶体管M1、驱动晶体管110、以及第四晶体管M4写入驱动晶体管110的控制端(即第一节点N1)，具体过程请见前文；同时，驱动晶体管110的控制端的电压会存储于电容C中。
T4阶段，前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为低电平，第四晶体管M4截止，第五晶体管M5导通；后一级第一栅极驱动信号为高电平，第一晶体管M1导通，第七晶体管M7截止，无动作。
T5阶段，即发光阶段，前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为低电平，第四晶体管M4截止，第五晶体管M5导通；后一级第一栅极驱动信号为低电平，第一晶体管M1截止，第七晶体管M7导通。第一电源信号端PVDD的第一电源电压信号通过导通的第七晶体管M7以及第六晶体管M6写入驱动晶体管110的第一端，驱动晶体管110产生驱动电流，驱动电流通过第五晶体管M5流入发光元件20，驱动发光元件20发光。
需要说明的是，图32和图34示例性示出了第五晶体管M5、第六晶体管M6、第七晶体管M7、驱动晶体管110为P型晶体管，第一晶体管M1、第二晶体管M2、第四晶体管M4为N型晶体管，但并非对本申请的限定，在一些可选实施例中，像素驱动电路10中的晶体管可均为N型晶体管，或者均为P型晶体管，部分为N型晶体管部分为P型晶体管。本发明实施例对像素驱动电路10中各晶体管的类型不做具体限定。
图36是本发明实施例提供的一种像素驱动电路的结构框图。图37是本发明实施例提供的另一种像素驱动电路的结构框图。参见图30、图31、图36和图37，图36与图30所示像素驱动电路10的区别、以及图37与图31所示像素驱动电路10的区别均在于，可选的，显示面板还包括第二栅极驱动电路，第二栅极驱动电路包括多个级联的第二栅极驱动单元；像素驱动电路10还包括第二初始化模块170，第二初始化模块170电连接于初始化信号端Vref和发光元件20的阳极之间，第二初始化模块170的控制端与本级第二栅极驱动单元的输出端S2电连接；第二初始化模块170用于向发光元件20的阳极提供初始化电压信号。
可选的，第二栅极驱动电路包括X级级联的第二栅极驱动单元。位于第j行的像素驱动电路10的本级第二栅极驱动单元为第j级第二栅极驱动单元，其中，X和Y均为大于等于1的正整数，1≤j≤X。
图38是图36所示的像素驱动电路的一种电路元件图。图39是本发明实施例提供的又一种驱动时序图。图38所示像素驱动电路10在图39所示的驱动时序下的工作过程如下：
T1阶段，即初始化阶段，前一级第一栅极驱动单元输出的前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止，第一晶体管M1截止，第五晶体管M5导通；本级第二栅极驱动单元输出的本级第二栅极驱动信号为高电平，第三晶体管M3截止。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2写入第一节点N1。
T2阶段，即数据写入阶段，前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动单元输出的第一栅极驱动信号为高电平，第七晶体管M7截止，第四晶体管M4导通，第一晶体管M1导通，第五晶体管M5截止；本级第二栅极驱动信号为低电平，第三晶体管M3导通。数据信号端Vdata的数据电压信号依次经过第一晶体管M1、驱动晶体管110、以及第四晶体管M4写入驱动晶体管110的控制端(即第一节点N1)，具体过程请见前文；驱动晶体管110的控制端的电压会存储于电容C中；同时，初始化电压信号通过导通的第三晶体管M3写入发光元件20的阳极。
T3阶段，即发光阶段，前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止，第一晶体管M1截止，第五晶体管M5导通；本级第二栅极驱动信号为高电平，第三晶体管M3截止。第一电源信号端PVDD的第一电源电压信号通过导通的第七晶体管M7以及第六晶体管M6写入驱动晶体管110的第一端，驱动晶体管110产生驱动电流，驱动电流通过第五晶体管M5流入发光元件20，驱动发光元件20发光。
图40是图37所示的像素驱动电路的一种电路元件图。图40所示像素驱动电路10在图26所示的驱动时序下的工作过程如下：
T1阶段，即初始化阶段中的第一子初始化阶段，前一级第一栅极驱动单元输出的前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动单元输出的本级第一栅极驱动信号为低电平，第四晶体管M4截止，第五晶体管M5导通；后一级第一栅极驱动输出的后一级第一栅极驱动信号为低电平，第一晶体管M1截止，第七晶体管M7导通；本级第二栅极驱动信号为高电平，第三晶体管M3截止。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2写入第一节点N1。
T2阶段，即初始化阶段中的第二子初始化阶段，前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体截止；本级第一栅极驱动信号为高电平，第四晶体管M4导通，第五晶体管M5截止；后一级第一栅极驱动信号为低电平，第一晶体管M1截止，第七晶体管M7导通；本级第二栅极驱动信号为高电平，第三晶体管M3截止。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2写入第一节点N1。
T3阶段，即数据写入阶段，前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体导通；本级第一栅极驱动信号为高电平，第四晶体管M4导通，第五晶体管M5截止；后一级第一栅极驱动信号为高电平，第一晶体管M1导通，第七晶体管M7截止；本级第二栅极驱动信号为低电平，第三晶体管M3导通。数据信号端Vdata的数据电压信号依次经过第一晶体管M1、驱动晶体管110、以及第四晶体管M4写入驱动晶体管110的控制端(即第一节点N1)，具体过程请见前文；驱动晶体管110的控制端的电压会存储于电容C中；同时，初始化电压信号通过导通的第三晶体管M3写入发光元件20的阳极。
T4阶段，前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体导通；本级第一栅极驱动信号为低电平，第四晶体管M4截止，第五晶体管M5导通；后一级第一栅极驱动信号为高电平，第一晶体管M1导通，第七晶体管M7截止；本级第二栅极驱动信号为高电平，第三晶体管M3截止，无动作。
T5阶段，即发光阶段，前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体导通；本级第一栅极驱动信号为低电平，第四晶体管M4截止，第五晶体管M5导通；后一级第一栅极驱动信号为低电平，第一晶体管M1截止，第七晶体管M7导通；本级第二栅极驱动信号为高电平，第三晶体管M3截止。第一电源信号端PVDD的第一电源电压信号通过导通的第七晶体管M7以及第六晶体管M6写入驱动晶体管110的第一端，驱动晶体管110产生驱动电流，驱动电流通过第五晶体管M5流入发光元件20，驱动发光元件20发光。
需要说明的是，在图26所示的驱动时序下，发光元件20的阳极初始化发生在T3阶段，但并非对本申请的限定，在其它实施方式中，发光元件20的阳极初始化还可以发生在T1阶段和/或T2阶段。
需要说明的是，图38和图40示例性示出了第三晶体管M3、第五晶体管M5、第六晶体管M6、第七晶体管M7、驱动晶体管110为P型晶体管，第一晶体管M1、第二晶体管M2、第四晶体管M4为N型晶体管，但并非对本申请的限定，在一些可选实施例中，像素驱动电路10中的晶体管可均为N型晶体管，或者均为P型晶体管，部分为N型晶体管部分为P型晶体管。本发明实施例对像素驱动电路10中各晶体管的类型不做具体限定。
图41是本发明实施例提供的一种像素驱动电路的结构框图。图42是本发明实施例提供的另一种像素驱动电路的结构框图。参见参见图30、图31、图41和图42，图41与图30所示像素驱动电路10的区别、以及图42与图31所示像素驱动电路10的区别均在于，可选的，像素驱动电路10还包括第二初始化模块170，第二初始化模块170电连接于初始化信号端Vref和发光元件20的阳极之间，第二初始化模块170的控制端与本级第一栅极驱动单元的输出端E2电连接；第二初始化模块170用于向发光元件20的阳极提供初始化电压信号。
图43是图41所示的像素驱动电路的一种电路元件图。图43所示像素驱动电路10在图33所示的驱动时序下的工作过程如下：
T1阶段，即初始化阶段，前一级第一栅极驱动单元输出的前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止，第一晶体管M1截止，第五晶体管M5导通，第三晶体管M3截止。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2写入第一节点N1。
T2阶段，即数据写入阶段，前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动单元输出的第一栅极驱动信号为高电平，第七晶体管M7截止，第四晶体管M4导通，第一晶体管M1导通，第五晶体管M5截止，第三晶体管M3导通。数据信号端Vdata的数据电压信号依次经过第一晶体管M1、驱动晶体管110、以及第四晶体管M4写入驱动晶体管110的控制端(即第一节点N1)，具体过程请见前文；驱动晶体管110的控制端的电压会存储于电容C中；同时，初始化信号端Vref的初始化电压信号通过导通的第三晶体管M3写入发光元件20的阳极。
T3阶段，即发光阶段，前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为低电平，第七晶体管M7导通，第四晶体管M4截止，第一晶体管M1截止，第五晶体管M5导通，第三晶体管M3截止。第一电源信号端PVDD的第一电源电压信号通过导通的第七晶体管M7以及第六晶体管M6写入驱动晶体管110的第一端，驱动晶体管110产生驱动电流，驱动电流通过第五晶体管M5流入发光元件20，驱动发光元件20发光。
图44是图42所示的像素驱动电路的一种电路元件图。图44所示像素驱动电路10在图35所示的驱动时序下的工作过程如下：
T1阶段，即初始化阶段中的第一子初始化阶段，前一级第一栅极驱动单元输出的前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体管M6截止；本级第一栅极驱动单元输出的本级第一栅极驱动信号为低电平，第四晶体管M4截止，第五晶体管M5导通，第三晶体管M3截止；后一级第一栅极驱动输出的后一级第一栅极驱动信号为低电平，第一晶体管M1截止，第七晶体管M7导通。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2写入第一节点N1。
T2阶段，即初始化阶段中的第二子初始化阶段，前一级第一栅极驱动信号为高电平，第二晶体管M2导通，第六晶体截止；本级第一栅极驱动信号为高电平，第四晶体管M4导通，第五晶体管M5截止，第三晶体管M3导通；后一级第一栅极驱动信号为低电平，第一晶体管M1截止，第七晶体管M7导通。初始化信号端Vref的初始化电压信号通过导通的第二晶体管M2写入第一节点N1，同时，初始化电压信号通过导通的第三晶体管M3写入发光元件20的阳极。
T3阶段，即数据写入阶段，前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体导通；本级第一栅极驱动信号为高电平，第四晶体管M4导通，第五晶体管M5截止，第三晶体管M3导通；后一级第一栅极驱动信号为高电平，第一晶体管M1导通，第七晶体管M7截止。数据信号端Vdata的数据电压信号依次经过第一晶体管M1、驱动晶体管110、以及第四晶体管M4写入驱动晶体管110的控制端(即第一节点N1)，具体过程请见前文；驱动晶体管110的控制端的电压会存储于电容C中；同时，初始化电压信号通过导通的第三晶体管M3写入发光元件20的阳极。
T4阶段，前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体导通；本级第一栅极驱动信号为低电平，第四晶体管M4截止，第五晶体管M5导通，第三晶体管M3截止；后一级第一栅极驱动信号为高电平，第一晶体管M1导通，第七晶体管M7截止；无动作。
T5阶段，即发光阶段，前一级第一栅极驱动信号为低电平，第二晶体管M2截止，第六晶体管M6导通；本级第一栅极驱动信号为低电平，第四晶体管M4截止，第五晶体管M5导通，第三晶体管M3截止；后一级第一栅极驱动信号为低电平，第一晶体管M1截止，第七晶体管M7导通。第一电源信号端PVDD的第一电源电压信号通过导通的第七晶体管M7以及第六晶体管M6写入驱动晶体管110的第一端，驱动晶体管110产生驱动电流，驱动电流通过第五晶体管M5流入发光元件20，驱动发光元件20发光。
需要说明的是，图43和图44示例性示出了第五晶体管M5、第六晶体管M6、第七晶体管M7、驱动晶体管110为P型晶体管，第一晶体管M1、第二晶体管M2、第四晶体管M4、第三晶体管M3为N型晶体管，但并非对本申请的限定，一般P型晶体管在低电平的控制下导通，在高电平信号的控制下截止；N型晶体管在高电平的控制下导通，在低电平信号的控制下截止，在一些可选实施例中，像素驱动电路10中的晶体管可均为N型晶体管，或者均为P型晶体管，部分为N型晶体管部分为P型晶体管。本发明实施例对像素驱动电路10中各晶体管的类型不做具体限定。
在上述技术方案的基础上，可选的，阈值补偿模块140中的晶体管为半导体氧化物晶体管。示例性的，阈值补偿模块140中的晶体管可以为铟镓锌氧化物晶体管。可以理解的是，半导体氧化物晶体管的漏电流相对较小，有利于稳定第一节点N1的电压，进而稳定驱动晶体管110生成的驱动电流，有利于提高发光元件20发光亮度的均一性。
可选的，当第一初始化模块150的第二端与第一节点N1电连接时，第一初始化模块150中的晶体管为半导体氧化物晶体管。示例性的，第一初始化模块150中的晶体管可以为铟镓锌氧化物晶体管。如此，有利于稳定第一节点N1的电压，进而稳定驱动晶体管110生成的驱动电流，有利于提高发光元件20发光亮度的均一性。
基于同上的发明构思，本发明实施例还提供了一种显示面板的驱动方法，适用于本发明任意实施例所述的显示面板，其中，栅极驱动电路用于输出栅极驱动信号。图45是本发明实施例提供的一种显示面板的驱动方法的流程图。参见图45，该方法包括：
S110、在数据写入阶段，数据写入模块在栅极驱动信号的控制下导通，将数据电压信号写入驱动晶体管的控制端；同时，阈值补偿模块在栅极驱动信号的控制下导通，检测和自补偿驱动晶体管的阈值电压偏差。
S120、在发光阶段，发光控制模块在栅极驱动信号的控制下导通，控制驱动晶体管生成的驱动电流流入发光元件，以驱动发光元件发光。
其中，阈值补偿模块和发光控制模块由同一栅极驱动电路输出的栅极驱动信号控制，且阈值补偿模块在栅极驱动信号为第一电平时导通，发光控制模块在栅极驱动信号为第二电平时导通；第一电平和第二电平不同。
可选的，显示面板还包括第一初始化模块，第一初始化模块的控制端与栅极驱动电路电连接；第一初始化模块用于至少向驱动晶体管的控制端提供初始化电压信号；该方法还包括：
在初始化阶段，第一初始化模块在栅极驱动信号的控制下导通，至少向驱动晶体管的控制端提供初始化电压信号。
在上述技术方案的基础上，可选的，发光控制模块包括第一发光控制单元和第二发光控制单元；第一发光控制单元电连接于第一电源信号端和驱动晶体管的第一端之间；第二发光控制单元电连接于驱动晶体管的第二端和发光元件之间；显示面板包括第一栅极驱动电路和第二栅极驱动电路；第一栅极驱动电路包括多个级联的第一栅极驱动单元，第二栅极驱动电路包括多个级联的第二栅极驱动单元；数据写入模块的控制端与本级第二栅极驱动单元的输出端电连接；第一发光控制单元的控制端、以及阈值补偿模块的控制端均与本级第一栅极驱动单元的输出端电连接；第二发光控制单元的控制端与本级第一栅极驱动单元的输出端或者后一级第一栅极驱动单元的输出端电连接；第一初始化模块电连接于初始化信号端和驱动晶体管的第二端之间，第一初始化模块的控制端与前一级第二栅极驱动单元的输出端电连接；当第二发光控制单元的控制端与本级第一栅极驱动单元的输出端电连接时，第一初始化模块用于向驱动晶体管的控制端提供初始化电压信号；当第二发光控制单元的控制端与后一级第一栅极驱动单元的输出端电连接时，第一初始化模块用于向驱动晶体管的控制端以及发光元件的阳极提供初始化电压信号，如图9和图14所示。
在初始化阶段，第一初始化模块在栅极驱动信号的控制下导通，至少向驱动晶体管的控制端提供初始化电压信号包括：
在初始化阶段，第一初始化模块在前一级第二栅极驱动信号的控制下导通，同时，阈值补偿模块在本级第一栅极驱动信号的控制下导通，向驱动晶体管的控制端提供初始化电压信号；
在数据写入阶段，数据写入模块在栅极驱动信号的控制下导通，将数据电压信号写入驱动晶体管的控制端；同时，阈值补偿模块在栅极驱动信号的控制下导通，检测和自补偿驱动晶体管的阈值电压偏差包括：
在数据写入阶段，数据写入模块在本级第二栅极驱动信号的控制下导通，将数据电压信号写入驱动晶体管的控制端；同时，阈值补偿模块在本级第一栅极驱动信号的控制下导通，检测和自补偿驱动晶体管的阈值电压偏差；
在发光阶段，发光控制模块在栅极驱动信号的控制下导通，控制驱动晶体管生成的驱动电流流入发光元件包括：
在发光阶段，第一发光控制单元和第二发光控制单元在本级第一栅极驱动信号的控制下导通，控制驱动晶体管生成的驱动电流流入发光元件；或者；第一发光控制单元在本级第一栅极驱动信号的控制下导通，第二发光控制单元在后一级第一栅极驱动信号的控制下导通，控制驱动晶体管生成的驱动电流流入发光元件；
当第二发光控制单元的控制端与后一级第一栅极驱动单元的输出端时，方法还包括：在初始化阶段，第一初始化模块在前一级第一栅极驱动信号的控制下导通，第二发光控制单元在后一级第一栅极驱动信号的控制下导通，向发光元件的阳极提供初始化电压信号。
可选的，第二发光控制单元的控制端与本级第一栅极驱动单元的输出端电连接；像素驱动电路还包括第二初始化模块，第二初始化模块电连接于初始化信号端和发光元件的阳极之间，第二初始化模块的控制端与本级第二栅极驱动单元的输出端电连接，如图12所示。
该方法还包括：在数据写入阶段，第二初始化模块在本级第二栅极驱动信号的控制下导通，向发光元件的阳极提供初始化电压信号。
可选的，发光控制模块包括第一发光控制单元和第二发光控制单元；第一发光控制单元电连接于第一电源信号端和驱动晶体管的第一端之间；第二发光控制单元电连接于驱动晶体管的第二端和发光元件之间；像素驱动电路还包括阻断模块，阻断模块电连接于第一电源信号端和驱动晶体管的第一端之间，且与第一发光控制单元串联，阻断模块的控制端与栅极驱动电路的输出端电连接，如图17所示。
方法还包括：在数据写入阶段，阻断模块在栅极驱动信号的控制下截止，阻止第一电源信号端的第一电源电压信号传输至驱动晶体管的第一端。
可选的，显示面板包括第一栅极驱动电路和第二栅极驱动电路；第一栅极驱动电路包括多个级联的第一栅极驱动单元，第二栅极驱动电路包括多个级联的第二栅极驱动单元；数据写入模块的控制端与本级第二栅极驱动单元的输出端电连接；第一发光控制单元的控制端与前一级第一栅极驱动单元的输出端电连接；阻断模块、以及阈值补偿模块的控制端均与本级第一栅极驱动单元的输出端电连接；第二发光控制单元的控制端与本级第一栅极驱动单元的输出端或者后一级第一栅极驱动单元的输出端电连接；第一初始化模块电连接于初始化信号端和驱动晶体管的控制端之间，第一初始化模块的控制端与前一级第一栅极驱动单元的输出端电连接，当第二发光控制单元的控制端与本级第一栅极驱动单元的输出端电连接时，第一初始化模块用于向驱动晶体管的控制端提供初始化电压信号；当第二发光控制单元的控制端与后一级第一栅极驱动单元的输出端电连接时，第一初始化模块用于向驱动晶体管的控制端以及发光元件的阳极提供初始化电压信号，如图19和图24所示。
在初始化阶段，第一初始化模块在栅极驱动信号的控制下导通，至少向驱动晶体管的控制端提供初始化电压信号包括：
在初始化阶段，第一初始化模块在前一级第一栅极驱动信号的控制下导通，向驱动晶体管的控制端提供初始化电压信号；
在数据写入阶段，阻断模块在栅极驱动信号的控制下截止，阻止第一电源信号端的第一电源电压信号传输至驱动晶体管的第一端包括：
在数据写入阶段，阻断模块在本级第一栅极驱动信号的控制下截止，阻止第一电源信号端的第一电源电压信号传输至驱动晶体管的第一端；
在数据写入阶段，数据写入模块在栅极驱动信号的控制下导通，将数据电压信号写入驱动晶体管的控制端；同时，阈值补偿模块在栅极驱动信号的控制下导通，检测和自补偿驱动晶体管的阈值电压偏差包括：
在数据写入阶段，数据写入模块在本级第二栅极驱动信号的控制下导通，将数据电压信号写入驱动晶体管的控制端；同时，阈值补偿模块在本级第一栅极驱动信号的控制下导通，检测和自补偿驱动晶体管的阈值电压偏差；
在发光阶段，发光控制模块在栅极驱动信号的控制下导通，控制驱动晶体管生成的驱动电流流入发光元件包括：
在发光阶段，第一发光控制单元在前一级第一栅极驱动信号的控制下导通，第二发光控制单元在本级第一栅极驱动信号的控制下导通，同时，阻断模块在本级第一栅极驱动信号的控制下导通，控制驱动晶体管生成的驱动电流流入发光元件；或者；第一发光控制单元在前一级第一栅极驱动信号的控制下导通，第二发光控制单元在后一级第一栅极驱动信号的控制下导通，同时，阻断模块在本级第一栅极驱动信号的控制下导通，控制驱动晶体管生成的驱动电流流入发光元件；
当第二发光控制单元的控制端与后一级第一栅极驱动单元的输出端时，方法还包括：在初始化阶段，第一初始化模块在前一级第一栅极驱动信号的控制下导通，第二发光控制单元在后一级第一栅极驱动信号的控制下导通，向发光元件的阳极提供初始化电压信号。
可选的，第二发光控制单元的控制端与本级第一栅极驱动单元的输出端电连接；像素驱动电路还包括第二初始化模块，第二初始化模块电连接于初始化信号端和发光元件的阳极之间，第二初始化模块的控制端与本级第二栅极驱动单元的输出端电连接，如图22所示。
方法还包括：在数据写入阶段，第二初始化模块在本级第二栅极驱动信号的控制下导通，向发光元件的阳极提供初始化电压信号。
可选的，显示面板包括第一栅极驱动电路和第二栅极驱动电路；第一栅极驱动电路包括多个级联的第一栅极驱动单元，第二栅极驱动电路包括多个级联的第二栅极驱动单元；数据写入模块的控制端与本级第二栅极驱动单元的输出端电连接；第一发光控制单元的控制端与前一级第一栅极驱动单元的输出端电连接；阻断模块的控制端、以及阈值补偿模块的控制端均与本级第一栅极驱动单元的输出端电连接；第二发光控制单元的控制端与本级第一栅极驱动单元的输出端或后一级第一栅极驱动单元的输出端电连接；第一初始化模块电连接于初始化信号端和驱动晶体管的第二端之间，第一初始化模块的控制端与前一级第一栅极驱动单元的输出端电连接，第一初始化模块用于向驱动晶体管的控制端以及发光元件的阳极提供初始化电压信号，如图27所示。
在初始化阶段，第一初始化模块在栅极驱动信号的控制下导通，至少向驱动晶体管的控制端提供初始化电压信号包括：
在初始化阶段，第一初始化模块在前一级第一栅极驱动信号的控制下导通，同时，阈值补偿模块在本级第一栅极驱动信号的控制下导通，向驱动晶体管的控制端提供初始化电压信号；
在数据写入阶段，阻断模块在栅极驱动信号的控制下截止，阻止第一电源信号端的第一电源电压信号传输至驱动晶体管的第一端包括：
在数据写入阶段，阻断模块在本级第一栅极驱动信号的控制下截止，阻止第一电源信号端的第一电源电压信号传输至驱动晶体管的第一端；
在数据写入阶段，数据写入模块在栅极驱动信号的控制下导通，将数据电压信号写入驱动晶体管的控制端；同时，阈值补偿模块在栅极驱动信号的控制下导通，检测和自补偿驱动晶体管的阈值电压偏差包括：
在数据写入阶段，数据写入模块在本级第二栅极驱动信号的控制下导通，将数据电压信号写入驱动晶体管的控制端；同时，阈值补偿模块在本级第一栅极驱动信号的控制下导通，检测和自补偿驱动晶体管的阈值电压偏差；
在发光阶段，发光控制模块在栅极驱动信号的控制下导通，控制驱动晶体管生成的驱动电流流入发光元件包括：
在发光阶段，第一发光控制单元在前一级第一栅极驱动信号的控制下导通，第二发光控制单元在本级第一栅极驱动信号的控制下导通，同时，阻断模块在本级第一栅极驱动信号的控制下导通，控制驱动晶体管生成的驱动电流流入发光元件；或者；第一发光控制单元在前一级第一栅极驱动信号的控制下导通，第二发光控制单元在后一级第一栅极驱动信号的控制下导通，同时，阻断模块在本级第一栅极驱动信号的控制下导通，控制驱动晶体管生成的驱动电流流入发光元件；
当第二发光控制单元的控制端与后一级第一栅极驱动单元的输出端时，方法还包括：在初始化阶段，第一初始化模块在前一级第一栅极驱动信号的控制下导通，第二发光控制单元在后一级第一栅极驱动信号的控制下导通，向发光元件的阳极提供初始化电压信号。
可选的，显示面板包括第一栅极驱动电路，第一栅极驱动电路包括多个级联的第一栅极驱动单元；第一发光控制单元的控制端与前一级第一栅极驱动单元的输出端电连接；阻断模块、以及数据写入模块的控制端与本级第一栅极驱动单元的输出端或者后一级第一栅极驱动单元的输出端电连接；阈值补偿模块的控制端、以及第二发光控制单元的控制端均与本级第一栅极驱动单元的输出端电连接；第一初始化模块电连接于初始化信号端和驱动晶体管的控制端之间，第一初始化模块的控制端与前一级第一栅极驱动单元的输出端电连接，第一初始化模块用于向驱动晶体管的控制端提供初始化电压信号，如图30和图31所示。
在初始化阶段，第一初始化模块在栅极驱动信号的控制下导通，至少向驱动晶体管的控制端提供初始化电压信号包括：
在初始化阶段，第一初始化模块在前一级第一栅极驱动信号的控制下导通，向驱动晶体管的控制端提供初始化电压信号；
在数据写入阶段，阻断模块在栅极驱动信号的控制下截止，阻止第一电源信号端的第一电源电压信号传输至驱动晶体管的第一端，数据写入模块在栅极驱动信号的控制下导通，将数据电压信号写入驱动晶体管的控制端，同时，阈值补偿模块在栅极驱动信号的控制下导通，检测和自补偿驱动晶体管的阈值电压偏差，在发光阶段，发光控制模块在栅极驱动信号的控制下导通，控制驱动晶体管生成的驱动电流流入发光元件包括：
在数据写入阶段，阻断模块在本级第一栅极驱动信号的控制下截止，阻止第一电源信号端的第一电源电压信号传输至驱动晶体管的第一端，数据写入模块在本级第一栅极驱动信号的控制下导通，将数据电压信号写入驱动晶体管的控制端，同时，阈值补偿模块在本级第一栅极驱动信号的控制下导通，检测和自补偿驱动晶体管的阈值电压偏差，在发光阶段，第一发光控制单元在前一级第一栅极驱动信号的控制下导通，第二发光控制单元在本级第一栅极驱动信号的控制下导通，同时，阻断模块在本级第一栅极驱动信号的控制下导通，控制驱动晶体管生成的驱动电流流入发光元件；或者；
在数据写入阶段，阻断模块在后一级第一栅极驱动信号的控制下截止，阻止第一电源信号端的第一电源电压信号传输至驱动晶体管的第一端，数据写入模块在后一级第一栅极驱动信号的控制下导通，将数据电压信号写入驱动晶体管的控制端；同时，阈值补偿模块在本级第一栅极驱动信号的控制下导通，检测和自补偿驱动晶体管的阈值电压偏差；在发光阶段，第一发光控制单元在前一级第一栅极驱动信号的控制下导通，第二发光控制单元在本级第一栅极驱动信号的控制下导通，同时，阻断模块在后一级第一栅极驱动信号的控制下导通，控制驱动晶体管生成的驱动电流流入发光元件。
可选的，显示面板还包括第二栅极驱动电路，第二栅极驱动电路包括多个级联的第二栅极驱动单元；像素驱动电路还包括第二初始化模块，第二初始化模块电连接于初始化信号端和发光元件的阳极之间，第二初始化模块的控制端与本级第二栅极驱动单元的输出端电连接；
如图36所示，当阻断模块、以及数据写入模块的控制端与本级第一栅极驱动单元的输出端电连接时，方法还包括：在数据写入阶段，第二初始化模块在本级第二栅极驱动信号的控制下导通，向发光元件的阳极提供初始化电压信号；
如图37所示，当阻断模块、以及数据写入模块的控制端与后一级第一栅极驱动单元的输出端电连接时，方法还包括：在初始化阶段，第二初始化模块在本级第二栅极驱动信号的控制下导通，向发光元件的阳极提供初始化电压信号。
可选的，像素驱动电路还包括第二初始化模块，第二初始化模块电连接于初始化信号端和发光元件的阳极之间，第二初始化模块的控制端与本级第一栅极驱动单元的输出端电连接；
如图41所示，当阻断模块、以及数据写入模块的控制端与本级第一栅极驱动单元的输出端电连接时，该方法还包括：在数据写入阶段，第二初始化模块在本级第一栅极驱动信号的控制下导通，向发光元件的阳极提供初始化电压信号；
如图42所示，当阻断模块、以及数据写入模块的控制端与后一级第一栅极驱动单元的输出端电连接时，该方法还包括：在初始化阶段和数据写入阶段，第二初始化模块在本级第一栅极驱动信号的控制下导通，第二初始化模块向发光元件的阳极提供初始化电压信号。
基于同上的发明构思，本发明实施例还提供了一种显示装置，该显示装置包括本发明任意实施所述的显示面板。因此该显示装置具备本发明实施例提供的显示面板的有益效果，相同之处可参照上文理解，下文中不再赘述。
示例性的，图46是本发明实施例提供的一种显示装置的结构示意图。如图46所示，本发明实施例提供的显示装置200包括本发明实施例提供的显示面板100。显示装置200例如可以为触摸显示屏、手机、平板计算机、笔记本电脑或电视机等任何具有显示功能的电子设备。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (28)

1.一种显示面板，其特征在于，包括栅极驱动电路、像素驱动电路和发光元件；所述像素驱动电路包括：驱动晶体管、数据写入模块、阈值补偿模块以及发光控制模块；
所述数据写入模块用于向所述驱动晶体管的控制端传输数据电压信号，使所述驱动晶体管根据数据信号端提供的数据电压信号产生驱动电流；
所述阈值补偿模块用于检测和自补偿所述驱动晶体管的阈值电压偏差；
所述发光控制模块串联于第一电源信号端和所述发光元件之间；
其中，所述阈值补偿模块中晶体管为P型晶体管，所述发光控制模块中的晶体管为N型晶体管，或者，所述阈值补偿模块中晶体管为N型晶体管，所述发光控制模块中的晶体管为P型晶体管；所述阈值补偿模块的控制端和所述发光控制模块的控制端与同一栅极驱动电路电连接。
2.根据权利要求1所述的显示面板，其特征在于，所述发光控制模块包括第一发光控制单元和第二发光控制单元；
所述第一发光控制单元电连接于所述第一电源信号端和所述驱动晶体管的第一端之间；所述第二发光控制单元电连接于所述驱动晶体管的第二端和所述发光元件之间。
3.根据权利要求1所述的显示面板，其特征在于，所述显示面板至多包括两个所述栅极驱动电路。
4.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括第一初始化模块，所述第一初始化模块的控制端与所述栅极驱动电路电连接；所述第一初始化模块用于至少向所述驱动晶体管的控制端提供初始化电压信号。
5.根据权利要求2所述的显示面板，其特征在于，所述显示面板包括第一栅极驱动电路和第二栅极驱动电路；所述第一栅极驱动电路包括多个级联的第一栅极驱动单元，所述第二栅极驱动电路包括多个级联的第二栅极驱动单元；
所述数据写入模块的控制端与本级所述第二栅极驱动单元的输出端电连接；
所述第一发光控制单元的控制端、以及所述阈值补偿模块的控制端均与本级所述第一栅极驱动单元的输出端电连接；
所述第二发光控制单元的控制端与本级所述第一栅极驱动单元的输出端或者后一级所述第一栅极驱动单元的输出端电连接；
所述显示面板还包括第一初始化模块，所述第一初始化模块电连接于所述初始化信号端和所述驱动晶体管的第二端之间，所述第一初始化模块的控制端与前一级所述第二栅极驱动单元的输出端电连接；当所述第二发光控制单元的控制端与本级所述第一栅极驱动单元的输出端电连接时，所述第一初始化模块用于向所述驱动晶体管的控制端提供初始化电压信号；当所述第二发光控制单元的控制端与后一级所述第一栅极驱动单元的输出端电连接时，所述第一初始化模块用于向所述驱动晶体管的控制端以及所述发光元件的阳极提供所述初始化电压信号。
6.根据权利要求5所述的显示面板，其特征在于，所述第二发光控制单元的控制端与本级所述第一栅极驱动单元的输出端电连接；
所述像素驱动电路还包括第二初始化模块，所述第二初始化模块电连接于所述初始化信号端和所述发光元件的阳极之间，所述第二初始化模块的控制端与本级所述第二栅极驱动单元的输出端电连接；所述第二初始化模块用于向所述发光元件的阳极提供所述初始化电压信号。
7.根据权利要求2所述的显示面板，其特征在于，所述像素驱动电路还包括阻断模块，所述阻断模块电连接于所述第一电源信号端和所述驱动晶体管的第一端之间，且与所述第一发光控制单元串联，所述阻断模块的控制端与所述栅极驱动电路的输出端电连接；所述阻断模块用于在数据写入阶段阻止所述第一电源信号端的第一电源电压信号传输至所述驱动晶体管的第一端。
8.根据权利要求7所述的显示面板，其特征在于，所述显示面板包括第一栅极驱动电路和第二栅极驱动电路；所述第一栅极驱动电路包括多个级联的第一栅极驱动单元，所述第二栅极驱动电路包括多个级联的第二栅极驱动单元；
所述数据写入模块的控制端与本级所述第二栅极驱动单元的输出端电连接；
所述第一发光控制单元的控制端与前一级所述第一栅极驱动单元的输出端电连接；
所述阻断模块、以及所述阈值补偿模块的控制端均与本级所述第一栅极驱动单元的输出端电连接；
所述第二发光控制单元的控制端与本级所述第一栅极驱动单元的输出端或者后一级所述第一栅极驱动单元的输出端电连接；
所述显示面板还包括第一初始化模块，所述第一初始化模块电连接于所述初始化信号端和所述驱动晶体管的控制端之间，所述第一初始化模块的控制端与前一级所述第一栅极驱动单元的输出端电连接；当所述第二发光控制单元的控制端与本级所述第一栅极驱动单元的输出端电连接时，所述第一初始化模块用于向所述驱动晶体管的控制端提供初始化电压信号；当所述第二发光控制单元的控制端与后一级所述第一栅极驱动单元的输出端电连接时，所述第一初始化模块用于向所述驱动晶体管的控制端以及所述发光元件的阳极提供所述初始化电压信号。
9.根据权利要求8所述的显示面板，其特征在于，所述第二发光控制单元的控制端与本级所述第一栅极驱动单元的输出端电连接；
所述像素驱动电路还包括第二初始化模块，所述第二初始化模块电连接于所述初始化信号端和所述发光元件的阳极之间，所述第二初始化模块的控制端与本级所述第二栅极驱动单元的输出端电连接；所述第二初始化模块用于向所述发光元件的阳极提供所述初始化电压信号。
10.根据权利要求7所述的显示面板，其特征在于，所述显示面板包括第一栅极驱动电路和第二栅极驱动电路；所述第一栅极驱动电路包括多个级联的第一栅极驱动单元，所述第二栅极驱动电路包括多个级联的第二栅极驱动单元；
所述数据写入模块的控制端与本级所述第二栅极驱动单元的输出端电连接；
所述第一发光控制单元的控制端与前一级所述第一栅极驱动单元的输出端电连接；
所述阻断模块的控制端、以及所述阈值补偿模块的控制端均与本级所述第一栅极驱动单元的输出端电连接；
所述第二发光控制单元的控制端与本级所述第一栅极驱动单元的输出端或后一级所述第一栅极驱动单元的输出端电连接；
所述显示面板还包括第一初始化模块，所述第一初始化模块电连接于所述初始化信号端和所述驱动晶体管的第二端之间，所述第一初始化模块的控制端与前一级所述第一栅极驱动单元的输出端电连接；所述第一初始化模块用于向所述驱动晶体管的控制端以及所述发光元件的阳极提供所述初始化电压信号。
11.根据权利要求7所述的显示面板，其特征在于，所述显示面板包括第一栅极驱动电路，所述第一栅极驱动电路包括多个级联的第一栅极驱动单元；
所述第一发光控制单元的控制端与前一级所述第一栅极驱动单元的输出端电连接；
所述阻断模块、以及所述数据写入模块的控制端与本级所述第一栅极驱动单元的输出端或者后一级所述第一栅极驱动单元的输出端电连接；
所述阈值补偿模块的控制端、以及所述第二发光控制单元的控制端均与本级所述第一栅极驱动单元的输出端电连接；
所述显示面板还包括第一初始化模块，所述第一初始化模块电连接于所述初始化信号端和所述驱动晶体管的控制端之间，所述第一初始化模块的控制端与前一级所述第一栅极驱动单元的输出端电连接；所述第一初始化模块用于向所述驱动晶体管的控制端提供初始化电压信号。
12.根据权利要求11所述的显示面板，其特征在于，所述显示面板还包括第二栅极驱动电路，所述第二栅极驱动电路包括多个级联的第二栅极驱动单元；
所述像素驱动电路还包括第二初始化模块，所述第二初始化模块电连接于所述初始化信号端和所述发光元件的阳极之间，所述第二初始化模块的控制端与本级所述第二栅极驱动单元的输出端电连接；所述第二初始化模块用于向所述发光元件的阳极提供所述初始化电压信号。
13.根据权利要求11所述的显示面板，其特征在于，所述像素驱动电路还包括第二初始化模块，所述第二初始化模块电连接于所述初始化信号端和所述发光元件的阳极之间，所述第二初始化模块的控制端与本级所述第一栅极驱动单元的输出端电连接；所述第二初始化模块用于向所述发光元件的阳极提供所述初始化电压信号。
14.根据权利要求1所述的显示面板，其特征在于，所述阈值补偿模块中的晶体管为半导体氧化物晶体管。
15.根据权利要求8、9、11、12、或13所述的显示面板，其特征在于，所述第一初始化模块中的晶体管为半导体氧化物晶体管。
16.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括存储模块，所述存储模块电连接于所述第一电源信号端和所述驱动晶体管的控制端之间，用于在发光阶段稳定所述驱动晶体管的控制端的电压。
17.一种显示装置，其特征在于，包括权利要求1-16任一项所述的显示面板。
18.一种显示面板的驱动方法，其特征在于，适用于权利要求1所述的显示面板，所述栅极驱动电路用于输出栅极驱动信号，所述方法包括：
在数据写入阶段，所述数据写入模块在所述栅极驱动信号的控制下导通，将所述数据电压信号写入所述驱动晶体管的控制端；同时，所述阈值补偿模块在所述栅极驱动信号的控制下导通，检测和自补偿所述驱动晶体管的阈值电压偏差；
在发光阶段，所述发光控制模块在所述栅极驱动信号的控制下导通，控制所述驱动晶体管生成的驱动电流流入所述发光元件，以驱动所述发光元件发光；
其中，所述阈值补偿模块和所述发光控制模块由同一栅极驱动电路输出的栅极驱动信号控制，且所述阈值补偿模块在所述栅极驱动信号为第一电平时导通，所述发光控制模块在所述栅极驱动信号为第二电平时导通；所述第一电平和所述第二电平不同。
19.根据权利要求18所述的驱动方法，其特征在于，所述显示面板还包括第一初始化模块，所述第一初始化模块的控制端与所述栅极驱动电路电连接；所述第一初始化模块用于至少向所述驱动晶体管的控制端提供初始化电压信号；
所述方法还包括：
在初始化阶段，所述第一初始化模块在所述栅极驱动信号的控制下导通，至少向所述驱动晶体管的控制端提供所述初始化电压信号。
20.根据权利要求19所述的驱动方法，其特征在于，所述发光控制模块包括第一发光控制单元和第二发光控制单元；所述第一发光控制单元电连接于所述第一电源信号端和所述驱动晶体管的第一端之间；所述第二发光控制单元电连接于所述驱动晶体管的第二端和所述发光元件之间；
所述显示面板包括第一栅极驱动电路和第二栅极驱动电路；所述第一栅极驱动电路包括多个级联的第一栅极驱动单元，所述第二栅极驱动电路包括多个级联的第二栅极驱动单元；
所述数据写入模块的控制端与本级所述第二栅极驱动单元的输出端电连接；
所述第一发光控制单元的控制端、以及所述阈值补偿模块的控制端均与本级所述第一栅极驱动单元的输出端电连接；
所述第二发光控制单元的控制端与本级所述第一栅极驱动单元的输出端或者后一级所述第一栅极驱动单元的输出端电连接；
所述第一初始化模块电连接于所述初始化信号端和所述驱动晶体管的第二端之间，所述第一初始化模块的控制端与前一级所述第二栅极驱动单元的输出端电连接；当所述第二发光控制单元的控制端与本级所述第一栅极驱动单元的输出端电连接时，所述第一初始化模块用于向所述驱动晶体管的控制端提供所述初始化电压信号；当所述第二发光控制单元的控制端与后一级所述第一栅极驱动单元的输出端电连接时，所述第一初始化模块用于向所述驱动晶体管的控制端以及所述发光元件的阳极提供所述初始化电压信号；
所述在初始化阶段，所述第一初始化模块在所述栅极驱动信号的控制下导通，至少向所述驱动晶体管的控制端提供所述初始化电压信号包括：
在所述初始化阶段，所述第一初始化模块在前一级所述第二栅极驱动信号的控制下导通，同时，所述阈值补偿模块在本级所述第一栅极驱动信号的控制下导通，向所述驱动晶体管的控制端提供所述初始化电压信号；
所述在数据写入阶段，所述数据写入模块在所述栅极驱动信号的控制下导通，将所述数据电压信号写入所述驱动晶体管的控制端；同时，所述阈值补偿模块在所述栅极驱动信号的控制下导通，驱动晶体管的控制端检测和自补偿所述驱动晶体管的阈值电压偏差包括：
在所述数据写入阶段，所述数据写入模块在本级所述第二栅极驱动信号的控制下导通，将所述数据电压信号写入所述驱动晶体管的控制端；同时，所述阈值补偿模块在本级所述第一栅极驱动信号的控制下导通，驱动晶体管的控制端检测和自补偿所述驱动晶体管的阈值电压偏差；
所述在发光阶段，所述发光控制模块在所述栅极驱动信号的控制下导通，控制所述驱动晶体管生成的驱动电流流入所述发光元件包括：
在所述发光阶段，所述第一发光控制单元和所述第二发光控制单元在本级所述第一栅极驱动信号的控制下导通，控制所述驱动晶体管生成的驱动电流流入所述发光元件；或者；所述第一发光控制单元在本级所述第一栅极驱动信号的控制下导通，所述第二发光控制单元在后一级所述第一栅极驱动信号的控制下导通，控制所述驱动晶体管生成的驱动电流流入所述发光元件；
当所述第二发光控制单元的控制端与后一级所述第一栅极驱动单元的输出端时，所述方法还包括：在所述初始化阶段，所述第一初始化模块在前一级所述第一栅极驱动信号的控制下导通，所述第二发光控制单元在后一级所述第一栅极驱动信号的控制下导通，向所述发光元件的阳极提供所述初始化电压信号。
21.根据权利要求20所述的驱动方法，其特征在于，所述第二发光控制单元的控制端与本级所述第一栅极驱动单元的输出端电连接；
所述像素驱动电路还包括第二初始化模块，所述第二初始化模块电连接于所述初始化信号端和所述发光元件的阳极之间，所述第二初始化模块的控制端与本级所述第二栅极驱动单元的输出端电连接；
所述方法还包括：在所述数据写入阶段，所述第二初始化模块在本级所述第二栅极驱动信号的控制下导通，向所述发光元件的阳极提供所述初始化电压信号。
22.根据权利要求19所述的驱动方法，其特征在于，所述发光控制模块包括第一发光控制单元和第二发光控制单元；所述第一发光控制单元电连接于所述第一电源信号端和所述驱动晶体管的第一端之间；所述第二发光控制单元电连接于所述驱动晶体管的第二端和所述发光元件之间；
所述像素驱动电路还包括阻断模块，所述阻断模块电连接于所述第一电源信号端和所述驱动晶体管的第一端之间，且与所述第一发光控制单元串联，所述阻断模块的控制端与所述栅极驱动电路的输出端电连接；
所述方法还包括：在所述数据写入阶段，所述阻断模块在所述栅极驱动信号的控制下截止，阻止所述第一电源信号端的第一电源电压信号传输至所述驱动晶体管的第一端。
23.根据权利要求22所述的驱动方法，其特征在于，
所述显示面板包括第一栅极驱动电路和第二栅极驱动电路；所述第一栅极驱动电路包括多个级联的第一栅极驱动单元，所述第二栅极驱动电路包括多个级联的第二栅极驱动单元；
所述数据写入模块的控制端与本级所述第二栅极驱动单元的输出端电连接；
所述第一发光控制单元的控制端与前一级所述第一栅极驱动单元的输出端电连接；
所述阻断模块、以及所述阈值补偿模块的控制端均与本级所述第一栅极驱动单元的输出端电连接；
所述第二发光控制单元的控制端与本级所述第一栅极驱动单元的输出端或者后一级所述第一栅极驱动单元的输出端电连接；
所述第一初始化模块电连接于所述初始化信号端和所述驱动晶体管的控制端之间，所述第一初始化模块的控制端与前一级所述第一栅极驱动单元的输出端电连接；当所述第二发光控制单元的控制端与本级所述第一栅极驱动单元的输出端电连接时，所述第一初始化模块用于向所述驱动晶体管的控制端提供初始化电压信号；当所述第二发光控制单元的控制端与后一级所述第一栅极驱动单元的输出端电连接时，所述第一初始化模块用于向所述驱动晶体管的控制端以及所述发光元件的阳极提供所述初始化电压信号；
所述在初始化阶段，所述第一初始化模块在所述栅极驱动信号的控制下导通，至少向所述驱动晶体管的控制端提供所述初始化电压信号包括：
在所述初始化阶段，所述第一初始化模块在前一级所述第一栅极驱动信号的控制下导通，向所述驱动晶体管的控制端提供所述初始化电压信号；
所述在所述数据写入阶段，所述阻断模块在所述栅极驱动信号的控制下截止，阻止所述第一电源信号端的第一电源电压信号传输至所述驱动晶体管的第一端包括：
在所述数据写入阶段，所述阻断模块在本级所述第一栅极驱动信号的控制下截止，阻止所述第一电源信号端的第一电源电压信号传输至所述驱动晶体管的第一端；
所述在数据写入阶段，所述数据写入模块在所述栅极驱动信号的控制下导通，将所述数据电压信号写入所述驱动晶体管的控制端；同时，所述阈值补偿模块在所述栅极驱动信号的控制下导通，驱动晶体管的控制端检测和自补偿所述驱动晶体管的阈值电压偏差包括：
在所述数据写入阶段，所述数据写入模块在本级所述第二栅极驱动信号的控制下导通，将所述数据电压信号写入所述驱动晶体管的控制端；同时，所述阈值补偿模块在本级所述第一栅极驱动信号的控制下导通，驱动晶体管的控制端检测和自补偿所述驱动晶体管的阈值电压偏差；
所述在发光阶段，所述发光控制模块在所述栅极驱动信号的控制下导通，控制所述驱动晶体管生成的驱动电流流入所述发光元件包括：
在所述发光阶段，所述第一发光控制单元在前一级所述第一栅极驱动信号的控制下导通，所述第二发光控制单元在本级所述第一栅极驱动信号的控制下导通，同时，所述阻断模块在本级所述第一栅极驱动信号的控制下导通，控制所述驱动晶体管生成的驱动电流流入所述发光元件；或者；所述第一发光控制单元在前一级所述第一栅极驱动信号的控制下导通，所述第二发光控制单元在后一级所述第一栅极驱动信号的控制下导通，同时，所述阻断模块在本级所述第一栅极驱动信号的控制下导通，控制所述驱动晶体管生成的驱动电流流入所述发光元件；
当所述第二发光控制单元的控制端与后一级所述第一栅极驱动单元的输出端时，所述方法还包括：在所述初始化阶段，所述第一初始化模块在前一级所述第一栅极驱动信号的控制下导通，所述第二发光控制单元在后一级所述第一栅极驱动信号的控制下导通，向所述发光元件的阳极提供所述初始化电压信号。
24.根据权利要求23所述的驱动方法，其特征在于，所述第二发光控制单元的控制端与本级所述第一栅极驱动单元的输出端电连接；
所述像素驱动电路还包括第二初始化模块，所述第二初始化模块电连接于所述初始化信号端和所述发光元件的阳极之间，所述第二初始化模块的控制端与本级所述第二栅极驱动单元的输出端电连接；
所述方法还包括：在所述数据写入阶段，所述第二初始化模块在本级所述第二栅极驱动信号的控制下导通，向所述发光元件的阳极提供所述初始化电压信号。
25.根据权利要求22所述的驱动方法，其特征在于，
所述显示面板包括第一栅极驱动电路和第二栅极驱动电路；所述第一栅极驱动电路包括多个级联的第一栅极驱动单元，所述第二栅极驱动电路包括多个级联的第二栅极驱动单元；
所述数据写入模块的控制端与本级所述第二栅极驱动单元的输出端电连接；
所述第一发光控制单元的控制端与前一级所述第一栅极驱动单元的输出端电连接；
所述阻断模块的控制端、以及所述阈值补偿模块的控制端均与本级所述第一栅极驱动单元的输出端电连接；所述第一初始化模块用于向所述驱动晶体管的控制端以及所述发光元件的阳极提供所述初始化电压信号；
所述第二发光控制单元的控制端与本级所述第一栅极驱动单元的输出端或后一级所述第一栅极驱动单元的输出端电连接；
所述第一初始化模块电连接于所述初始化信号端和所述驱动晶体管的第二端之间，所述第一初始化模块的控制端与前一级所述第一栅极驱动单元的输出端电连接；所述第一初始化模块用于向所述驱动晶体管的控制端以及所述发光元件的阳极提供所述初始化电压信号；
所述在初始化阶段，所述第一初始化模块在所述栅极驱动信号的控制下导通，至少向所述驱动晶体管的控制端提供所述初始化电压信号包括：
在所述初始化阶段，所述第一初始化模块在前一级所述第一栅极驱动信号的控制下导通，同时，所述阈值补偿模块在本级所述第一栅极驱动信号的控制下导通，向所述驱动晶体管的控制端提供所述初始化电压信号；
所述在所述数据写入阶段，所述阻断模块在所述栅极驱动信号的控制下截止，阻止所述第一电源信号端的第一电源电压信号传输至所述驱动晶体管的第一端包括：
在所述数据写入阶段，所述阻断模块在本级所述第一栅极驱动信号的控制下截止，阻止所述第一电源信号端的第一电源电压信号传输至所述驱动晶体管的第一端；
所述在数据写入阶段，所述数据写入模块在所述栅极驱动信号的控制下导通，将所述数据电压信号写入所述驱动晶体管的控制端；同时，所述阈值补偿模块在所述栅极驱动信号的控制下导通，驱动晶体管的控制端检测和自补偿所述驱动晶体管的阈值电压偏差包括：
在所述数据写入阶段，所述数据写入模块在本级所述第二栅极驱动信号的控制下导通，将所述数据电压信号写入所述驱动晶体管的控制端；同时，所述阈值补偿模块在本级所述第一栅极驱动信号的控制下导通，驱动晶体管的控制端检测和自补偿所述驱动晶体管的阈值电压偏差；
所述在发光阶段，所述发光控制模块在所述栅极驱动信号的控制下导通，控制所述驱动晶体管生成的驱动电流流入所述发光元件包括：
在所述发光阶段，所述第一发光控制单元在前一级所述第一栅极驱动信号的控制下导通，所述第二发光控制单元在本级所述第一栅极驱动信号的控制下导通，同时，所述阻断模块在本级所述第一栅极驱动信号的控制下导通，控制所述驱动晶体管生成的驱动电流流入所述发光元件；或者；所述第一发光控制单元在前一级所述第一栅极驱动信号的控制下导通，所述第二发光控制单元在后一级所述第一栅极驱动信号的控制下导通，同时，所述阻断模块在本级所述第一栅极驱动信号的控制下导通，控制所述驱动晶体管生成的驱动电流流入所述发光元件；
当所述第二发光控制单元的控制端与后一级所述第一栅极驱动单元的输出端时，所述方法还包括：在所述初始化阶段，所述第一初始化模块在前一级所述第一栅极驱动信号的控制下导通，所述第二发光控制单元在后一级所述第一栅极驱动信号的控制下导通，向所述发光元件的阳极提供所述初始化电压信号。
26.根据权利要求22所述的驱动方法，其特征在于，
所述显示面板包括第一栅极驱动电路，所述第一栅极驱动电路包括多个级联的第一栅极驱动单元；
所述第一发光控制单元的控制端与前一级所述第一栅极驱动单元的输出端电连接；
所述阻断模块、以及所述数据写入模块的控制端与本级所述第一栅极驱动单元的输出端或者后一级所述第一栅极驱动单元的输出端电连接；
所述阈值补偿模块的控制端、以及所述第二发光控制单元的控制端均与本级所述第一栅极驱动单元的输出端电连接；
所述第一初始化模块电连接于所述初始化信号端和所述驱动晶体管的控制端之间，所述第一初始化模块的控制端与前一级所述第一栅极驱动单元的输出端电连接；所述第一初始化模块用于向所述驱动晶体管的控制端提供初始化电压信号；
所述在初始化阶段，所述第一初始化模块在所述栅极驱动信号的控制下导通，至少向所述驱动晶体管的控制端提供所述初始化电压信号包括：
在所述初始化阶段，所述第一初始化模块在前一级所述第一栅极驱动信号的控制下导通，向所述驱动晶体管的控制端提供所述初始化电压信号；
所述在所述数据写入阶段，所述阻断模块在所述栅极驱动信号的控制下截止，阻止所述第一电源信号端的第一电源电压信号传输至所述驱动晶体管的第一端，所述数据写入模块在所述栅极驱动信号的控制下导通，将所述数据电压信号写入所述驱动晶体管的控制端，同时，所述阈值补偿模块在所述栅极驱动信号的控制下导通，驱动晶体管的控制端检测和自补偿所述驱动晶体管的阈值电压偏差，在发光阶段，所述发光控制模块在所述栅极驱动信号的控制下导通，控制所述驱动晶体管生成的驱动电流流入所述发光元件包括：
在所述数据写入阶段，所述阻断模块在本级所述第一栅极驱动信号的控制下截止，阻止所述第一电源信号端的第一电源电压信号传输至所述驱动晶体管的第一端，所述数据写入模块在本级所述第一栅极驱动信号的控制下导通，将所述数据电压信号写入所述驱动晶体管的控制端，同时，所述阈值补偿模块在本级所述第一栅极驱动信号的控制下导通，驱动晶体管的控制端检测和自补偿所述驱动晶体管的阈值电压偏差，在所述发光阶段，所述第一发光控制单元在前一级所述第一栅极驱动信号的控制下导通，所述第二发光控制单元在本级所述第一栅极驱动信号的控制下导通，同时，所述阻断模块在本级所述第一栅极驱动信号的控制下导通，控制所述驱动晶体管生成的驱动电流流入所述发光元件；或者；
在所述数据写入阶段，所述阻断模块在后一级所述第一栅极驱动信号的控制下截止，阻止所述第一电源信号端的第一电源电压信号传输至所述驱动晶体管的第一端，所述数据写入模块在后一级所述第一栅极驱动信号的控制下导通，将所述数据电压信号写入所述驱动晶体管的控制端；同时，所述阈值补偿模块在本级所述第一栅极驱动信号的控制下导通，驱动晶体管的控制端检测和自补偿所述驱动晶体管的阈值电压偏差；在所述发光阶段，所述第一发光控制单元在前一级所述第一栅极驱动信号的控制下导通，所述第二发光控制单元在本级所述第一栅极驱动信号的控制下导通，同时，所述阻断模块在后一级所述第一栅极驱动信号的控制下导通，控制所述驱动晶体管生成的驱动电流流入所述发光元件。
27.根据权利要求26所述的驱动方法，其特征在于，所述显示面板还包括第二栅极驱动电路，所述第二栅极驱动电路包括多个级联的第二栅极驱动单元；
所述像素驱动电路还包括第二初始化模块，所述第二初始化模块电连接于所述初始化信号端和所述发光元件的阳极之间，所述第二初始化模块的控制端与本级所述第二栅极驱动单元的输出端电连接；
当所述阻断模块、以及所述数据写入模块的控制端与本级所述第一栅极驱动单元的输出端电连接时，所述方法还包括：在所述数据写入阶段，所述第二初始化模块在本级所述第二栅极驱动信号的控制下导通，向所述发光元件的阳极提供所述初始化电压信号；
当所述阻断模块、以及所述数据写入模块的控制端与后一级所述第一栅极驱动单元的输出端电连接时，所述方法还包括：在所述初始化阶段，所述第二初始化模块在本级所述第二栅极驱动信号的控制下导通，向所述发光元件的阳极提供所述初始化电压信号。
28.根据权利要求26所述的驱动方法，其特征在于，所述像素驱动电路还包括第二初始化模块，所述第二初始化模块电连接于所述初始化信号端和所述发光元件的阳极之间，所述第二初始化模块的控制端与本级所述第一栅极驱动单元的输出端电连接；
当所述阻断模块、以及所述数据写入模块的控制端与本级所述第一栅极驱动单元的输出端电连接时，所述方法还包括：在所述数据写入阶段，所述第二初始化模块在本级所述第一栅极驱动信号的控制下导通，向所述发光元件的阳极提供所述初始化电压信号；
当所述阻断模块、以及所述数据写入模块的控制端与后一级所述第一栅极驱动单元的输出端电连接时，所述方法还包括：在所述初始化阶段和所述数据写入阶段，所述第二初始化模块在本级所述第一栅极驱动信号的控制下导通，所述第二初始化模块向所述发光元件的阳极提供所述初始化电压信号。
CN202010784841.1A 2020-08-06 2020-08-06 一种显示面板、驱动方法及显示装置 Active CN111739471B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010784841.1A CN111739471B (zh) 2020-08-06 2020-08-06 一种显示面板、驱动方法及显示装置
US17/103,329 US20210082339A1 (en) 2020-08-06 2020-11-24 Display panel, driving method and display device
US18/095,702 US11908394B2 (en) 2020-08-06 2023-01-11 Display panel with narrow frame width, driving method of display panel with narrow frame width and display device with narrow frame width
US18/202,528 US20230298513A1 (en) 2020-08-06 2023-05-26 Display panel, driving method and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010784841.1A CN111739471B (zh) 2020-08-06 2020-08-06 一种显示面板、驱动方法及显示装置

Publications (2)

Publication Number Publication Date
CN111739471A true CN111739471A (zh) 2020-10-02
CN111739471B CN111739471B (zh) 2022-02-22

Family

ID=72658181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010784841.1A Active CN111739471B (zh) 2020-08-06 2020-08-06 一种显示面板、驱动方法及显示装置

Country Status (2)

Country Link
US (3) US20210082339A1 (zh)
CN (1) CN111739471B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112102785A (zh) * 2020-10-15 2020-12-18 厦门天马微电子有限公司 像素电路、显示面板及其驱动方法和显示装置
CN114446248A (zh) * 2020-10-30 2022-05-06 华为技术有限公司 一种栅极驱动电路、显示面板及显示装置
WO2022170567A1 (zh) * 2021-02-10 2022-08-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN116631355A (zh) * 2023-06-12 2023-08-22 惠科股份有限公司 显示面板的驱动电路及其驱动方法、显示面板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210099706A (ko) * 2020-02-04 2021-08-13 삼성디스플레이 주식회사 화소 및 표시장치
KR20210134163A (ko) * 2020-04-29 2021-11-09 삼성디스플레이 주식회사 표시 장치
US11450275B2 (en) * 2020-10-15 2022-09-20 Xiamen Tianma Micro-Electronics Co., Ltd. Pixel driving circuit, display panel and driving method
WO2022241770A1 (zh) * 2021-05-21 2022-11-24 京东方科技集团股份有限公司 显示基板以及显示装置
CN116469340A (zh) * 2023-04-25 2023-07-21 上海天马微电子有限公司 像素电路、显示面板和显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080211796A1 (en) * 2007-03-02 2008-09-04 Yangwan Kim Organic light emitting display
CN101329836A (zh) * 2007-06-21 2008-12-24 三星Sdi株式会社 有机发光二极管显示装置
US20130141316A1 (en) * 2011-12-05 2013-06-06 Lg Display Co., Ltd. Organic light emitting diode display device and method of driving the same
CN104157236A (zh) * 2014-07-16 2014-11-19 京东方科技集团股份有限公司 一种移位寄存器及栅极驱动电路
CN107342044A (zh) * 2017-08-15 2017-11-10 上海天马有机发光显示技术有限公司 像素电路、显示面板和像素电路的驱动方法
CN107358917A (zh) * 2017-08-21 2017-11-17 上海天马微电子有限公司 一种像素电路、其驱动方法、显示面板及显示装置
CN108154840A (zh) * 2018-01-19 2018-06-12 昆山国显光电有限公司 一种像素电路及其驱动方法、显示装置
CN109243369A (zh) * 2018-09-28 2019-01-18 昆山国显光电有限公司 显示面板、像素电路的驱动方法及显示装置
CN111276096A (zh) * 2020-03-26 2020-06-12 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
CN111341256A (zh) * 2018-12-19 2020-06-26 三星显示有限公司 驱动控制器及具有其的显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
KR100560479B1 (ko) * 2004-03-10 2006-03-13 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
CN107452331B (zh) * 2017-08-25 2023-12-05 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN107610652B (zh) * 2017-09-28 2019-11-19 京东方科技集团股份有限公司 像素电路、其驱动方法、显示面板及显示装置
CN110264946A (zh) * 2019-05-21 2019-09-20 合肥维信诺科技有限公司 一种像素电路和显示装置
CN110322842B (zh) 2019-05-21 2021-07-02 合肥维信诺科技有限公司 一种像素驱动电路及显示装置
CN110223636B (zh) * 2019-06-17 2021-01-15 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
KR20210056758A (ko) * 2019-11-11 2021-05-20 엘지디스플레이 주식회사 에미션 구동 회로를 포함한 전계발광 표시패널
EP4152396A4 (en) * 2020-05-11 2023-07-19 BOE Technology Group Co., Ltd. DISPLAY PANEL AND DISPLAY DEVICE
CN111724745B (zh) * 2020-07-15 2023-11-28 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080211796A1 (en) * 2007-03-02 2008-09-04 Yangwan Kim Organic light emitting display
CN101329836A (zh) * 2007-06-21 2008-12-24 三星Sdi株式会社 有机发光二极管显示装置
US20130141316A1 (en) * 2011-12-05 2013-06-06 Lg Display Co., Ltd. Organic light emitting diode display device and method of driving the same
CN104157236A (zh) * 2014-07-16 2014-11-19 京东方科技集团股份有限公司 一种移位寄存器及栅极驱动电路
CN107342044A (zh) * 2017-08-15 2017-11-10 上海天马有机发光显示技术有限公司 像素电路、显示面板和像素电路的驱动方法
CN107358917A (zh) * 2017-08-21 2017-11-17 上海天马微电子有限公司 一种像素电路、其驱动方法、显示面板及显示装置
CN108154840A (zh) * 2018-01-19 2018-06-12 昆山国显光电有限公司 一种像素电路及其驱动方法、显示装置
CN109243369A (zh) * 2018-09-28 2019-01-18 昆山国显光电有限公司 显示面板、像素电路的驱动方法及显示装置
CN111341256A (zh) * 2018-12-19 2020-06-26 三星显示有限公司 驱动控制器及具有其的显示装置
CN111276096A (zh) * 2020-03-26 2020-06-12 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112102785A (zh) * 2020-10-15 2020-12-18 厦门天马微电子有限公司 像素电路、显示面板及其驱动方法和显示装置
CN112102785B (zh) * 2020-10-15 2024-04-16 厦门天马微电子有限公司 像素电路、显示面板及其驱动方法和显示装置
CN114446248A (zh) * 2020-10-30 2022-05-06 华为技术有限公司 一种栅极驱动电路、显示面板及显示装置
WO2022170567A1 (zh) * 2021-02-10 2022-08-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
GB2609149A (en) * 2021-02-10 2023-01-25 Boe Technology Group Co Ltd Pixel circuit and driving method therefor, and display device
US11810506B2 (en) 2021-02-10 2023-11-07 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit, driving method for same, and display apparatus
CN116631355A (zh) * 2023-06-12 2023-08-22 惠科股份有限公司 显示面板的驱动电路及其驱动方法、显示面板
CN116631355B (zh) * 2023-06-12 2024-05-17 惠科股份有限公司 显示面板的驱动电路及其驱动方法、显示面板

Also Published As

Publication number Publication date
US11908394B2 (en) 2024-02-20
CN111739471B (zh) 2022-02-22
US20230298513A1 (en) 2023-09-21
US20210082339A1 (en) 2021-03-18
US20230154393A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
CN111739471B (zh) 一种显示面板、驱动方法及显示装置
CN110660360B (zh) 像素电路及其驱动方法、显示面板
US11688351B2 (en) Shift register unit and driving method, gate driving circuit, and display device
US10373566B2 (en) Organic light emitting diode display device and display system including the same
CN110473496B (zh) 像素电路及其驱动方法、显示基板、显示装置
CN109801592B (zh) 像素电路及其驱动方法、显示基板
CN108573734B (zh) 一种移位寄存器及其驱动方法、扫描驱动电路和显示装置
CN106297663B (zh) 一种像素电路、其驱动方法及相关装置
US11893937B2 (en) Pixel circuit, driving method thereof, array substrate, display panel, and display device
CN110010076B (zh) 像素电路及其驱动方法、显示基板、显示装置
CN109243368B (zh) 像素电路及其驱动方法、阵列基板
CN113643661A (zh) 一种显示面板及显示装置
CN114283739A (zh) 像素电路及其驱动方法、显示装置
US11699401B2 (en) Light emission control circuit, display panel and display device
CN112435624B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN112863436B (zh) 一种像素电路、驱动方法、电致发光显示面板及显示装置
CN104700781B (zh) 像素电路及其驱动方法、显示装置
CN117012125B (zh) 移位寄存器、栅极驱动电路、显示面板及电子设备
US11837160B2 (en) Display panel and driving method thereof, array substrate, display panel, and display device
CN217386638U (zh) 像素电路、显示面板和电子设备
CN117012126A (zh) 移位寄存器、栅极驱动电路、显示面板及电子设备
CN115602236A (zh) 移位寄存器单元及其驱动方法、复位驱动电路、显示装置
CN116312707A (zh) 移位寄存器单元及其驱动方法、面板驱动电路、显示装置
CN113763880A (zh) 像素电路、像素电路的驱动方法及显示装置
CN114863877A (zh) 像素电路、像素电路的控制方法和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211104

Address after: No.8, liufangyuan Henglu, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Applicant after: WUHAN TIANMA MICROELECTRONICS Co.,Ltd.

Applicant after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch

Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 200120

Applicant before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

GR01 Patent grant
GR01 Patent grant