CN111736759A - 安全数据移除 - Google Patents

安全数据移除 Download PDF

Info

Publication number
CN111736759A
CN111736759A CN202010219372.9A CN202010219372A CN111736759A CN 111736759 A CN111736759 A CN 111736759A CN 202010219372 A CN202010219372 A CN 202010219372A CN 111736759 A CN111736759 A CN 111736759A
Authority
CN
China
Prior art keywords
level
memory cells
pages
subset
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010219372.9A
Other languages
English (en)
Other versions
CN111736759B (zh
Inventor
G·卡列洛
F·罗里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111736759A publication Critical patent/CN111736759A/zh
Application granted granted Critical
Publication of CN111736759B publication Critical patent/CN111736759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及安全数据移除。公开设备和方法，包含：接收选择性地重写存储在存储***的多层级存储器单元群组的第一子集的第一页上的第一数据的指示；从所述第一子集确定存储器单元的第二子集，第二子集响应于从第一层级到第二层级的编程将更改所述第一页上的所述第一数据的读取输出，且维持剩余页的读取输出；以及将存储器单元的所述第二子集从所述第一层级编程到所述第二层级以安全地移除存储在所述第一页上的所述第一数据，同时维持所述剩余页上的数据。

Description

安全数据移除
技术领域
本公开涉及安全数据移除。
背景技术
存储器装置是为主机***(例如，计算机或其它电子装置)提供数据的电子存储的半导体电路。存储器装置可以是易失性或非易失性的。易失性存储器需要功率来维护数据，并且包含例如随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)之类的装置。非易失性存储器可以在未供电时保留所存储数据，并且包含例如快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器之类的装置，电阻可变存储器例如是相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM)或磁阻随机存取存储器(MRAM)等。
主机***通常包含主机处理器、支持主机处理器的第一数量的主存储器(例如，通常为易失性存储器，例如DRAM)，以及一或多个存储***(例如，通常为非易失性存储器，例如快闪存储器)，所述一或多个存储***作为主存储器的补充或与主存储器分离而提供用以保持数据的额外存储装置。
例如固态驱动器(SSD)等存储***可以包含存储器控制器和一或多个存储器装置，包含若干(例如，多个)裸片或逻辑单元(LUN)。在某些实例中，每一裸片可包含若干存储器阵列和其上的***电路***，例如裸片逻辑或裸片处理器。存储器控制器可包含接口电路***，其被配置成经由通信接口(例如，双向并行或串行通信接口)与主机装置(例如，主机处理器或接口电路***)通信。存储器控制器可以从主机***接收与存储器操作或指令相关联的命令或操作，例如在存储器装置与主机装置之间传送数据(例如，用户数据和相关联完整性数据，例如错误数据或地址数据等)的读取或写入操作、从存储器装置擦除数据的擦除操作、执行驱动器管理操作(例如，数据迁移、垃圾收集、块注销)等。
软件(例如，程序)、指令、操作***(OS)和其它数据通常存储在存储***上且由主存储器存取以供由主机处理器使用。主存储器(例如，RAM)通常是与存储***的大多数存储器装置(例如，非易失性，例如SSD等)相比较快、较昂贵且不同类型的存储器装置(例如，易失性)。除主存储器外，主机***还可包含不同层级的易失性存储器，例如静态存储器(例如，高速缓存，通常为SRAM)的群组，其与主存储器相比通常较快，在某些实例中，被配置成以接近或超出主机处理器的速度的速度操作，但具有较低密度和较高成本。
发明内容
附图说明
在不一定按比例绘制的附图中，相似标号可以在不同视图中描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同例项。图式借助于实例而非限制性地总体上示出本文中所论述的各种实施例。
图1示出包含主机装置和存储***的实例主机***。
图2示出三层级单元(TLC)存储器单元的实例编程。
图3示出TLC存储器单元的实例层级和读取层级。
图4-6示出实例选择性重写条件。
图7-8示出实例经修改的擦除分布。
图9-10示出实例选择性重写方法。
图11示出3D NAND架构半导体存储器阵列的实例示意图。
图12示出存储器模块的实例框图。
图13示出信息处理***的实例框图。
具体实施方式
本发明人已认识到(尤其)例如在清除操作期间选择性地破坏存储***中的数据从而提供安全的不可恢复的数据移除的***、方法及设备。
例如经由垃圾收集、块擦除或清除操作的现有存储***数据移除可能是资源密集型和时间密集型的。强制数据移除通常比其它标准存储器操作(例如，读取、写入、擦除等)更加密集型，在某些实例中，在装置中提供较高温度和处理量，且影响存储***的使用寿命。此外，对于电压飘移和混合层级容量使用(例如，单层级容量、多层级容量等)，固件事先完全擦除块可能不方便，因为强制此行为可能导致或需要特定块的双重擦除，从而进一步影响***性能。此外，正常操作(例如，用户的正常使用等)中很少实施清除操作。然而，此类命令可能在例如制造商测试期间等某些条件下有用。
本发明人已认识到(尤其)在维持未选定页上的剩余数据的同时选择性地破坏多层级单元(MLC)的选定页上的数据的***、方法及设备。举例来说，在限定三个页(例如，下部页(LP)、上部页(UP)和额外页(XP))的三层级单元(TLC)存储器单元中，此类***、方法及设备可破坏所述三个页中的一个选定页上的数据，而不更改或破坏其它两个页上的数据。此类***、方法及设备可应用于例如二层级单元(通常被称为MLC)、四层级单元(QLC)等其它MLC存储器单元，与其它数据移除方法相比，此类***、方法及设备可与垃圾块上的经修改擦除分离或组合地在对未选定数据具有有限编程扰乱的情况下选择性地破坏数据。
图1示出包含被配置成经由通信接口(I/F)115(例如，双向并行或串行通信接口)通信的主机装置105和存储***110的实例***(例如，主机***)100。在实例中，通信接口115可称为主机接口。主机105可包含主机处理器106(例如主中央处理单元(CPU)或其它处理器或处理装置)或其它主机电路***(例如存储器管理单元(MMU)、接口电路***等)。在某些实例中，主机装置105可以包含主存储器(MAIN MEM)108(例如，DRAM等)以及任选地静态存储器(STATIC MEM)109，以支持主机处理器(HOST PROC)106的操作。
存储***110可以包含通用快闪存储(UFS)装置、嵌入式MMC(eMMCTM)装置，或一或多个其它存储器装置。举例来说，如果存储***110包含UFS装置，则通信接口115可包含串行双向接口，例如在一或多个联合电子装置工程委员会(JEDEC)标准(例如，JEDEC标准D223D(JESD223D)，通常称为JEDEC UFS主机控制器接口(UFSHCI)3.0等)中定义的。在另一实例中，如果存储***110包含eMMC装置，则通信接口115可包含若干并行双向数据线(例如，DAT[7:0])和一或多个命令线，例如在一或多个JEDEC标准(例如，JEDEC标准D84-B51(JESD84-A51)，通常称为JEDEC eMMC标准5.1等)中定义的。在其它实例中，存储***110可以包含一或多个其它存储器装置，或者通信接口115可以包含一或多个其它接口，这取决于主机装置105和存储***110。
存储***110可以包含存储器控制器(MEM CTRL)111和非易失性存储器装置112。在实例中，非易失性存储器装置112可以包含若干非易失性存储器装置(例如，裸片或LUN)，例如一或多个堆叠的快闪存储器装置(例如，如非易失性存储器装置112下方的堆叠短划线所示)等，每一非易失性存储器装置包含非易失性存储器(NVM)113(例如，一组或多组非易失性存储器单元)和装置控制器(CTRL)114或其上的其它***电路***(例如，装置逻辑等)，并且由存储器控制器111经由与通信接口115分离的内部存储***通信接口116(例如，开放式NAND快闪接口(ONFI)总线等)来控制。
快闪存储器装置通常包含一组或多组单晶体管、浮动栅极(FG)或替换栅极(RG)存储器单元。两种常见类型的快闪存储器阵列架构包含NAND和NOR架构。存储器阵列的存储器单元通常布置成矩阵。阵列的行中的每一存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的列中的每一存储器单元的漏极在源极线与位线之间以源极到漏极的方式串联耦合在一起。
NOR、NAND、3D交叉点、HRAM、MRAM或一或多个其它架构半导体存储器阵列中的每一存储器单元可以单独地或共同地编程为一或若干编程状态。单层级单元(SLC)可以在两个编程状态(例如，1或0)之一中表示每单元一个数据位。多层级单元(MLC)可在若干编程状态(例如，2n，其中n是数据位的数目)中表示每单元两个或两个以上数据位。在某些实例中，MLC可以指可在4个编程状态之一中存储两个数据位的存储器单元。三层级单元(TLC)可以在8个编程状态之一中表示每单元三个数据位。四层级单元(QLC)可以在16个编程状态之一中表示每单元四个数据位。在其它实例中，MLC可以指每单元可存储多于一个数据位的任何存储器单元，包含TLC和QLC等。
存储***110可包含多媒体卡(MMC)固态存储装置(例如，微安全数字(SD)卡等)。MMC装置包含与主机装置105的若干并行接口(例如，8位并行接口)，且经常是从主机装置可移除和分离的组件。相比之下，嵌入式MMC(eMMC)装置附接到电路板且被视为主机装置的组件，其读取速度比得上基于串行ATA(SATA)的SSD装置。随着对于移动装置性能的需求持续增加，例如为了完全启用虚拟或扩增现实装置、利用增加的网络速度等，存储***已在存储***和主机装置之间从并行通信接口转变到串行通信接口。包含控制器和固件的UFS装置使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机装置通信，从而进一步改进主机装置与存储***之间的读取/写入速度。
在三维(3D)架构半导体存储器装置技术中，可以堆叠竖直浮动栅极(FG)或替换栅极(RG)(或电荷捕集)存储结构，从而增加存储器装置中的层数、物理页以及相应的存储器单元的密度。数据通常作为小单位任意地存储在存储***上。即使作为单个单位存取，数据也可在小的随机4-16k单文件读取中接收(例如，60％-80％的操作小于16k)。用户乃至内核应用很难指示数据应该存储为一个循序内聚单位。文件***通常设计成用于优化空间使用，而不是循序检索空间。
存储器控制器111可从主机装置105接收指令，且可与非易失性存储器装置112通信，以便向(例如，写入或擦除)或从(例如，读取)非易失性存储器装置112的存储器单元中的一或多个传送数据。存储器控制器111可包含(尤其)电路***或固件，例如若干组件或集成电路。举例来说，存储器控制器111可包含一或多个存储器控制单元、电路或组件，其被配置成控制存储器阵列上的存取且在主机装置105与存储***100之间提供转译层。
非易失性存储器装置112或非易失性存储器113(例如，一或多个3D NAND架构半导体存储阵列)可以包含布置在例如若干装置、平面、块、物理页、超级块或超级页中的若干存储器单元。作为一个实例，TLC存储器装置可包含每页18,592字节(B)的数据、每块1536个页、每平面548个块及每装置4个平面。作为另一实例，MLC存储器装置可包含每页18,592字节(B)的数据、每块1024页、每平面548个块和每装置4个平面，但所需写入时间为对应TLC存储器装置的一半且编程/擦除(P/E)循环为对应TLC存储器装置的两倍。其它实例可以包含其它数目或布置。超级块可以包含例如来自不同平面等的多个块的组合；并且窗可以指超级块的条带，通常与由物理到逻辑(P2L)表分块等覆盖的部分匹配；并且超级页可以包含多个页的组合。
在操作中，数据通常以页的形式写入到存储***110或从存储***110读取，并以块的形式擦除。然而，可按需要在存储器单元的较大或较小群组上执行一或多个存储器操作(例如，读取、写入、擦除等)。例如，可以在数据迁移或垃圾收集期间收集来自卸载单元的标记数据的部分更新，以确保其被有效地重写。存储器装置的数据传送大小通常称为页，而主机装置的数据传送大小通常称为扇区。虽然数据页可包含若干字节的用户数据(例如，包含若干数据扇区的数据有效负载)及其对应的元数据，但页的大小经常仅指代用以存储用户数据的字节的数目。作为一实例，具有4KB的页大小的数据页可包含4KB的用户数据(例如，假定512B的扇区大小的8个扇区)以及对应于用户数据的若干字节(例如32B、54B、224B等)的元数据，例如完整性数据(例如错误检测或校正代码数据)、地址数据(例如逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元或存储器阵列可提供不同页大小，或可需要与其相关联的不同量的元数据。举例来说，不同存储器装置类型可具有不同位错误率，其可导致必需不同量的元数据来确保数据页的完整性(例如具有较高位错误率的存储器装置可要求比具有较低位错误率的存储器装置更多字节的错误校正码(ECC)数据)。作为一实例，MLC NAND快闪装置可比对应的SLC NAND快闪装置具有更高的位错误率。因此，MLC装置可需要比对应的SLC装置更多的用于错误数据的元数据字节。
在实例中，分块或数据单位中的数据可以在其在存储***上的整个使用期间以优化的方式进行处理。举例来说，数据在数据迁移(例如，垃圾收集等)期间作为一个单位来管理，使得随着数据移动到存储***上的它的新物理位置，保持有效的读取/写入性质。在某些实例中，对可配置用于存储、标记等的分块、数据单位或块的数目的唯一限制是***的容量。
图2示出使用多遍编程技术的例如浮动栅极(FG)TLC存储器单元等三层级单元(TLC)存储器单元的实例编程200。尽管本文中相对于TLC存储器单元进行说明，但类似技术可用于其它层级存储器单元(例如，MLC、QLC等)。在编程之前，TLC存储器单元可使用一或多个擦除脉冲擦除到第一擦除状态(例如第一位层级111)，这取决于TLC存储器单元的先前状态。TLC存储器单元包含三个页：下部页(LP)，表示第三位；上部页(UP)，表示中间第二位；以及额外页(XP)，表示第一位。
在201处，表示一或多个第一编程脉冲的第一编程遍次可将TLC存储器单元的LP编程为“1”或“0”。在202处，表示一或多个第二编程脉冲的第二编程遍次可从LP值中的任一个将TLC存储器单元的UP编程为“1”或“0”。在203处，表示一或多个第三编程脉冲的第三编程遍次可将TLC存储器单元的XP编程为“1”或“0”，从而产生由3数位二进制数表示的8个单独位层级中的一个，例如在图3中示出。
在其它实例中，可使用例如单遍、可变编程脉冲等一或多种其它技术来编程TLC存储器单元。此外，例如替换栅极(RG)(或电荷捕集)架构等其它半导体架构可具有其它位结构、页组织，或可使用一或多种其它技术来编程。
图3示出例如图2中所示出的TLC存储器单元的实例层级和读取层级分布300。TLC存储器单元可包含8个单独层级，从第一层级直到第八层级(L0-L7)，在不同层级之间具有单独的读取层级(RL1-RL7)。可在第三和第四层级(L3、L4)之间的第四读取层级(RL4)处使用读取操作确定下部页(LP)分布301。低于RL4的读取值指示属于下部四个层级L0-L3中的一个的LP状态“1”，而高于RL4的读取值指示属于上部四个层级L4-L7中的一个的LP状态“0”。
可分别在第一和第二层级(L1、L2)或第五和第六层级(L5、L6)之间的第二读取层级(RL2)或第六读取层级(RL6)处使用一或多个读取操作(例如，一个或两个)来确定上部页(UP)分布302。低于RL2或高于RL6的读取值指示UP状态“1”，而RL2和RL6之间的读取值指示UP状态“0”。
可在第一读取层级(RL1)、第三读取层级(RL3)、第五读取层级(RL5)或第七读取层级(RL7)处使用一或多个读取操作(例如，一个和四个之间)来确定额外页(XP)分布303。低于RL1、高于RL7，或在RL3和RL5之间的读取值指示XP状态“1”，而RL1和RL3或RL5和RL7之间的读取值指示XP状态“0”。在其它实例中，例如取决于其它半导体架构等，可预期位状态的其它分布。
图4-6示出针对跨数据单位(例如，4kB等)的单元的特定分布的实例选择性重写条件。举例来说，例如被编程为特定层级的特定分布内的单元可被编程为另一层级(例如，选定单元可被编程，同时剩余单元被抑制)，从而破坏存储器单元的多个页中的一个中的数据，而不更改、破坏或严重影响存储在存储器单元的所述一或多个其它页上的数据。
图4示出从TLC存储器单元的下部页(LP)的实例数据移除400。在LP分布401的层级3(L3)处，TLC存储器单元的位状态为“101”，这与层级4(L4)形成对比，在层级4(L4)处位状态为“100”。在L3和L4之间的转变过程中，LP位从“1”改变为“0”，而表示上部页(UP)和额外页(XP)的前两个位保持不变。相应地，为了用L3中的值破坏写入到TLC存储器单元的LP的数据，单元可编程或写入到L4，而不更改存储在剩余页(此处，UP和XP)上的数据。在一实例中，L4是L3的后续层级(例如，正如L2是L1的后续，且L1是L0的后续，等等)。在此上下文中，后续可以是距擦除状态一个额外编程层级。
为了确定跨分布的哪一或多个TLC单元可被编程以破坏LP中的数据，可识别被编程为L3的一或多个单元。在一实例中，可跨分布在读取层级3和4(RL3和RL4)处执行读取，且可对此类读取操作的结果执行异或(XOR)运算以指示分布中的哪一或多个单元指派到L3。图4示出被编程为L3的单元的RL3和RL4处的实例读取输出以及此类读取输出的XOR结果。在其它实例中，例如如果每一位状态是已知的或可以其它方式由存储器装置、存储***或主机装置的控制电路***确定，则可使用其它方法。一旦确定，则可应用编程脉冲将所识别的一或多个单元从L3转变到L4，例如图4中的箭头所示出，从而破坏此一或多个单元上的LP数据，同时保持剩余页上的数据。
图5示出从TLC存储器单元的上部页(UP)的实例数据移除500。与图4中示出的情况相比，存在UP分布501的两个层级，其中UP位改变且剩余页保持不变。在从层级1(L1)到层级2(L2)的转变过程中，UP位从“1”改变到“0”而剩余位保持不变，且在从层级5(L5)到层级6(L6)的转变过程中，UP位从“0”改变到“1”而剩余位保持不变。相应地，为了以L1或L5中的值破坏写入到TLC存储器单元的UP的数据，单元可分别被编程或写入一个额外层级，到L2或L6，而不更改存储在剩余页上的数据。
为了确定跨分布的哪一或多个TLC单元可被编程以破坏UP中的数据，可识别被编程为L1或L5的一或多个单元。在一实例中，为了识别被编程为L1的一或多个单元，可跨分布在读取层级1和2(RL1和RL2)处执行读取，且可对此类读取操作的结果执行异或(XOR)运算以指示分布中的哪一或多个单元指派到L1。图5示出被编程为L1的单元的RL1和RL2处的实例读取输出以及此类读取输出的XOR结果。一旦确定，就可应用编程脉冲将所识别一或多个单元例如从L1转变到L2，例如图5中的箭头所示出，从而破坏此一或多个单元的UP上的数据，同时保持剩余页上的数据。
在其它实例中，为了识别被编程为L5的一或多个单元，可跨分布在读取层级5和6(RL5和RL6)处执行读取，且可对此类读取操作的结果执行XOR运算以指示哪些单元指派到L5。在某些实例中，可识别被编程为L1和L5中的一或两者的单元。在其它实例中，例如如果每一位状态是已知的或可以其它方式由存储器装置、存储***或主机装置的控制电路***确定，则可使用其它方法。一旦确定，则可应用编程脉冲将所识别一或多个单元转变一个编程层级(例如，从L1到L2、从L5到L6，或从L1到L2以及从L5到L6两者)，从而破坏此一或多个单元的UP上的数据，同时保持剩余页上的数据。
图6示出从TLC存储器单元的额外页(XP)的实例数据移除。与图4和5中示出的情况相比，存在XP分布601的四个层级，其中XP位改变且剩余页保持不变。在从层级0(L0)到层级1(L1)以及从层级4(L4)到层级5(L5)的转变过程中，XP位从“1”改变到“0”且剩余位保持不变。在从层级2(L2)到层级3(L3)以及从层级6(L6)到层级7(L7)的转变过程中，XP位从“0”改变到“1”且剩余位保持不变。相应地，为了以L0、L2、L4或L6任一个中的值破坏写入到TLC存储器单元的XP的数据，单元可分别被编程或写入一个额外层级，到L1、L3、L5或L7，而不更改存储在剩余页上的数据。
为了确定跨分布的哪一或多个TLC单元可被编程以破坏XP中的数据，可识别被编程为L0、L2、L4或L6中的一个的一或多个单元。在一实例中，为了识别被编程为L0的一或多个单元，可在读取层级1(RL1)处执行单个读取以指示分布中的哪一或多个单元指派到L0。图6示出被编程为L0的单元的RL1处的实例读取输出。一旦确定，则可应用编程脉冲将所识别一或多个单元例如从L0转变到L1，例如由图6中的箭头所示出，从而破坏此一或多个单元的XP上的数据，同时保持剩余页上的数据。
在一实例中，为了识别被编程为L2、L4或L6的一或多个单元，可跨分布执行读取。为了识别被编程为L2的一或多个单元，可跨分布在读取层级2和3(RL2和RL3)处执行读取，且可对此类读取操作的结果执行异或(XOR)运算(类似于图4和5中所示出)以指示分布中的哪一或多个单元指派到L2。为了识别被编程为L4的一或多个单元，可跨分布在读取层级4和5(RL4和RL5)处执行读取，且对此类读取操作的结果执行异或(XOR)运算(类似于图4和5中所示出)以指示分布中的哪一或多个单元指派到L4。为了识别被编程为L6的一或多个单元，可跨分布在读取层级6和7(RL6和RL7)处执行读取，且对此类读取操作的结果执行异或(XOR)运算(类似于图4和5中所示出)以指示分布中的哪一或多个单元指派到L6。一旦确定所识别单元，就可应用编程脉冲将所识别一或多个单元转变一个编程层级(例如，从L0到L1、从L2到L3、从L4到L5、从L6到L7，或其任何组合)，从而破坏此一或多个单元的XP上的数据，同时保持剩余页上的数据。在各种实例中，尽管单元可在分布中的一个以上层级处识别且被编程以破坏特定页上的数据，但常常仅需要单个层级就可充分破坏所要数据。
尽管图4-6的实例是针对TLC存储器单元和分布，但在其它实例中，上文描述的***、设备、方法或技术适用于其它类型或层级的存储器单元，例如MLC、QLC等。此外，尽管图4-6的实例是针对浮动栅极(FG)存储器单元和分布，但在其它实例中，上文描述的***、设备、方法或技术适用于例如替换栅极(RG)(或电荷收集)存储器单元等其它存储器技术。然而，与上文描述的那些实例相比，RG TLC存储器单元的指定层级可相对于FG TLC存储器单元变化。举例来说，分布内的指派到L0的一或多个单元可经识别和编程或写入到L1以破坏写入到RG TLC存储器单元的LP的数据，而不更改存储在剩余页上的数据，分布内的指派到L1的一或多个单元可经识别和编程或写入到L2以破坏写入到RG TLC存储器单元的UP的数据，而不更改存储在剩余页上的数据，且分布内的指派到L2的一或多个单元可经识别和编程或写入到L3以破坏写入到RG TLC存储器单元的XP的数据，而不更改存储在剩余页上的数据。
在某些实例中，为了减少相邻或附近单元上引发的电荷扰动，固件(FW)可跟踪并限制此操作或技术在个别块上调用的次数，或在执行此操作之前评估风险和益处。举例来说，存储器装置可检查附近有效片段的当前误码率(BER)，或仅当待移除的无效片段具有低于阈值的此类操作、读取或写入的计数时才执行此操作。可需要固件跟踪未映射逻辑块地址(LBA)。在其它实例中，这可使用存储器装置的任何逻辑到物理(L2P)表中的物理指针中的专用位来实现。安全性可能也需要所移除数据的先前副本。
图7-8示出实例经修改的擦除分布700、800。图7示出第一和第二层级(层级0(L0)和层级1(L1))处的第一和第二位(“1”和“0”)的实例经修改的擦除分布700。在第一分布701中，第一和第二位和层级是相异的，具有清晰且单独的边界。在第二分布702中，边界、位状态和层级重叠。类似地，图8示出八个层级(层级0(L0)到层级7(L7))处的八个位的实例经修改的擦除分布800。在第一分布801中，八个位和层级是相异的，具有清晰且单独的边界。在第二分布802中，边界、位状态和层级重叠。
在某些实例中，对第一分布701、801的部分擦除操作或一或多个软擦除脉冲可产生第二分布702、802。在一实例中，例如存储器或装置控制器等控制电路***可将至少一个软擦除脉冲提供到存储在第一页上的第一数据以引起分布重叠，借此使所存储数据的恢复更难或不可能实现。可例如响应于选择性地重写第一数据的所接收指示，与本文中所描述的编程脉冲中的一或多个组合或分离而应用此部分擦除或一或多个软擦除脉冲。然而，在某些实例中，此部分擦除或一或多个软擦除脉冲可更改存储在受影响存储器单元的每一页中的数据。
图9-10示出实例选择性重写方法。图9示出实例选择性重写方法900，其包含重写存储在多层级存储器单元的群组的第一页上的第一数据，每一多层级存储器单元包括多个页。
在901处，可例如由控制电路***接收重写所存储的第一数据的指示，所述控制电路包含包括多个存储器装置的存储***的存储器控制器，或所述多个存储器装置中的一或多个的装置控制器。在一实例中，所述指示可包含重写存储在多层级存储器单元的群组的第一子集的第一页上的第一数据的指示。举例来说，多层级存储器单元可包含MLC、TLC、QLC或一或多个其它类型的多层级存储器单元。多层级存储器单元可包含3D NAND浮动栅极(FG)存储器单元。多层级存储器单元的群组可包含例如非易失性存储器113等非易失性存储器装置中的存储器单元。
在902处，可例如由控制电路***从存储器单元的第一子集确定存储器单元的第二子集，所述第二子集响应于从第一层级编程到第二层级将更改第一页上的第一数据的读取输出，且维持多个页的剩余页的读取输出。举例来说，如果第一数据存储在多层级存储器单元的第一子集上，则可确定存储第一数据的一或多个单元的页，且可确定与所述第一数据相关联的每一或多个单元所处的层级，或至少可确定与第一子集的特定层级(例如，第一层级)相关联的一或多个单元，这响应于额外层级(例如，第二层级)上的编程将更改所确定的一或多个单元的特定层级的读取输出，同时不更改所确定的一或多个单元的剩余或未指定层级的读取输出，例如上文在图4-6等等中描述。
在903处，一旦确定，就可由控制电路***将存储器单元的第二子集从第一层级编程到第二层级，以安全地移除存储在第一页上的第一数据，或更改所述第一数据以使其不可恢复，同时维持多个页的剩余页上的数据。
图10示出实例选择性重写方法1000，其包含从与第一数据相关联的存储器单元的第一子集确定被编程为分布的第一层级的存储器单元的第二子集。
在1001处，可识别来自第一子集的被编程为第一层级的存储器单元。在此上下文中，第一层级并不指代层级1(L1)，而是作为指代多层级存储器单元的多个层级中的第一层级的标签。取决于在上面将第一数据存储在存储器单元上的页，第一层级是指定层级。举例来说，三层级单元(TLC)存储器单元包含三个页：下部页(LP)、上部页(UP)和额外页(XP)。如上文相对于图4-6所描述，第一层级取决于第一数据存储在哪一页上。举例来说，对于浮动栅极(FG)TLC存储器单元：如果第一数据存储在存储器单元的第一子集的LP上，则可识别被编程为层级3(L3)的一或多个单元；如果第一数据存储在存储器单元的第一子集的UP上，则可识别被编程为层级1(L1)的一或多个单元；以及如果第一数据存储在存储器单元的第一子集的XP上，则可识别被编程为层级0(L0)的一或多个单元。在其它存储器单元技术或类型中，可依据本文中的教示确定其它层级。为了识别被编程为确定层级的一或多个单元，可执行一或多个读取操作。
在1002处，可例如由控制电路***读取第一读取层级处的存储器单元。在某些实例中，仅需要单个读取来识别被编程为L0的存储器单元(利用读取层级1(RL1)处的单个读取)。在其它实例中，需要额外读取来确定或识别编程层级。
在1003处，可例如由控制电路***读取第二层级处的存储器单元。举例来说，为了识别被编程为L1的存储器单元，需要读取层级1(RL1)处的第一读取且需要读取层级2(RL2)处的第二读取。在1004处，可对第一和第二读取的结果执行异或(XOR)运算以识别指定层级处的单元，例如图4和5中示出。
在1005处，可使用来自第一或第二读取中的一或多个或XOR运算的结果来确定被编程为第一层级的存储器单元的第二子集。在一实例中，一旦确定，就可例如由控制电路***编程存储器单元的第二子集。
图11示出3D NAND架构半导体存储器阵列1100的实例示意图，其包含组织成块(例如，块A 1101A、块B1101B等)和子块(例如，子块A0 1101A0、子块An 1101An、子块B0 1101B0、子块Bn 1101Bn等)的若干存储器单元串(例如，第一-第三A0存储器串1105A0-1107A0、第一-第三An存储器串1105An-1107An、第一-第三B0存储器串1105B0-1107B0、第一-第三Bn存储器串1105Bn-1107Bn等)。存储器阵列1100表示通常将在存储器装置的块、装置或其它单元中找到的较大数目的类似结构的一部分。
每一存储器单元串包含在源极线(SRC)1135或源极侧选择栅极(SGS)(例如第一-第三A0 SGS 1131A0-1133A0、第一-第三An SGS 1131An-1133An、第一-第三B0 SGS 1131B0-1133B0、第一-第三Bn SGS 1131Bn-1133Bn等)和漏极侧选择栅极(SGD)(例如第一-第三A0SGD 1126A0-1128A0、第一-第三An SGD 1126An-1128An、第一-第三B0 SGD 1126B0-1128B0、第一-第三Bn SGD 1126Bn-1128Bn等)之间以源极到漏极的方式堆叠于Z方向中的若干层的存储晶体管(例如，浮动栅极、替换栅极、电荷捕集结构等)。3D存储器阵列中的每一存储器单元串可以沿X方向布置为数据线(例如，位线(BL)BL0-BL3 1120-1122)，并且沿Y方向布置为物理页。
在物理页内，每一层表示一行存储器单元，且每一存储器单元串表示一列。子块可包含一或多个物理页。块可包含若干子块(或物理页)(例如，128、256、384等)。尽管本文中说明为具有两个块，每一块具有两个子块，每一子块具有单个物理页，每一物理页具有三个存储器单元串，且每一串具有8个层的存储器单元，但在其它实例中，存储器阵列1100可包含更多或更少的块、子块、物理页、存储器单元串、存储器单元或层。举例来说，每一存储器单元串可按需要包含更多或更少的层(例如，16、32、64、128等)，以及在存储晶体管(例如，选择栅极、数据线等)上方或下方的一或多个额外层的半导体材料。作为一实例，48GB TLCNAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548块，和每装置4个或更多个平面。
存储器阵列1100中的每一存储器单元包含耦合到(例如，电连接或以其它方式操作地连接到)存取线(例如，字线(WL)WL00-WL70 1110A-1117A、WL01-WL71 1110B-1117B等)的控制栅极(CG)，所述存取线按需要将控制栅极(CG)共同地耦合在特定层或层的一部分上。可以使用相应的存取线来存取或控制3D存储器阵列中的特定层及因此串中的特定存储器单元。可使用各种选择线来存取多组选择栅极。举例来说，可使用A0 SGD线SGDA0 1125A0存取第一-第三A0 SGD 1126A0-1128A0，可使用An SGD线SGDAn 1125An存取第一-第三An SGD1126An-1128An，可使用B0 SGD线SGDB0 1125B0存取第一-第三B0 SGD 1126B0-1128B0，且可使用Bn SGD线SGDBn 1125Bn存取第一-第三Bn SGD 1126Bn-1128Bn。可使用栅极选择线SGS01130A存取第一-第三A0 SGS 1131A0-1133A0和第一-第三An SGS 1131An-1133An，且可使用栅极选择线SGS1 1130B存取第一-第三B0 SGS 1131B0-1133B0和第一-第三Bn SGS 1131Bn-1133Bn。
在实例中，存储器阵列1100可包含若干层级的半导体材料(例如，多晶硅等)，其被配置成耦合阵列的相应层的每一存储器单元的控制栅极(CG)或选择栅极(或者CG或选择栅极的一部分)。可使用位线(BLs)和选择栅极等的组合来存取、选择或控制阵列中的特定存储器单元串，且可使用一或多个存取线(例如，字线)来存取、选择或控制特定串中的一或多个层处的特定存储器单元。
在NAND架构半导体存储器阵列中，可以通过感测与含有选定存储器单元的特定数据线相关联的电流或电压变化来存取选定存储器单元的状态。可使用一或多个驱动器存取(例如，由控制电路、一或多个处理器、数字逻辑等)存储器阵列1100。在一实例中，一或多个驱动器可通过取决于需要在特定存储器单元或存储器单元的集合上执行的操作的类型将特定电位驱动到一或多个数据线(例如，位线BL0-BL2)、存取线(例如，字线WL0-WL7)或选择栅极来激活特定存储器单元或存储器单元的集合。
为了将数据编程或写入到存储器单元，可以将编程电压(Vpgm)(例如，一或多个编程脉冲等)施加到选定字线(例如，WL40)，并且因此施加到耦合到选定字线的每一存储器单元的控制栅极。编程脉冲可例如在15V处或附近开始，且在某些实例中，可在每一编程脉冲施加期间增加量值。当将编程电压施加到选定字线时，可将例如接地电位(例如，Vss)等电位施加到作为编程的目标的存储器单元的数据线(例如，位线)和衬底(以及因此源极和漏极之间的沟道)，从而产生从所述沟道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或佛勒-诺德海姆(FN)隧穿等)。
相比之下，可将传递电压(Vpass)施加到具有并不是编程的目标的存储器单元的一或多个字线，或可将抑制电压(例如，Vcc)施加到具有并不是编程的目标的存储器单元的数据线(例如，位线)，使得例如抑制电荷从沟道转移到此类非目标存储器单元的浮动栅极。传递电压可例如取决于所施加传递电压到作为编程的目标的字线的近程而变化。抑制电压可包含供应电压(Vcc)，例如相对于接地电位(例如，Vss)来自外部源或供应(例如，电池、AC到DC转换器等)的电压。
作为实例，如果将编程电压(例如，15V或更高)施加到特定字线(例如WL40)，则可以将10V的传递电压施加到一或多个其它字线(例如WL30、WL50等)，以抑制非目标存储器单元的编程，或者保持存储在此类并不是编程的目标的存储器单元上的值。随着所施加编程电压与非目标存储器单元之间的距离增大，制止对非目标存储器单元进行编程所需的传递电压可减小。例如，在将15V的编程电压施加到WL40的情况下，可以将10V的传递电压施加到WL30和WL50，可以将8V的传递电压施加到WL20和WL60，可以将7V的传递电压施加到WL10和WL70等。在其它实例中，传递电压或字线的数目等可更高或更低，或者更大或更小。
感测放大器可以耦合到数据线中的一或多个(例如，第一、第二或第三位线(BL0-BL2)1120-1122)，可以通过感测特定数据线上的电压或电流而检测相应数据线中的每一存储器单元的状态。
在一或多个编程脉冲(例如，Vpgm)的施加之间，可执行验证操作以确定选定存储器单元是否已达到其既定编程状态。如果选定存储器单元已达到其既定编程状态，则可以抑制其进一步编程。如果选定存储器单元尚未达到其既定编程状态，则可施加额外编程脉冲。如果选定存储器单元在特定数目的编程脉冲(例如，最大数目)之后尚未达到其既定编程状态，那么可以将选定的存储器单元或与此类选定的存储器单元相关联的串、块或页标记为有缺陷的。
为了擦除存储器单元或存储器单元群组(例如，擦除通常以块或子块执行)，可(例如，使用一或多个位线、选择栅极等)将擦除电压(Vers)(例如，通常Vpgm)施加到作为擦除的目标的存储器单元的衬底(及因此源极和漏极之间的沟道)，同时目标存储器单元的字线保持在例如接地电位(例如，Vss)等电位，从而导致从目标存储器单元的浮动栅极到所述沟道的电荷转移(例如，直接注入或佛勒-诺德海姆(FN)隧穿等)。
图12示出存储器装置1200的实例框图，所述存储器装置包含具有多个存储器单元1204的存储器阵列1202，以及提供与存储器阵列1202的通信或在存储器阵列1202上执行一或多个存储器操作的一或多个电路或组件。尽管示出为具有单个存储器阵列1202，但在其它实例中，本文中可以包含一或多个额外存储器阵列、裸片或LUN。在某些实例中，在具有若干裸片或LUN的存储***中，存储***1200可表示每一裸片或LUN的电路和组件的框图。存储器装置1200可包含行解码器1212、列解码器1214、感测放大器1220、页缓冲器1222、选择器1224、输入/输出(I/O)电路1226，以及存储器控制单元1230。
存储器阵列1202的存储器单元1204可以以块布置，例如第一块1202A和第二块1202B。每一块可包含子块。例如，第一块1202A可以包含第一子块1202A0和第二子块1202An，并且第二块1202B可以包含第一子块1202B0和第二子块1202Bn。每一子块可以包含若干物理页，每一页包含若干存储器单元1204。尽管在本文中被示为具有两个块，每一块具有两个子块，并且每一子块具有若干存储器单元1204，但是在其它实例中，存储器阵列1202可以包含更多或更少的块、子块、存储器单元等。在其它实例中，存储器单元1204可以以若干行、列、页、子块、块等布置，并使用例如存取线1206，第一数据线1210或者一或多个选择栅极、源极线等进行存取。
存储器控制单元1230可根据控制线1232上接收的一或多个信号或指令来控制存储器装置1200的存储器操作，所述一或多个信号或指令包含例如指示所要操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号，或者一或多个地址线1216上接收的地址信号(A0-AX)。在存储器装置1200外部的一或多个装置可控制控制线1232上的控制信号或地址线1216上的地址信号的值。在存储器装置1200外部的装置的实例可包含(但不限于)主机、存储器控制器、处理器或图12中未示出的一或多个电路或组件。
存储器装置1200可使用存取线1206和第一数据线1210来向(例如，写入或擦除)或从(例如，读取)存储器单元1204中的一或多个传送数据。行解码器1212和列解码器1214可从地址线1216接收和解码地址信号(A0-AX)，可确定哪些存储器单元1204将被存取，且可将信号提供到存取线1206(例如，多个字线(WL0-WLm)中的一或多个)或第一数据线1210(例如，多个位线(BL0-BLn)中的一或多个)中的一或多个，例如上文所描述。
存储器装置1200可包含感测电路***，例如感测放大器1220，其被配置成确定存储器单元1204上(例如，读取)的数据的值，或确定待使用第一数据线1210写入到存储器单元1204的数据的值。举例来说，在存储器单元1204的选定串中，感测放大器1220中的一或多个可响应于读取电流在存储器阵列1202中穿过选定串流动到数据线1210而读取选定存储器单元1204中的逻辑电平。
存储器装置1200外部的一或多个装置可使用I/O线(DQ0-DQN)1208、地址线1216(A0-AX)或控制线1232与存储器装置1200通信。输入/输出(I/O)电路1226可使用I/O线1208根据例如控制线1232和地址线1216传送进出存储器装置1200(例如，进出页缓冲器1222或存储器阵列1202)的数据的值。页缓冲器1222可在将数据编程到存储器阵列1202的相关部分中之前存储从存储器装置1200外部的所述一或多个装置接收的数据，或可在将数据发射到存储器装置1200外部的所述一或多个装置之前存储从存储器阵列1202读取的数据。
列解码器1214可以接收地址信号(A0-AX)并将其解码为一或多个列选择信号(CSEL1-CSELn)。选择器1224(例如，选择电路)可以接收列选择信号(CSEL1-CSELn)，并且在页缓冲器1222中选择表示要从存储器单元1204读取或要编程到存储器单元1204中的数据的值的数据。可以使用第二数据线1218在页缓冲器1222与I/O电路1226之间传送选定数据。
存储器控制单元1230可从外部源或供应(例如，内部或外部电池、AC到DC转换器等)接收正和负供应信号，例如供应电压(Vcc)1234和负供应(Vss)1236(例如，接地电位)。在某些实例中，存储器控制单元1230可以包含调节器1228以在内部提供正或负供应信号。
图13示出可在上面执行本文所论述的技术(例如，方法)中的任何一或多种的实例机器(例如，主机***)1300的框图。在替代实施例中，机器1300可以用作独立装置或可以连接(例如，联网)到其它机器。在联网部署中，机器1300可在服务器-客户端网络环境中作为服务器机器、客户端机器或两者操作。在实例中，机器1300可以充当对等式(P2P)(或其它分布式)网络环境中的对等式机器。机器1300可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT装置、汽车***，或能够(循序或以其它方式)执行指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单一机器，但术语“机器”也将被视为包含个别地或共同地执行指令集(或多个集合)以执行本文中所论述的方法中的任何一或多种(例如，云计算、软件即服务(SaaS)、其它计算机集群配置)的任何机器总集。
如本文中所描述，实例可以包含逻辑、组件、装置、封装或机制，或者可以通过逻辑、组件、装置、封装或机制操作。电路***是在包含硬件(例如，简单电路、栅极、逻辑等)的有形实体中实施的电路的总集(例如，集合)。电路***成员可随时间推移和基础硬件变化而为灵活的。电路包含当操作时可单独或组合地执行特定任务的部件。在实例中，可以不可改变地设计电路***的硬件以实行特定操作(例如，硬连线)。在实例中，电路***的硬件可以包含可变连接的物理组件(例如，执行单元、晶体管、简单电路等)，包含物理上经修改(例如，以磁性方式、以电学方式、恒定集结粒子的可移动放置等)以编码特定操作的指令的计算机可读介质。在连接物理组件时，硬件构成的基础电特性例如从绝缘体改变成导体或反之亦然。指令使得参与的硬件(例如，执行单元或加载机构)能够经由可变连接产生硬件中的电路***的部件以当在操作中时实行特定任务的部分。因此，当装置操作时计算机可读介质以通信方式耦合到电路***的其它组件。在一实例中，物理组件中的任一个可用于超过一个电路***的超过一个部件中。例如，在操作下，执行单元可在一个时间点下用于第一电路***的第一电路，并且由第一电路***中的第二电路再使用，或在不同时间由第二电路***中的第三电路再使用。
机器(例如，计算机***、主机***等)1300可包含处理装置1302(例如，硬件处理器、中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心，或其任何组合等)、主存储器1304(例如，只读存储器(ROM)、动态随机存取存储器(DRAM)，比如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器1306(例如，静态随机存取存储器(SRAM)等)，以及存储***1318，其中的一些或全部可经由通信接口(例如，总线)1330彼此通信。
处理装置1302可以表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置1302也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置1302可被配置成执行用于执行本文中所论述的操作和步骤的指令1326。计算机***1300可进一步包含网络接口装置1308以经由网络1320通信。
存储***1318可以包含机器可读存储介质(也称为计算机可读介质)，其上存储有一或多个指令集1326或体现本文中所描述的任何一或多种方法或功能的软件。指令1326还可在由计算机***1300执行期间完全或至少部分地驻留在主存储器1304内或处理装置1302内，主存储器1304和处理装置1302也构成机器可读存储介质。
术语“机器可读存储介质”应被认为包含存储所述一或多个指令集的单个介质或多个介质，或能够存储或编码指令集以供机器执行并且使机器执行本公开的任何一或多种方法的任何介质。因此，应认为术语“机器可读存储介质”包含但不限于固态存储器、光学介质以及磁性介质。在一实例中，集结的机器可读介质包括具有多个粒子的机器可读介质，所述粒子具有不变(例如，静止)质量。因此，集结的机器可读介质不是暂时性传播信号。集结的机器可读介质的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))和快闪存储器装置；磁盘，例如内部硬盘和可移式盘；磁光盘；以及CD-ROM和DVD-ROM盘。
机器1300可进一步包含显示单元、字母数字输入装置(例如，键盘)和用户接口(UI)导航装置(例如，鼠标)。在一实例中，显示单元、输入装置或UI导航装置中的一或多个可以是触摸屏显示器。机器可包含信号生成装置(例如，扬声器)或者一或多个传感器，例如全球定位***(GPS)传感器、指南针、加速度计或一或多个其它传感器。机器1300可包含输出控制器，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接来通信或控制一或多个***装置(例如，打印机、读卡器等)。
指令1326(例如，软件、程序、操作***(OS)等)或其它数据存储在存储***1318上，可由主存储器1304存取以供由处理装置1302使用。主存储器1304(例如，DRAM)通常是快速但易失性的，且因此是与适于长期存储(包含在“关断”条件中时)的存储***1318(例如，SSD)不同类型的存储装置。由用户或机器1300在使用中的指令1326或数据通常加载在主存储器1304上以供由处理装置1302使用。当主存储器1304已满时，可分配来自存储***1318的虚拟空间来补充主存储器1304；然而，因为存储***1318装置通常比主存储器1304慢，且写入速度通常比读取速度慢至少两倍，所以虚拟存储器的使用可能归因于存储***时延而极大地削弱用户体验(与例如DRAM等主存储器1304相比)。此外，将存储***1318用于虚拟存储器可能极大地缩短存储***1318的可用寿命。
指令1324可进一步使用发射介质经由网络接口装置1308利用若干传送协议中的任一个(例如，帧中继、因特网协议(IP)、发射控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络1320发射或接收。实例通信网络可以包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、简易老式电话(POTS)网络和无线数据网络(例如，称为
Figure BDA0002425526570000171
的电气电子工程师学会(IEEE)802.11系列标准、称为
Figure BDA0002425526570000172
的IEEE 802.16系列标准)、IEEE 802.15.4系列标准、对等式(P2P)网络，以及其它网络。在实例中，网络接口装置1308可包含一或多个物理插孔(例如，以太网、同轴或电话插孔)或者一或多个天线以连接到网络1320。在实例中，网络接口装置1308可以包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一种进行无线通信。术语“发射介质”应被认为包含能够存储、编码或携载指令以由机器1300执行的任何无形介质，且包含数字或模拟通信信号或其它无形介质以有助于此类软件的通信。
以上详细描述包含对附图的参考，附图形成详细描述的一部分。图式借助于说明展示可实践本发明的特定实施例。这些实施例在本文中也称为“实例”。此类实例可包含除了所展示或描述的那些要素之外的要素。然而，本发明人还预期其中仅提供所展示或所描述的那些要素的实例。此外，本发明人还预期使用相对于特定实例(或其一或多个方面)或相对于本文展示或描述的其它实例(或其一或多个方面)展示或描述的那些要素的任何组合或排列的实例(或其一或多个方面)。
在此文献中参考的所有公开案、专利和专利文献以全文引用的方式并入本文中，就如同以引用的方式分别地并入一般。在本文与以引用方式并入的那些文献之间发生用法不一致的情况下，所并入的参考文献中的用法应被视为补充本文的用法；对于不可调和的不一致，本文中的用法起主导作用。
在本文中，如专利文献中所常见而使用术语“一”以包含一个或多于一个，其独立于“至少一个”或“一或多个”的任何其它例项或用法。在本文中，术语“或”用于指代非排他性或，使得除非另有指示，否则“A或B”包含“A而非B”、“B而非A”以及“A和B”。在所附权利要求书中，术语“包含”和“在其中”用作相应术语“包括”和“其中”的简明等效用语。此外，在所附权利要求书中，术语“包含”和“包括”为开放式的，也就是说，包含除权利要求中在此术语之后列出的那些要素之外的要素的***、装置、物件或过程仍被视为落在该权利要求的范围内。此外，在所附权利要求书中，术语“第一”、“第二”和“第三”等仅用作标记，且并不希望对其对象强加数值要求。
在不同实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可尤其包含存储于物理装置上的物理电路***或固件。如本文中所使用，“处理器”意指任何类型的计算电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路，包含处理器或多核心装置的群组。
如在本文中所使用的术语“水平”被定义为平行于衬底的常规平面或表面的平面，例如下伏于晶片或裸片的常规平面或表面，而不管在任一时间点所述衬底的实际定向如何。术语“竖直”指代垂直于如上定义的水平的方向。例如“上”、“之上”和“之下”等介词是关于常规平面或表面在衬底的顶部或暴露表面上而定义，而无论衬底的定向如何；且同时“上”希望表明一个结构相对于该结构位于其“上”的另一结构的直接接触(在未明确指示相反情况时)；术语“之上”和“之下”明确地希望指明结构(或层、特征等)的相对放置，其明确地包含--但不限于--所识别结构之间的直接接触，除非特定地如此指示。类似地，术语“之上”和“之下”不限于水平定向，因为如果一结构在某个时间点是所讨论的构造的最外部分，那么即使此结构相对于参考结构竖直延伸而不是在水平定向上延伸，此结构也可在参考结构“之上”。
术语“晶片”和“衬底”在本文中用于大体上指代上面形成集成电路的任何结构，并且还指代在集成电路制造的各个阶段期间的此类结构。因此，以下详细描述不应以限制性意义来理解，并且各种实施例的范围仅由所附权利要求书连同所述权利要求书授权的等效物的完整范围限定。
根据本公开且在本文中所描述的各种实施例包含利用存储器单元的竖直结构(例如，存储器单元的NAND串)的存储器。如本文中所使用，将采用相对于其上形成存储器单元的衬底的表面的方向性形容词(即，竖直结构将视为远离衬底表面延伸，竖直结构的底端将视为最接近衬底表面的端部，且竖直结构的顶端将视为最远离衬底表面的端部)。
如本文中所使用，方向性形容词(例如水平、竖直、法向、平行、垂直等)可指相对定向，并且除非另外指出，否则并不意图需要严格遵守特定几何性质。举例来说，如本文中所使用，竖直结构不必严格地垂直于衬底的表面，而是可替代地大体上垂直于衬底的表面，并且可与衬底的表面形成锐角(例如在60度与120度之间等)。
在本文中所描述的一些实施例中，不同掺杂配置可应用于选择栅极源极(SGS)、控制栅极(CG)和选择栅极漏极(SGD)，其中的每一个在此实例中可由多晶硅形成或至少包含多晶硅，结果为使得这些层(例如，多晶硅等)当暴露于刻蚀溶液时可具有不同的蚀刻速率。举例来说，在3D半导体装置中形成单片支柱的过程中，SGS和CG可形成凹部，而SGD可保持较少凹入或甚至不凹入。这些掺杂配置可因此通过使用蚀刻溶液(例如，四甲基铵氢氧化物(TMCH))来实现对3D半导体装置中的不同层(例如SGS、CG和SGD)的选择性蚀刻。
如本文所使用，操作存储器单元包含从存储器单元读取、对存储器单元写入或擦除存储器单元。使存储器单元置于既定状态中的操作在本文中称为“编程”，且可以包含对存储器单元写入或从存储器单元擦除两者(即，存储器单元可经编程为擦除状态)。
根据本公开的一或多个实施例，位于存储器装置的内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设定、调整、计算、改变、清除、传送、调适、导出、限定、利用、修改、应用等)一定数量的损耗循环或某一损耗状态(例如，记录损耗循环、在发生时对存储器装置的操作进行计数、跟踪其起始的存储器装置的操作、评估对应于损耗状态的存储器装置特性等)。
根据本公开的一或多个实施例，存储器存取装置可被配置成关于每一存储器操作将损耗循环信息提供到存储器装置。存储器装置控制电路***(例如，控制逻辑)可经编程以补偿对应于损耗循环信息的存储器装置性能改变。存储器装置可接收损耗循环信息并且响应于损耗循环信息而确定一或多个操作参数(例如，值、特性)。
将理解，当一元件被称作“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件直接连接或耦合，或可存在介入的元元件。相比之下，当一元件被称作“直接在另一元件上”、“直接连接到另一元件”或“直接耦合到另一元件”时，不存在介入的元件或层。如果两个元件在图式中展示为被线连接，那么除非另外指明，否则所述两个元件可耦合或直接耦合。
本文所描述的方法实例可至少部分地由机器或计算机实施。一些实例可包含编码有指令的计算机可读介质或机器可读介质，所述指令可操作以配置电子装置来执行如在以上实例中所描述的方法。这类方法的实施方案可包含代码，例如微码、汇编语言代码、高级语言代码等。这类代码可包含用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的一部分。此外，代码可例如在执行期间或在其它时间有形地存储于一或多个易失性或非易失性有形计算机可读介质上。这些有形计算机可读介质的实例可包含(但不限于)硬盘、可移式磁盘、可移式光盘(例如，压缩光盘和数字视频磁盘)、盒式磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)等。
在实例1中，主题(例如，一种存储***)可包括：多层级存储器单元的群组，每一多层级存储器单元包括多个页；以及控制电路***，其被配置成：接收选择性地重写存储在所述多层级存储器单元群组的第一子集的第一页上的第一数据的指示；响应于所述选择性地重写所述第一数据的指示从所述第一子集确定存储器单元的第二子集，所述第二子集响应于从第一层级到第二层级的编程将更改所述第一页上的所述第一数据的读取输出，且维持所述多个页的剩余页的读取输出；以及将存储器单元的所述第二子集从所述第一层级编程到所述第二层级以安全地移除存储在所述第一页上的所述第一数据，同时维持所述多个页的剩余页上的数据。
在实例2中，根据实例1所述的主题可任选地被配置成使得：多层级存储器单元的所述群组包括三层级存储器单元的群组，每一三层级存储器单元限定三个页和八个层级，其中所述三个页包括下部页、上部页和额外页，且其中所述八个层级包含层级0(L0)到层级7(L7)；且所述第二层级是所述第一层级的后续层级。
在实例3中，根据实例1-2中任一或多个实例所述的主题可任选地被配置成使得：所述第一页为所述下部页，且所述多个页的剩余页包含所述上部页和所述额外页；为了针对存储在存储器单元的所述第一子集的所述下部页上的第一数据确定存储器单元的所述第二子集，所述控制电路***被配置成从存储器单元的所述第一子集识别被编程为层级3(L3)的存储器单元；且为了编程存储器单元的所述第二子集，所述控制电路***被配置成将来自存储器单元的所述第一子集的被编程为L3的所识别存储器单元编程到层级4(L4)。
在实例4中，根据实例1-3中任一或多个实例所述的主题可任选地被配置成使得：每一三层级存储器单元包括七个读取层级，所述七个读取层级包含层级2(L2)和L3之间的读取层级3(RL3)以及L3和L4之间的读取层级4(RL4)；为了从存储器单元的所述第一子集识别被编程为L3的存储器单元，所述控制电路***被配置成在第一读取操作中在RL3处从存储器单元的所述第一子集读取存储器单元，在第二读取操作中在RL4处从存储器单元的所述第一子集读取存储器单元，且对所述第一和第二读取操作的结果执行异或(XOR)数据运算；且所述控制电路***被配置成使用所述XOR数据运算的结果确定存储器单元的所述第二子集。
在实例5中，根据实例1-4中任一或多个实例所述的主题可任选地被配置成使得：所述第一页为所述上部页，且所述多个页的剩余页包含所述下部页和所述额外页；为了针对存储在存储器单元的所述第一子集的所述上部页上的第一数据确定存储器单元的所述第二子集，所述控制电路***被配置成从存储器单元的所述第一子集识别被编程为层级1(L1)的存储器单元；且为了编程存储器单元的所述第二子集，所述控制电路***被配置成将来自存储器单元的所述第一子集的被编程为L1的所识别存储器单元编程到层级2(L2)。
在实例6中，根据实例1-5中任一或多个实例所述的主题可任选地被配置成使得：每一三层级存储器单元包括七个读取层级，所述七个读取层级包含L0和L1之间的读取层级1(RL1)以及L1和L2之间的读取层级2(RL2)；为了从存储器单元的所述第一子集识别被编程为L1的存储器单元，所述控制电路***被配置成在第一读取操作中在RL1处从存储器单元的所述第一子集读取存储器单元，在第二读取操作中在RL2处从存储器单元的所述第一子集读取存储器单元，且对所述第一和第二读取操作的结果执行异或(XOR)数据运算；且所述控制电路***被配置成使用所述XOR数据运算的结果确定存储器单元的所述第二子集。
在实例7中，根据实例1-6中任一或多个实例所述的主题可任选地被配置成使得：所述第一页为所述额外页，且所述多个页的剩余页包含所述下部页和所述上部页；为了针对存储在存储器单元的所述第一子集的所述额外页上的第一数据确定存储器单元的所述第二子集，所述控制电路***被配置成从存储器单元的所述第一子集识别被编程为L0的存储器单元；且为了编程存储器单元的所述第二子集，所述控制电路***被配置成将来自存储器单元的所述第一子集的被编程为L0的所识别存储器单元编程到层级1(L1)。
在实例8中，根据实例1-7中任一或多个实例所述的主题可任选地被配置成使得：每一三层级存储器单元包括七个读取层级，所述七个读取层级包含L0和L1之间的读取层级1(RL1)；为了从存储器单元的所述第一子集识别被编程为L0的存储器单元，所述控制电路***被配置成在第一读取操作中在RL1处从存储器单元的所述第一子集读取存储器单元；且所述控制电路***被配置成使用所述第一读取操作的结果确定存储器单元的所述第二子集。
在实例9中，根据实例1-8中任一或多个实例所述的主题可任选地被配置成使得：多层级存储器单元的所述群组包括二层级存储器单元的群组，每一二层级存储器单元限定两个页和四个层级，其中所述两个页包括下部页和上部页，且其中所述四个层级包含层级0(L0)到层级3(L3)；且所述第二层级是所述第一层级的后续层级。
在实例10中，根据实例1-9中任一或多个实例所述的主题可任选地被配置成使得：所述第一页为所述下部页，且所述多个页的剩余页包含所述上部页；为了针对存储在存储器单元的所述第一子集的所述下部页上的第一数据确定存储器单元的所述第二子集，所述控制电路***被配置成从存储器单元的所述第一子集识别被编程为层级1(L1)的存储器单元；且为了编程存储器单元的所述第二子集，所述控制电路***被配置成将来自存储器单元的所述第一子集的被编程为L1的所识别存储器单元编程到层级2(L2)。
在实例11中，根据实例1-10中任一或多个实例所述的主题可任选地被配置成使得：每一二层级存储器单元包括三个读取层级，所述三个读取层级包含L0和L1之间的读取层级1(RL1)以及L1和L2之间的读取层级2(RL2)；为了从存储器单元的所述第一子集识别被编程为L1的存储器单元，所述控制电路***被配置成在第一读取操作中在RL2处从存储器单元的所述第一子集读取存储器单元，在第二读取操作中在RL1处从存储器单元的所述第一子集读取存储器单元，且对所述第一和第二读取操作的结果执行异或(XOR)数据运算；且所述控制电路***被配置成使用所述XOR数据运算的结果确定存储器单元的所述第二子集。
在实例12中，根据实例1-11中任一或多个实例所述的主题可任选地被配置成使得：所述第一页为所述上部页，且所述多个页的剩余页包含所述下部页；为了针对存储在存储器单元的所述第一子集的所述上部页上的第一数据确定存储器单元的所述第二子集，所述控制电路***被配置成从存储器单元的所述第一子集识别被编程为L0的存储器单元；且为了编程存储器单元的所述第二子集，所述控制电路***被配置成将来自存储器单元的所述第一子集的被编程为L0的所识别存储器单元编程到层级1(L1)。
在实例13中，根据实例1-12中任一或多个实例所述的主题可任选地被配置成使得：每一二层级存储器单元包括三个读取层级，所述三个读取层级包含L0和L1之间的读取层级1(RL1)；为了从存储器单元的所述第一子集识别被编程为L0的存储器单元，所述控制电路***被配置成在第一读取操作中在RL1处从存储器单元的所述第一子集读取存储器单元；且所述控制电路***被配置成使用所述第一读取操作的结果确定存储器单元的所述第二子集。
在实例14中，根据实例1-13中任一或多个实例所述的主题可任选地被配置成使得：多层级存储器单元的所述群组包括四层级存储器单元的群组，每一四层级存储器单元限定四个页和十六个层级，其中所述四个页包括下部页、上部页、额外页和顶部页，且其中所述十六个层级包含层级0(L0)到层级15(L15)；所述第一页为所述四个页中的一个，且所述多个页的剩余页包含所述四个页的剩余三个页；且所述第二层级是所述第一层级的后续层级。
在实例15中，根据实例1-14中任一或多个实例所述的主题可任选地被配置成使得所述控制电路***被配置成响应于将所述第一数据从所述存储***上的第一位置移动到第二位置，提供安全地移除存储在所述第一位置处的所述第一数据的指示。
在实例16中，根据实例1-15中任一或多个实例所述的主题可任选地被配置成使得所述控制电路***被配置成响应于所述选择性地重写所述第一数据的指示，将至少一个软擦除脉冲提供到存储在所述第一页上的所述第一数据以引起分布重叠。
在实例17中，根据实例1-16中任一或多个实例所述的主题可任选地被配置成包括：主机装置，其包括主机处理器和易失性存储器单元的群组；主机接口，其被配置成启用所述存储***和所述主机装置之间的通信；存储器控制器；以及存储器装置，其包括包含多层级存储器单元的所述群组的装置控制器，其中多层级存储器单元的所述群组包含多层级非易失性存储器单元的群组，其中所述控制电路***包含所述存储器控制器或所述装置控制器中的至少一个，且每一多层级存储器单元的多个层级限定每一多层级存储器单元的所述多个页。
在实例18中，主题(例如，一种方法)可包括：在存储***的控制电路***处接收选择性地重写存储在所述存储***的多层级存储器单元群组的第一子集的第一页上的第一数据的指示，每一多层级存储器单元包括多个页；使用所述控制电路***响应于所述选择性地重写所述第一数据的指示从所述第一子集确定存储器单元的第二子集，所述第二子集响应于从第一层级到第二层级的编程将更改所述第一页上的所述第一数据的读取输出，且维持所述多个页的剩余页的读取输出；以及将存储器单元的所述第二子集从所述第一层级编程到所述第二层级以安全地移除存储在所述第一页上的所述第一数据，同时维持所述多个页的剩余页上的数据。
在实例19中，根据实例18所述的主题可任选地被配置成使得：多层级存储器单元的所述群组包括三层级存储器单元的群组，每一三层级存储器单元限定三个页和八个层级，其中所述三个页包括下部页、上部页和额外页，且其中所述八个层级包含层级0(L0)到层级7(L7)；所述第一页为所述三个页中的一个，且所述多个页的剩余页包含所述三个页的剩余两个页；且所述第二层级是所述第一层级的后续层级。
在实例20中，根据实例18-19中任一或多个实例所述的主题可任选地被配置成使得：多层级存储器单元的所述群组包括二层级存储器单元的群组，每一二层级存储器单元限定两个页和四个层级，其中所述两个页包括下部页和上部页，且其中所述四个层级包含层级0(L0)到层级3(L3)；所述第一页为所述两个页中的一个，且所述多个页的剩余页包含所述两个页中的另一个；且所述第二层级是所述第一层级的后续层级。
在实例21中，根据实例18-20中任一或多个实例所述的主题可任选地被配置成使得：多层级存储器单元的所述群组包括四层级存储器单元的群组，每一四层级存储器单元限定四个页和十六个层级，其中所述四个页包括下部页、上部页、额外页和顶部页，且其中所述十六个层级包含层级0(L0)到层级15(L15)；所述第一页为所述四个页中的一个，且所述多个页的剩余页包含所述四个页的剩余三个页；且所述第二层级是所述第一层级的后续层级。
在实例22中，主题(例如，至少一种非暂时性存储介质)可包括指令，所述指令当由存储***的控制电路***执行时致使所述存储***执行包括以下操作的操作：接收选择性地重写存储在所述存储***的多层级存储器单元群组的第一子集的第一页上的第一数据的指示，每一多层级存储器单元包括多个页；响应于所述选择性地重写所述第一数据的指示从所述第一子集确定存储器单元的第二子集，所述第二子集响应于从第一层级到第二层级的编程将更改所述第一页上的所述第一数据的读取输出，且维持所述多个页的剩余页的读取输出；以及将存储器单元的所述第二子集从所述第一层级编程到所述第二层级以安全地移除存储在所述第一页上的所述第一数据，同时维持所述多个页的剩余页上的数据。
在实例23中，根据实例22所述的主题可任选地被配置成使得：多层级存储器单元的所述群组包括三层级存储器单元的群组，每一三层级存储器单元限定三个页和八个层级，其中所述三个页包括下部页、上部页和额外页，且其中所述八个层级包含层级0(L0)到层级7(L7)；所述第一页为所述三个页中的一个，且所述多个页的剩余页包含所述三个页的剩余两个页；且所述第二层级是所述第一层级的后续层级。
在实例24中，根据实例22-23中任一或多个实例所述的主题可任选地被配置成使得：多层级存储器单元的所述群组包括二层级存储器单元的群组，每一二层级存储器单元限定两个页和四个层级，其中所述两个页包括下部页和上部页，且其中所述四个层级包含层级0(L0)到层级3(L3)；所述第一页为所述两个页中的一个，且所述多个页的剩余页包含所述两个页中的另一个；且所述第二层级是所述第一层级的后续层级。
在实例25中，根据实例22-24中任一或多个实例所述的主题可任选地被配置成使得：多层级存储器单元的所述群组包括四层级存储器单元的群组，每一四层级存储器单元限定四个页和十六个层级，其中所述四个页包括下部页、上部页、额外页和顶部页，且其中所述十六个层级包含层级0(L0)到层级15(L15)；所述第一页为所述四个页中的一个，且所述多个页的剩余页包含所述四个页的剩余三个页；且所述第二层级是所述第一层级的后续层级。
在实例26中，主题(例如，一种***或设备)可任选地组合实例1-25中任一或多个实例的任何部分或任何部分的组合以包括“用于执行根据实例1-25所述的功能或方法中的任一或多个的任何部分的构件”，或包含指令的至少一个“非暂时性机器可读介质”，所述指令当由机器执行时致使所述机器执行根据实例1-25所述的功能或方法中的任一或多个的任何部分。
以上描述既定为说明性的，而不是限定性的。例如，上述实例(或其一或多个方面)可以彼此组合使用。例如所属领域的一般技术人员在查阅以上描述后可使用其它实施例。提供摘要以符合37C.F.R.§1.72(b)，从而允许读者快速确定技术公开的性质。应理解，其将不会用于解释或限制权利要求书的范围或含义。另外，在以上具体实施方式中，可将各种特征分组在一起以简化本公开。不应将此情况解释为希望未要求保护的所公开特征对任何权利要求来说是必需的。实际上，本发明主题可在于特定所公开实施例的不到全部特征。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求作为一单独实施例而独立存在，且预期这些实施例可以各种组合或排列彼此组合。本发明的范围应该通过参考所附权利要求书以及此权利要求书所授予的等效物的完整范围来确定。

Claims (25)

1.一种存储***，其包括：
多层级存储器单元的群组，每一多层级存储器单元包括多个页；以及
控制电路***，其被配置成：
接收选择性地重写存储在所述多层级存储器单元群组的第一子集的第一页上的第一数据的指示；
响应于所述选择性地重写所述第一数据的指示从所述第一子集确定存储器单元的第二子集，所述第二子集响应于从第一层级到第二层级的编程将更改所述第一页上的所述第一数据的读取输出，且维持所述多个页的剩余页的读取输出；以及
将存储器单元的所述第二子集从所述第一层级编程到所述第二层级以安全地移除存储在所述第一页上的所述第一数据，同时维持所述多个页的剩余页上的数据。
2.根据权利要求1所述的存储***，
其中多层级存储器单元的所述群组包括三层级存储器单元的群组，每一三层级存储器单元限定三个页和八个层级，其中所述三个页包括下部页、上部页和额外页，且其中所述八个层级包含层级0(L0)到层级7(L7)，且其中
所述第二层级是所述第一层级的后续层级。
3.根据权利要求2所述的存储***，
其中所述第一页为所述下部页，且所述多个页的剩余页包含所述上部页和所述额外页，
其中，为了针对存储在存储器单元的所述第一子集的所述下部页上的第一数据确定存储器单元的所述第二子集，所述控制电路***被配置成：
从存储器单元的所述第一子集识别被编程为层级3(L3)的存储器单元，且
其中，为了编程存储器单元的所述第二子集，所述控制电路***被配置成：
将来自存储器单元的所述第一子集的被编程为L3的所识别存储器单元编程到层级4(L4)。
4.根据权利要求3所述的存储***，
其中每一三层级存储器单元包括七个读取层级，所述七个读取层级包含：
层级2(L2)和L3之间的读取层级3(RL3)；以及
L3和L4之间的读取层级4(RL4)，
其中，为了从存储器单元的所述第一子集识别被编程为L3的存储器单元，所述控制电路***被配置成：
在第一读取操作中在RL3处从存储器单元的所述第一子集读取存储器单元；
在第二读取操作中在RL4处从存储器单元的所述第一子集读取存储器单元；且
对所述第一和第二读取操作的结果执行异或XOR数据运算；且
其中所述控制电路***被配置成使用所述XOR数据运算的结果确定存储器单元的所述第二子集。
5.根据权利要求2所述的存储***，
其中所述第一页为所述上部页，且所述多个页的剩余页包含所述下部页和所述额外页，
其中，为了针对存储在存储器单元的所述第一子集的所述上部页上的第一数据确定存储器单元的所述第二子集，所述控制电路***被配置成：
从存储器单元的所述第一子集识别被编程为层级1(L1)的存储器单元；且
其中，为了编程存储器单元的所述第二子集，所述控制电路***被配置成：
将来自存储器单元的所述第一子集的被编程为L1的所识别存储器单元编程到层级2(L2)。
6.根据权利要求5所述的存储***，
其中每一三层级存储器单元包括七个读取层级，所述七个读取层级包含：
L0和L1之间的读取层级1(RL1)以及
L1和L2之间的读取层级2(RL2)，
其中，为了从存储器单元的所述第一子集识别被编程为L1的存储器单元，所述控制电路***被配置成：
在第一读取操作中在RL1处从存储器单元的所述第一子集读取存储器单元；
在第二读取操作中在RL2处从存储器单元的所述第一子集读取存储器单元；且
对所述第一和第二读取操作的结果执行异或XOR数据运算；且
其中所述控制电路***被配置成使用所述XOR数据运算的结果确定存储器单元的所述第二子集。
7.根据权利要求2所述的存储***，
其中所述第一页为所述额外页，且所述多个页的剩余页包含所述下部页和所述上部页，
其中，为了针对存储在存储器单元的所述第一子集的所述额外页上的第一数据确定存储器单元的所述第二子集，所述控制电路***被配置成：
从存储器单元的所述第一子集识别被编程为L0的存储器单元，且
其中，为了编程存储器单元的所述第二子集，所述控制电路***被配置成：
将来自存储器单元的所述第一子集的被编程为L0的所识别存储器单元编程到层级1(L1)。
8.根据权利要求7所述的存储***，
其中每一三层级存储器单元包括七个读取层级，所述七个读取层级包含L0和L1之间的读取层级1(RL1),
其中，为了从存储器单元的所述第一子集识别被编程为L0的存储器单元，所述控制电路***被配置成：
在第一读取操作中在RL1处从存储器单元的所述第一子集读取存储器单元；且
其中所述控制电路***被配置成使用所述第一读取操作的结果确定存储器单元的所述第二子集。
9.根据权利要求1所述的存储***，
其中多层级存储器单元的所述群组包括二层级存储器单元的群组，每一二层级存储器单元限定两个页和四个层级，其中所述两个页包括下部页和上部页，且其中所述四个层级包含层级0(L0)到层级3(L3)，且
其中所述第二层级是所述第一层级的后续层级。
10.根据权利要求9所述的存储***，
其中所述第一页为所述下部页，且所述多个页的剩余页包含所述上部页，
其中，为了针对存储在存储器单元的所述第一子集的所述下部页上的第一数据确定存储器单元的所述第二子集，所述控制电路***被配置成：
从存储器单元的所述第一子集识别被编程为层级1(L1)的存储器单元，且
其中，为了编程存储器单元的所述第二子集，所述控制电路***被配置成：
将来自存储器单元的所述第一子集的被编程为L1的所识别存储器单元编程到层级2(L2)。
11.根据权利要求10所述的存储***，
其中每一二层级存储器单元包括三个读取层级，所述三个读取层级包含：
L0和L1之间的读取层级1(RL1)；以及
L1和L2之间的读取层级2(RL2)；
其中，为了从存储器单元的所述第一子集识别被编程为L1的存储器单元，所述控制电路***被配置成：
在第一读取操作中在RL2处从存储器单元的所述第一子集读取存储器单元；
在第二读取操作中在RL1处从存储器单元的所述第一子集读取存储器单元；且
对所述第一和第二读取操作的结果执行异或XOR数据运算；且
其中所述控制电路***被配置成使用所述XOR数据运算的结果确定存储器单元的所述第二子集。
12.根据权利要求9所述的存储***，
其中所述第一页为所述上部页，且所述多个页的剩余页包含所述下部页，
其中为了针对存储在存储器单元的所述第一子集的所述上部页上的第一数据确定存储器单元的所述第二子集，所述控制电路***被配置成：
从存储器单元的所述第一子集识别被编程为L0的存储器单元，且
其中，为了编程存储器单元的所述第二子集，所述控制电路***被配置成：
将来自存储器单元的所述第一子集的被编程为L0的所识别存储器单元编程到层级1(L1)。
13.根据权利要求12所述的存储***，
其中每一二层级存储器单元包括三个读取层级，所述三个读取层级包含L0和L1之间的读取层级1(RL1)，
其中，为了从存储器单元的所述第一子集识别被编程为L0的存储器单元，所述控制电路***被配置成：
在第一读取操作中在RL1处从存储器单元的所述第一子集读取存储器单元，且
其中所述控制电路***被配置成使用所述第一读取操作的结果确定存储器单元的所述第二子集。
14.根据权利要求1所述的存储***，
其中多层级存储器单元的所述群组包括四层级存储器单元的群组，每一四层级存储器单元限定四个页和十六个层级，其中所述四个页包括下部页、上部页、额外页和顶部页，且其中所述十六个层级包含层级0(L0)到层级15(L15)，
其中所述第一页为所述四个页中的一个，且所述多个页的剩余页包含所述四个页的剩余三个页，且
其中所述第二层级是所述第一层级的后续层级。
15.根据权利要求1所述的存储***，
其中所述控制电路***被配置成响应于将所述第一数据从所述存储***上的第一位置移动到第二位置，提供安全地移除存储在所述第一位置处的所述第一数据的指示。
16.根据权利要求1所述的存储***，
其中所述控制电路***被配置成响应于所述选择性地重写所述第一数据的指示，将至少一个软擦除脉冲提供到存储在所述第一页上的所述第一数据以引起分布重叠。
17.根据权利要求1所述的存储***，其包括：
主机装置，其包括主机处理器和易失性存储器单元的群组；
主机接口，其被配置成启用所述存储***和所述主机装置之间的通信；
存储器控制器；以及
存储器装置，其包括装置控制器多层级存储器单元的所述群组，其中多层级存储器单元的所述群组包含多层级非易失性存储器单元的群组，
其中所述控制电路***包含所述存储器控制器或所述装置控制器中的至少一个，且
其中每一多层级存储器单元的多个层级限定所述多个页。
18.一种方法，其包括：
在存储***的控制电路***处接收选择性地重写存储在所述存储***的多层级存储器单元群组的第一子集的第一页上的第一数据的指示，每一多层级存储器单元包括多个页；
使用所述控制电路***响应于所述选择性地重写所述第一数据的指示从所述第一子集确定存储器单元的第二子集，所述第二子集响应于从第一层级到第二层级的编程将更改所述第一页上的所述第一数据的读取输出，且维持所述多个页的剩余页的读取输出；以及
将存储器单元的所述第二子集从所述第一层级编程到所述第二层级以安全地移除存储在所述第一页上的所述第一数据，同时维持所述多个页的剩余页上的数据。
19.根据权利要求18所述的方法，
其中多层级存储器单元的所述群组包括三层级存储器单元的群组，每一三层级存储器单元限定三个页和八个层级，其中所述三个页包括下部页、上部页和额外页，且其中所述八个层级包含层级0(L0)到层级7(L7)，
其中所述第一页为所述三个页中的一个，且所述多个页的剩余页包含所述三个页的剩余两个页，且
其中所述第二层级是所述第一层级的后续层级。
20.根据权利要求18所述的方法，
其中多层级存储器单元的所述群组包括二层级存储器单元的群组，每一二层级存储器单元限定两个页和四个层级，其中所述两个页包括下部页和上部页，且其中所述四个层级包含层级0(L0)到层级3(L3)，
其中所述第一页为所述两个页中的一个，且所述多个页的剩余页包含所述两个页中的另一个，且
其中所述第二层级是所述第一层级的后续层级。
21.根据权利要求18所述的方法，
其中多层级存储器单元的所述群组包括四层级存储器单元的群组，每一四层级存储器单元限定四个页和十六个层级，其中所述四个页包括下部页、上部页、额外页和顶部页，且其中所述十六个层级包含层级0(L0)到层级15(L15)，
其中所述第一页为所述四个页中的一个，且所述多个页的剩余页包含所述四个页的剩余三个页，且
其中所述第二层级是所述第一层级的后续层级。
22.一种非暂时性装置可读存储介质，至少一个所述非暂时性装置可读存储介质包括指令，所述指令当由存储***的控制电路***执行时致使所述存储***执行包括以下操作的操作：
接收选择性地重写存储在所述存储***的多层级存储器单元群组的第一子集的第一页上的第一数据的指示，每一多层级存储器单元包括多个页；
响应于所述选择性地重写所述第一数据的指示从所述第一子集确定存储器单元的第二子集，所述第二子集响应于从第一层级到第二层级的编程将更改所述第一页上的所述第一数据的读取输出，且维持所述多个页的剩余页的读取输出；以及
将存储器单元的所述第二子集从所述第一层级编程到所述第二层级以安全地移除存储在所述第一页上的所述第一数据，同时维持所述多个页的剩余页上的数据。
23.根据权利要求22所述的装置可读存储介质，
其中多层级存储器单元的所述群组包括三层级存储器单元的群组，每一三层级存储器单元限定三个页和八个层级，其中所述三个页包括下部页、上部页和额外页，且其中所述八个层级包含层级0(L0)到层级7(L7)，
其中所述第一页为所述三个页中的一个，且所述多个页的剩余页包含所述三个页的剩余两个页，且
其中所述第二层级是所述第一层级的后续层级。
24.根据权利要求22所述的装置可读存储介质，
其中多层级存储器单元的所述群组包括二层级存储器单元的群组，每一二层级存储器单元限定两个页和四个层级，其中所述两个页包括下部页和上部页，且其中所述四个层级包含层级0(L0)到层级3(L3)，
其中所述第一页为所述两个页中的一个，且所述多个页的剩余页包含所述两个页中的另一个，且
其中所述第二层级是所述第一层级的后续层级。
25.根据权利要求22所述的装置可读存储介质，
其中多层级存储器单元的所述群组包括四层级存储器单元的群组，每一四层级存储器单元限定四个页和十六个层级，其中所述四个页包括下部页、上部页、额外页和顶部页，且其中所述十六个层级包含层级0(L0)到层级15(L15)，
其中所述第一页为所述四个页中的一个，且所述多个页的剩余页包含所述四个页的剩余三个页，且
其中所述第二层级是所述第一层级的后续层级。
CN202010219372.9A 2019-03-25 2020-03-25 安全数据移除 Active CN111736759B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/363,741 2019-03-25
US16/363,741 US10922010B2 (en) 2019-03-25 2019-03-25 Secure data removal

Publications (2)

Publication Number Publication Date
CN111736759A true CN111736759A (zh) 2020-10-02
CN111736759B CN111736759B (zh) 2021-09-07

Family

ID=72606058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010219372.9A Active CN111736759B (zh) 2019-03-25 2020-03-25 安全数据移除

Country Status (2)

Country Link
US (2) US10922010B2 (zh)
CN (1) CN111736759B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11836373B2 (en) 2019-03-25 2023-12-05 Micron Technology, Inc. Modified erase

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522229B2 (en) * 2017-08-30 2019-12-31 Micron Technology, Inc. Secure erase for data corruption
US11995328B2 (en) * 2022-08-18 2024-05-28 Micron Technology, Inc. Single-level cell block storing data for migration to multiple multi-level cell blocks

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103814409A (zh) * 2011-07-28 2014-05-21 桑迪士克科技股份有限公司 使用以二进制格式和多状态格式写入的数据的比较的非易失性存储器中的写入后读取
CN107093448A (zh) * 2012-05-04 2017-08-25 三星电子株式会社 存储***及其操作方法
WO2019046230A1 (en) * 2017-08-31 2019-03-07 Micron Technology, Inc. ERASING PAGE CONTROL
US20190088340A1 (en) * 2017-09-21 2019-03-21 Toshiba Memory Corporation Memory system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110208898A1 (en) 2010-02-23 2011-08-25 Samsung Electronics Co., Ltd. Storage device, computing system, and data management method
US9245653B2 (en) 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
US20160034217A1 (en) 2014-07-31 2016-02-04 Samsung Electronics Co., Ltd. Memory controller configured to control data sanitization and memory system including the same
KR20160016481A (ko) 2014-07-31 2016-02-15 삼성전자주식회사 데이터 완전삭제를 제어하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
CN105701021B (zh) * 2014-12-10 2021-03-02 慧荣科技股份有限公司 数据储存装置及其数据写入方法
KR102545166B1 (ko) 2016-07-26 2023-06-19 삼성전자주식회사 파일을 안전하게 삭제하는 호스트, 스토리지 시스템 및 호스트의 동작방법
US9703494B1 (en) 2016-09-26 2017-07-11 Intel Corporation Method and apparatus for protecting lower page data during programming in NAND flash
US10522229B2 (en) * 2017-08-30 2019-12-31 Micron Technology, Inc. Secure erase for data corruption
US10319445B1 (en) * 2017-11-30 2019-06-11 Western Digital Technologies, Inc. Programming unprogrammed upper page during lower page programming of multi-level storage cells
CN111104044B (zh) * 2018-10-25 2024-04-30 上海宝存信息科技有限公司 数据储存装置及其适应性数据读取方法
US10922010B2 (en) 2019-03-25 2021-02-16 Micron Technology, Inc. Secure data removal
US10892025B2 (en) * 2019-06-13 2021-01-12 Western Digital Technologies, Inc. Soft erase and programming of nonvolatile memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103814409A (zh) * 2011-07-28 2014-05-21 桑迪士克科技股份有限公司 使用以二进制格式和多状态格式写入的数据的比较的非易失性存储器中的写入后读取
CN107093448A (zh) * 2012-05-04 2017-08-25 三星电子株式会社 存储***及其操作方法
WO2019046230A1 (en) * 2017-08-31 2019-03-07 Micron Technology, Inc. ERASING PAGE CONTROL
US20190088340A1 (en) * 2017-09-21 2019-03-21 Toshiba Memory Corporation Memory system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11836373B2 (en) 2019-03-25 2023-12-05 Micron Technology, Inc. Modified erase

Also Published As

Publication number Publication date
US10922010B2 (en) 2021-02-16
CN111736759B (zh) 2021-09-07
US11836373B2 (en) 2023-12-05
US20200310672A1 (en) 2020-10-01
US20210157506A1 (en) 2021-05-27

Similar Documents

Publication Publication Date Title
CN111108499B (zh) Nand存储器装置、相关方法及机器可读媒体
US11720489B2 (en) Scheme to improve efficiency of device garbage collection in memory devices
US11735269B2 (en) Secure erase for data corruption
CN113994432A (zh) 快闪存储器块报废策略
CN111736759B (zh) 安全数据移除
CN113129978B (zh) 使用奇偶校验增加存储器存取并行性
US11163692B2 (en) Memory constrained translation table management
CN111381778B (zh) 从异步功率损耗中恢复存储器
CN114115716B (zh) 使用半良块的存储器装置虚拟块
CN112214422A (zh) 静态slc高速缓存的动态大小
US11537484B2 (en) Salvaging bad blocks in a memory device
CN112041931A (zh) 跟踪逻辑块地址的数据温度
CN111538610A (zh) 具有改进型扫描的存储器装置错误检测
CN111966614B (zh) 内部通信接口管理
US11436078B2 (en) NAND parity information techniques for systems with limited RAM

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant