CN111725137A - 一种半导体器件的形成方法 - Google Patents

一种半导体器件的形成方法 Download PDF

Info

Publication number
CN111725137A
CN111725137A CN201910212132.3A CN201910212132A CN111725137A CN 111725137 A CN111725137 A CN 111725137A CN 201910212132 A CN201910212132 A CN 201910212132A CN 111725137 A CN111725137 A CN 111725137A
Authority
CN
China
Prior art keywords
layer
forming
fin
semiconductor substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910212132.3A
Other languages
English (en)
Other versions
CN111725137B (zh
Inventor
纪世良
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910212132.3A priority Critical patent/CN111725137B/zh
Publication of CN111725137A publication Critical patent/CN111725137A/zh
Application granted granted Critical
Publication of CN111725137B publication Critical patent/CN111725137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明实施例提供了一种半导体器件的形成方法。本发明实施例通过刻蚀预定的鳍部和所述鳍部下方的半导体衬底，形成第二浅沟槽隔离结构。能够避免半导体器件形成缺陷，提高半导体器件的良率。

Description

一种半导体器件的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
随着集成电路的制造工艺的不断发展，现有的集成电路的特征尺寸不断减小。
然而，现有的半导体器件中会出现缺陷，半导体器件的良率有待提高。
发明内容
有鉴于此，本发明实施例提供了一种半导体器件的形成方法，所述方法包括：
提供半导体衬底，所述半导体衬底上形成有多个鳍部，相邻所述鳍部之间的区域为第一间距区域或第二间距区域；
形成覆盖所述半导体衬底和所述鳍部的停止层；
形成覆盖所述停止层的介质层；
刻蚀所述第一间距区域的所述半导体衬底，形成第一浅沟槽隔离结构；
刻蚀相邻所述第一浅沟槽隔离结构之间的至少一个所述鳍部和至少一个所述鳍部下方的半导体衬底，形成第二浅沟槽隔离结构。
进一步地，所述介质层的材料为氧化硅，所述停止层包括硅层。
进一步地，所述停止层还包括位于硅层下方的氧化硅层。
进一步地，所述第一间距区域的尺寸大于所述第二间距区域的尺寸。
进一步地，在所述刻蚀所述第一间距区域的所述半导体衬底前，所述方法还包括：
刻蚀所述第一间距区域的所述介质层。
进一步地，在所述刻蚀所述第一间距区域的所述半导体衬底后，所述方法还包括：
采用湿法刻蚀工艺去除所述介质层。
进一步地，在所述采用湿法刻蚀工艺去除所述介质层后，所述方法还包括：
氧化所述停止层中的硅层。
进一步地，在所述氧化所述停止层后，所述方法还包括：
采用湿法刻蚀工艺去除所述停止层。
进一步地，在所述刻蚀预定的鳍部和所述鳍部下方的半导体衬底前，所述方法还包括：
形成覆盖所述鳍部的保护层；
形成覆盖所述保护层的掩膜层，所述掩膜层在预定的鳍部上方具有开口。
进一步地，在所述刻蚀预定的鳍部和所述鳍部下方的半导体衬底后，所述方法还包括：
采用剥离工艺去除所述掩膜层；
采用湿法刻蚀工艺去除所述保护层。
进一步地，在采用湿法刻蚀工艺去除所述保护层后，所述方法还包括：
采用湿法刻蚀工艺去除所述停止层。
本发明实施例通过刻蚀预定的鳍部和所述鳍部下方的半导体衬底，形成第二浅沟槽隔离结构。能够避免半导体器件形成缺陷，提高半导体器件的良率。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是SRAM器件的一个存储单元的电路图；
图2是SRAM器件的一个存储单元的结构的俯视图；
图3和图4是SRAM的鳍部的截面示意图；
图5-图8是对比例的半导体器件的形成方法的各步骤结构示意图；
图9是对比例的半导体器件的形成方法所形成的具有缺陷的结构示意图；
图10-图11是另一对比例的半导体器件的形成方法的各步骤结构示意图；
图12是本发明实施例的半导体器件的形成方法的流程图；
图13-图24是本发明实施例的半导体器件的形成方法的各步骤结构示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。在本发明的描述中，除非另有说明，“多层”的含义是两层或两层以上。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。为便于描述这里可以使用诸如“在…之下”、“在...下面”、“下”、“在…之上”、“上”等空间关系术语以描述如附图所示的一个元件或特征与另一个(些)元件或特征之间的关系。应当理解，空间关系术语旨在概括除附图所示取向之外器件在使用或操作中的器件的不同取向。例如，如果附图中的器件翻转过来，被描述为“在”其他元件或特征“之下”或“下面”的元件将会在其他元件或特征的“上方”。因此，示范性术语“在...下面”就能够涵盖之上和之下两种取向。器件可以采取其他取向(旋转90度或在其他取向)，这里所用的空间关系描述符被相应地解释。
静态随机存取存储器(Static Random-Access Memory，SRAM)是随机存取存储器的一种。以SRAM为例，SRAM一个存储单元的电路图如图1所示，SRAM一个存储单元中包括PU1、PU2、PD1、PD2、PG1以及PG2六个场效应晶体管。图2是SRAM一个存储单元的结构的俯视图。如图2所示，所述SRAM包括鳍部11和栅极结构16。在形成图2所示的结构的过程中，先形成相同间隔的多个鳍部，由于需要形成不同类型的半导体结构，因此，要刻蚀部分区域的鳍部。图3和图4是SRAM的鳍部的截面示意图。在形成该如图3所示的结构的过程中，会刻蚀区域1的鳍部。在形成该如图4所示的结构的过程中，需要刻蚀区域1的鳍部和区域2的鳍部，以及刻蚀区域2的半导体衬底，形成浅沟槽隔离结构。在后续工艺中，在所述鳍部上形成图案化的栅极结构，由此，在半导体衬底上形成PU1、PU2、PD1、PD2、PG1以及PG2等不同的晶体管，以形成具有图1所示电路结构的SRAM的存储单元。然而，由于半导体器件的特征尺寸的不断减小，在较小节点的工艺制程中，现有的设备无法制造满足要求的鳍部间距。同时，浅沟槽隔离区的尺寸也无法达到目标的尺寸。现有的生产工艺无法确保半导体器件的性能。
在一个对比例中，半导体器件的形成方法包括如下步骤：
步骤S1、刻蚀预定的鳍部。
步骤S2、形成覆盖鳍部的氧化层。
步骤S3、刻蚀预定区域，以形成浅沟槽隔离结构(Shallow Trench Isolation，STI)。
在步骤S1中，刻蚀预定的鳍部11。
具体地，如图5所示，在所述鳍部11的上方分别形成有介质层12和光刻胶层13。所述光刻胶层13在所述预定鳍部11的上方具有开口。如图6所示，刻蚀所述光刻胶层的开口区域，以去除预定的鳍部。
在去除预定的鳍部后，去除所述光刻胶层和所述介质层。
在步骤S2中，形成覆盖鳍部11的氧化层14。
具体地，如图7所示，形成覆盖鳍部11的氧化层14。
在步骤S3中，刻蚀预定区域，以形成浅沟槽隔离结构15。
具体地，如图8所示，刻蚀预定区域，以形成浅沟槽隔离结构15。
然而，采用该方法会形成如图9中区域3所示的缺陷，浅沟槽隔离结构的轮廓不规则。此外，在刻蚀预定的鳍部11后，会出现硅残留，以及刻蚀深度不足的情况。这些缺陷都会影响半导体器件的良率。
产生缺陷的原因主要是刻蚀鳍部和形成鳍部下方的浅沟槽隔离结构在两个步骤形成，更容易形成缺陷。
在另一个对比例中，半导体器件的形成方法包括如下步骤：
步骤S4、形成光刻胶层。
步骤S5、刻蚀预定区域，以形成浅沟槽隔离结构。
如图10所示，在步骤S4中，形成光刻胶层21。
具体地，所述半导体衬底的鳍部11上方覆盖有介质层14，在所述介质层上形成掩膜层，所述掩膜层在预定区域具有开口。
如图11所示，在步骤S5中，刻蚀预定区域，以形成浅沟槽隔离结构15。
应理解，在本实施例中，两个浅沟槽隔离结构之间间隔4个鳍部，在其他实现方式中，两个浅沟槽隔离结构之间也可以间隔3个鳍部，在此不做限制。
在该对比例中，由于鳍部间距的缩小，相邻的预定区域距离太近，导致没有工艺窗口(Process Window，PW)，无法达到光刻条件。需要将两个掩膜板重叠，才能实现刻蚀，这样会出现刻蚀偏差，影响半导体器件的性能。
有鉴于此，本发明实施例提供一种半导体器件的形成方法，可以解决对比例中形成半导体器件过程中出现的缺陷，提高半导体器件的良率。本发明实施例以形成SRAM为例进行说明，应理解，本发明实施例所述的方法也可以用于形成其他半导体器件。
图12是本发明实施例的半导体器件的形成方法的流程图。如图12所示，本发明实施例的半导体器件的形成方法包括如下步骤：
步骤S100、提供半导体衬底。其中，所述半导体衬底上形成有多个鳍部，相邻所述鳍部之间的区域为第一间距区域或第二间距区域。
步骤S200、形成覆盖所述半导体衬底和所述鳍部的停止层。
步骤S300、形成覆盖所述停止层的介质层。
步骤S400、刻蚀所述第一间距区域的所述半导体衬底。形成第一浅沟槽隔离结构。
步骤S500、刻蚀相邻所述第一浅沟槽隔离结构之间的至少一个所述鳍部和至少一个所述鳍部下方的半导体衬底，形成第二浅沟槽隔离结构。
可选地，在步骤S400前，本发明实施例的半导体器件的形成方法还包括：
步骤S400a、刻蚀所述第一间距区域的所述介质层。
可选地，在步骤S400后，本发明实施例的半导体器件的形成方法还包括：
步骤S400b、采用湿法刻蚀工艺去除所述介质层。
可选地，在步骤S500前或在步骤S500后，本发明实施例的半导体器件的形成方法还包括：
步骤S500a、氧化所述停止层中的硅层。
可选地，在步骤S500前，本发明实施例的半导体器件的形成方法还包括：
步骤S500b、形成覆盖所述鳍部的保护层。
步骤S500c、形成覆盖所述保护层的掩膜层，所述掩膜层的预定的鳍部上方具有开口。
可选地，在步骤S500后，本发明实施例的半导体器件的形成方法还包括：
步骤S500d、采用剥离工艺去除所述掩膜层。
步骤S500e、采用湿法刻蚀工艺去除所述保护层。
步骤S500f、采用湿法刻蚀工艺去除所述停止层。
如图13所示，在步骤S100中，提供半导体衬底10。其中，所述半导体衬底上形成有多个鳍部101，相邻所述鳍部101之间的区域为第一间距区域102或第二间距区域103。其中，所述第一间距区域102的尺寸大于所述第二间距区域103的尺寸。
可选地，所述鳍部101上方还形成有隔离层(图中未示出)。
在步骤S100中的半导体衬底10可为硅单晶衬底、锗单晶衬底或硅锗单晶衬底。可替换地，半导体衬底10还可为绝缘体上硅(SOI)衬底、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)、绝缘体上锗(GeOI)、硅上外延层结构的衬底或化合物半导体衬底。所述化合物半导体衬底包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或镝化铟。优选地，所述半导体衬底10为硅单晶衬底。在所述半导体衬底10表面还可以形成若干外延界面层或应变层等结构以提高半导体器件的电学性能。
如图14所示，在步骤S200中，形成覆盖所述半导体衬底10和所述鳍部101的停止层20。
具体地，所述停止层20包括硅层。所述停止层20还包括位于硅层下方的氧化硅层。所述停止层20的厚度较薄，两层停止层20的厚度小于所述鳍部101之间的间距。可选的，所述停止层20中的氧化硅层的厚度大约是100埃。所述氧化硅层可以采用原子层沉积工艺形成。
所述停止层20用于保护鳍部101，避免在后续的刻蚀工艺中破坏所述鳍部101。所述停止层20包括硅层和氧化硅层，硅层和氧化硅层在相同的刻蚀条件下，具有不同的刻蚀速率，由此，能够更好的保护鳍部101。
如图15所示，在步骤S300中，形成覆盖所述停止层20的介质层30。
所述介质层30用于填平所述鳍部的间隙，形成平坦的表面，便于在鳍部上方形成掩膜。
具体地，所述介质层30的材料可以是氧化硅(SiO2)、氮化硅(Si3N4)和氮氧化硅(SiON)等绝缘材料。
所述介质层30的形成方法可以是采用本领域技术人员所知的任何技术，优选采用采用化学气相沉积法(Chemical Vapor Deposition，CVD)，例如低温化学气相沉积(LowTemperature Chemical Vapor Deposition，LTCVD)、低压化学气相沉积(Low PressureChemical Vapor Deposition，LPCVD)、快热化学气相沉积(Rapid Thermo Chemical VaporDeposition，RTCVD)、原子层沉积(Atomics Layer Deposition，ALD)工艺、离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)等。优选采用原子层沉积工艺以形成致密氧化硅。
如图16所示，在步骤S400a中，刻蚀所述第一间距区域102的所述介质层30。
具体地，去除第一间距区域102的介质层30。可以采用湿法刻蚀工艺去除所述介质层30。
在一种可选的实现方式中，可以采用两种不同的刻蚀方法，先后刻蚀第一间距区域102的介质层30和第一间距区域的停止层20。以露出第一间距区域的半导体衬底10。
如图17所示，在步骤S400中，刻蚀所述第一间距区域102的所述半导体衬底10。形成第一浅沟槽隔离结构104。
具体地，刻蚀所述第一间距区域102，形成第一浅沟槽隔离结构104。
在本步骤中，可以采用特定的刻蚀方法，使得对半导体衬底的刻蚀速率大于对介质层的刻蚀速率。由此，可以将介质层30以及停止层20作为掩膜，刻蚀第一间距区域102的半导体衬底10，在第一间距区域102形成第一浅沟槽隔离结构104。
如图18所示，在步骤S400b中，采用湿法刻蚀工艺去除所述介质层30。
在本步骤中，去除所有的介质层30，去除后的半导体结构的截面如图18所示。
在本步骤中，所述停止层中包括硅层，去除介质层30的刻蚀工艺不会刻蚀或较少刻蚀硅层，因此所述停止层能够起到保护所述鳍部和半导体衬底的作用。
如图19所示，在步骤S500a中，氧化所述停止层20中的硅层。
具体地，可以采用加热氧化的方法氧化所述停止层20中的硅层。形成材料为氧化硅的新的停止层20’。
如图20所示，在步骤S500b中，形成覆盖所述鳍部11的保护层40。
所述保护层40用于填充所述鳍部11的间隙，以在鳍部上方形成一个平整的平面，便于后续在保护层40上方形成掩膜图案。
具体地，所述保护层40的材料可以是氧化硅、氮化硅和氮氧化硅等绝缘材料。
在一种可选的实现方式中，所述保护层40的材料为氧化硅。
具体地，所述保护层40的形成方法可以采用本领域技术人员所知的任何技术，优选采用化学气相沉积法，例如低温化学气相沉积、低压化学气相沉积、快热化学气相沉积、等离子体增强化学气相沉积等。
在步骤S500c中，形成覆盖所述保护层40的掩膜层50，所述掩膜层50在预定的鳍部101上方具有开口。
具体的，所述掩膜层50的形成方法为在所述保护层40的上方涂覆光刻胶，采用光刻工艺固化所述光刻胶，形成具有预定图案的掩膜层50。
如图21所示，在步骤S500中，刻蚀相邻所述第一浅沟槽隔离结构104之间的至少一个所述鳍部101和至少一个所述鳍部101下方的半导体衬底10，形成第二浅沟槽隔离结构105。
具体地，可以选择能够对介质层、停止层和鳍部的刻蚀速率基本相同的刻蚀方法。例如，等离子体刻蚀。具体地，可以采用CF4/H2或CHF3作为刻蚀气体的等离子体刻蚀工艺，刻蚀预定的鳍部101和所述鳍部101下方的半导体衬底10。
在本实施例中，将所述鳍部101以及所述鳍部101下方的半导体衬底的刻蚀在一个步骤中完成，能够避免在对比例中出现的各种缺陷。
应理解，在本发明实施例中，刻蚀相邻第一浅沟槽隔离结构之间的一个鳍部，在其他的实施方式中，也可以根据不同器件的需要而刻蚀其他部分的鳍部，或者也可以同时刻蚀去除相邻第一浅沟槽隔离结构之间的两个相邻的鳍部。
如图22所示，在步骤S500d中，采用剥离工艺去除所述掩膜层50。
具体地，主要采用两种方法去除掩膜层50，第一，采用氧气(O2)进行干法刻蚀，氧气与光刻胶发生化学反应，可将光刻胶去除；第二，还可采用湿法去胶法，例如，采用硫酸(H2SO4)和双氧水(H2O2)的混合溶液可将光刻胶去除。
如图23所示，在步骤S500e中，采用湿法刻蚀工艺去除所述保护层40。
如图24所示，在步骤S500f中，采用湿法刻蚀工艺去除所述停止层20’。
可选地，所述保护层40的材料和所述停止层20’的材料都为氧化硅时，可以在同一湿法刻蚀工艺中去除所述停止层20’和所述保护层40。由此，可以减少工艺流程，提高效率。
在另一种可选的实现方式中，本发明实施例的半导体器件的形成方法包括如下步骤：
步骤S100、提供半导体衬底。其中，所述半导体衬底上形成有多个鳍部，相邻所述鳍部之间的区域为第一间距区域或第二间距区域。
步骤S200、形成覆盖所述半导体衬底和所述鳍部的停止层。
步骤S300、形成覆盖所述停止层的介质层。
步骤S400a、刻蚀所述第一间距区域的所述介质层。
步骤S400、刻蚀所述第一间距区域的所述半导体衬底。形成第一浅沟槽隔离结构。
步骤S400b、采用湿法刻蚀工艺去除所述介质层。
步骤S500b、形成覆盖所述鳍部的保护层。
步骤S500c、形成覆盖所述保护层的掩膜层，所述掩膜层的预定的鳍部上方具有开口。
步骤S500、刻蚀相邻所述第一浅沟槽隔离结构之间的至少一个所述鳍部和至少一个所述鳍部下方的半导体衬底，形成第二浅沟槽隔离结构。
步骤S500d、采用剥离工艺去除所述掩膜层。
步骤S500e、采用湿法刻蚀工艺去除所述保护层。
步骤S500a、氧化所述停止层中的硅层。
在本实施例中，通过步骤S400a和步骤S400两种不同的刻蚀工艺来形成第一浅沟槽隔离结构。应理解，在又一种可选的实现方式中，可以选择能够对介质层30、停止层20和半导体衬底的刻蚀速率相近的刻蚀方法，在步骤S400a和步骤S400对介质层30、停止层20和半导体衬底10的预定区域进行刻蚀。例如，采用等离子体刻蚀法，去除预定区域的所述介质层30、停止层20和半导体衬底10。
在后续工艺中，采用不同形状的掩膜刻蚀所述结构，以及形成栅极结构、源区、漏区以及金属互连结构等，以得到完整的半导体器件。所述停止层可以在后续的刻蚀工艺过程中去除。
本发明实施例通过刻蚀预定的鳍部和所述鳍部下方的半导体衬底，形成第二浅沟槽隔离结构。能够避免半导体器件形成缺陷，提高半导体器件的良率。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有多个鳍部，相邻所述鳍部之间的区域为第一间距区域或第二间距区域；
形成覆盖所述半导体衬底和所述鳍部的停止层；
形成覆盖所述停止层的介质层；
刻蚀所述第一间距区域的所述半导体衬底，形成第一浅沟槽隔离结构；
刻蚀相邻所述第一浅沟槽隔离结构之间的至少一个所述鳍部和至少一个所述鳍部下方的半导体衬底，形成第二浅沟槽隔离结构。
2.根据权利要求1所述的形成方法，其特征在于，所述介质层的材料为氧化硅，所述停止层包括硅层。
3.根据权利要求2所述的形成方法，其特征在于，所述停止层还包括位于硅层下方的氧化硅层。
4.根据权利要求1所述的形成方法，其特征在于，所述第一间距区域的尺寸大于所述第二间距区域的尺寸。
5.根据权利要求1所述的形成方法，其特征在于，在所述刻蚀所述第一间距区域的所述半导体衬底前，所述方法还包括：
刻蚀所述第一间距区域的所述介质层。
6.根据权利要求1所述的形成方法，其特征在于，在所述刻蚀所述第一间距区域的所述半导体衬底后，所述方法还包括：
采用湿法刻蚀工艺去除所述介质层。
7.根据权利要求6所述的形成方法，其特征在于，在所述采用湿法刻蚀工艺去除所述介质层后，所述方法还包括：
氧化所述停止层中的硅层。
8.根据权利要求7所述的形成方法，其特征在于，在所述氧化所述停止层后，所述方法还包括：
采用湿法刻蚀工艺去除所述停止层。
9.根据权利要求1所述的形成方法，其特征在于，在所述刻蚀预定的鳍部和所述鳍部下方的半导体衬底前，所述方法还包括：
形成覆盖所述鳍部的保护层；
形成覆盖所述保护层的掩膜层，所述掩膜层在预定的鳍部上方具有开口。
10.根据权利要求8所述的形成方法，其特征在于，在所述刻蚀预定的鳍部和所述鳍部下方的半导体衬底后，所述方法还包括：
采用剥离工艺去除所述掩膜层；
采用湿法刻蚀工艺去除所述保护层。
11.根据权利要求10所述的形成方法，其特征在于，在采用湿法刻蚀工艺去除所述保护层后，所述方法还包括：
采用湿法刻蚀工艺去除所述停止层。
CN201910212132.3A 2019-03-20 2019-03-20 一种半导体器件的形成方法 Active CN111725137B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910212132.3A CN111725137B (zh) 2019-03-20 2019-03-20 一种半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910212132.3A CN111725137B (zh) 2019-03-20 2019-03-20 一种半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN111725137A true CN111725137A (zh) 2020-09-29
CN111725137B CN111725137B (zh) 2023-06-23

Family

ID=72562430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910212132.3A Active CN111725137B (zh) 2019-03-20 2019-03-20 一种半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN111725137B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120091511A1 (en) * 2010-10-19 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-fin device by self-aligned castle fin formation
CN103474397A (zh) * 2012-06-06 2013-12-25 台湾积体电路制造股份有限公司 制造finfet器件的方法
US20150249127A1 (en) * 2014-03-03 2015-09-03 Globalfoundries Inc. Methods of forming fins for finfet semiconductor devices and selectively removing some of the fins by performing a cyclical fin cutting process
KR20160045532A (ko) * 2014-10-17 2016-04-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 FinFET 격리를 위한 방법 및 구조
US20170053835A1 (en) * 2015-08-18 2017-02-23 Globalfoundries Inc. Dual liner cmos integration methods for finfet devices
CN106960794A (zh) * 2016-01-11 2017-07-18 中芯国际集成电路制造(上海)有限公司 鳍部的形成方法和鳍式场效应管的形成方法
CN106960793A (zh) * 2016-01-11 2017-07-18 中芯国际集成电路制造(上海)有限公司 鳍部的形成方法和鳍式场效应管的形成方法
CN107346759A (zh) * 2016-05-06 2017-11-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107887439A (zh) * 2016-09-29 2018-04-06 台湾积体电路制造股份有限公司 鳍状场效晶体管结构的形成方法
US10121882B1 (en) * 2017-11-30 2018-11-06 Intel Corporation Gate line plug structures for advanced integrated circuit structure fabrication
CN108987345A (zh) * 2017-06-05 2018-12-11 格芯公司 具有双浅沟槽隔离及可调内外鳍片轮廓的鳍片制程

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120091511A1 (en) * 2010-10-19 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-fin device by self-aligned castle fin formation
CN103474397A (zh) * 2012-06-06 2013-12-25 台湾积体电路制造股份有限公司 制造finfet器件的方法
US20150249127A1 (en) * 2014-03-03 2015-09-03 Globalfoundries Inc. Methods of forming fins for finfet semiconductor devices and selectively removing some of the fins by performing a cyclical fin cutting process
KR20160045532A (ko) * 2014-10-17 2016-04-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 FinFET 격리를 위한 방법 및 구조
CN106158864A (zh) * 2014-10-17 2016-11-23 台湾积体电路制造股份有限公司 用于FinFET隔离的方法和结构
US20170053835A1 (en) * 2015-08-18 2017-02-23 Globalfoundries Inc. Dual liner cmos integration methods for finfet devices
CN106960794A (zh) * 2016-01-11 2017-07-18 中芯国际集成电路制造(上海)有限公司 鳍部的形成方法和鳍式场效应管的形成方法
CN106960793A (zh) * 2016-01-11 2017-07-18 中芯国际集成电路制造(上海)有限公司 鳍部的形成方法和鳍式场效应管的形成方法
CN107346759A (zh) * 2016-05-06 2017-11-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107887439A (zh) * 2016-09-29 2018-04-06 台湾积体电路制造股份有限公司 鳍状场效晶体管结构的形成方法
CN108987345A (zh) * 2017-06-05 2018-12-11 格芯公司 具有双浅沟槽隔离及可调内外鳍片轮廓的鳍片制程
US10121882B1 (en) * 2017-11-30 2018-11-06 Intel Corporation Gate line plug structures for advanced integrated circuit structure fabrication

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
潘柏臣;张保国;赵帅;周朝旭;: "用于最新技术节点Ge和SiGe的CMP技术研究进展", 微纳电子技术, no. 09 *

Also Published As

Publication number Publication date
CN111725137B (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
US10049919B2 (en) Semiconductor device including a target integrated circuit pattern
TWI662702B (zh) 半導體元件、鰭式場效電晶體元件及半導體元件的製造方法
CN107346759B (zh) 半导体结构及其制造方法
US10276443B2 (en) Insulating layer next to fin structure and method of removing fin structure
KR20060130680A (ko) 트랜치 절연 영역 형성 방법
US20090068838A1 (en) Method for forming micropatterns in semiconductor device
US9799564B2 (en) Semiconductor structure having contact holes between sidewall spacers and fabrication method there of
US20080217702A1 (en) Semiconductor device and method of fabricating isolation region
CN107785315B (zh) 半导体结构的形成方法
CN107017203B (zh) 半导体元件的制造方法
TWI593105B (zh) 半導體裝置結構之形成方法
CN114446769A (zh) 半导体器件的制备方法
KR20050013824A (ko) 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
JP2008218999A (ja) 半導体装置の製造方法
US9214392B1 (en) Method of forming contact hole and semiconductor structure with contact plug
TWI704598B (zh) 形成深溝渠於半導體基板內的方法及深溝渠隔離結構
CN106856189B (zh) 浅沟槽隔离结构及其形成方法
US20060223277A1 (en) Method of manufacturing a semiconductor memory device
CN111725137B (zh) 一种半导体器件的形成方法
CN111524793A (zh) 一种半导体结构及形成方法
CN112652518B (zh) 一种半导体器件的形成方法
JP4499623B2 (ja) 半導体素子の製造方法
KR19990025534A (ko) 트렌치 소자분리 영역 형성방법
TWI786490B (zh) 半導體結構及其形成方法
US11569121B2 (en) Methods for forming semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant