CN111723030B - 存储器***及存储器***的控制方法 - Google Patents
存储器***及存储器***的控制方法 Download PDFInfo
- Publication number
- CN111723030B CN111723030B CN201910738594.9A CN201910738594A CN111723030B CN 111723030 B CN111723030 B CN 111723030B CN 201910738594 A CN201910738594 A CN 201910738594A CN 111723030 B CN111723030 B CN 111723030B
- Authority
- CN
- China
- Prior art keywords
- communication information
- virtual channel
- priority
- instruction
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 251
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004891 communication Methods 0.000 claims abstract description 164
- 230000002093 peripheral effect Effects 0.000 claims abstract description 11
- 238000012545 processing Methods 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000004044 response Effects 0.000 claims 6
- 230000010365 information processing Effects 0.000 description 66
- 238000010586 diagram Methods 0.000 description 14
- 101000874142 Homo sapiens Probable ATP-dependent RNA helicase DDX46 Proteins 0.000 description 7
- 102100035725 Probable ATP-dependent RNA helicase DDX46 Human genes 0.000 description 7
- 238000000605 extraction Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 4
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System (AREA)
Abstract
本发明的实施方式涉及一种存储器***及存储器***的控制方法。存储器***包括非易失性存储器及控制器。控制器经由依据***组件高速互连规格的多个虚拟通道与外部装置进行通信，而控制非易失性存储器。控制器对将第1虚拟通道与第1优先级建立关联，将第2虚拟通道与低于第1优先级的第2优先级建立关联的优先级关系信息进行管理，且接收与第1优先级对应的第1通信信息或与第2优先级对应的第2通信信息，在接收到第1通信信息的情况，使用第1虚拟通道对外部装置请求与第1通信信息相关的第3通信信息，在接收到第2通信信息的情况，使用第2虚拟通道对外部装置请求与第2通信信息相关的第4通信信息。
Description
相关申请
本申请享受以日本专利申请2019-52380号(申请日：2019年3月20日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式主要涉及一种存储器***及存储器***的控制方法。
背景技术
SSD(Solid State Drive，固态驱动器)具备非易失性半导体存储器，且具有依据特定规格的接口。SSD与信息处理装置是依据特定规格对例如指令、用户数据、完成通知(completion)等进行收发。例如，SSD是依据特定规格将从信息处理装置接收的用户数据写入至非易失性半导体存储器，并向信息处理装置发送从非易失性半导体存储器读取的用户数据。
发明内容
实施方式提供一种可在具备存储器***的网络环境中提高QoS(Quality OfService，服务品质)的存储器***及存储器***的控制方法。
实施方式的存储器***包括非易失性存储器及控制器。控制器经由依据PCIExpress规格的虚拟通道与外部装置进行通信，而控制非易失性存储器。控制器对将第1虚拟通道与第1优先级建立关联，将第2虚拟通道与低于第1优先级的第2优先级建立关联的优先级关系信息进行管理，且接收与第1优先级对应的第1通信信息或与所述第2优先级对应的第2通信信息，在接收到所述第1通信信息的情况下，使用所述第1虚拟通道对所述外部装置请求与所述第1通信信息相关的第3通信信息，在接收到所述第2通信信息的情况下，使用所述第2虚拟通道对所述外部装置请求与所述第2通信信息相关的第4通信信息。
附图说明
图1是表示本实施方式的信息处理***的构成的一例的框图。
图2是表示本实施方式的优先级关系信息的一例的数据结构图。
图3是表示在本实施方式的信息处理***的启动时所执行的初始化处理的一例的序列图。
图4是表示通过本实施方式的信息处理***所执行的用户数据的读取处理的一例的序列图。
图5是表示通过本实施方式的信息处理***所执行的用户数据的写入处理的一例的序列图。
图6是表示通过本实施方式的存储器***所执行的读取处理的一例的序列图。
图7是表示通过本实施方式的存储器***所执行的写入处理的一例的序列图。
具体实施方式
以下，参照图式对实施方式进行说明。在以下说明中，对在实质上相同的功能及构成要素，标注相同符号，仅在需要时进行重复说明。
在本实施方式中，存储器***依据用以与外部的信息处理装置进行通信的第1规格。另外，存储器***也可组入至信息处理装置。
此外，存储器***依据与第1规格不同的第2规格，执行信息处理装置发行的指令。
在以下说明中，以第1规格为PCI Express(Peripheral Component InterconnectExpress，***组件高速互连)(以下，记为PCIe)，第2规格为NVM Express(Non-VolatileMemory Express，非易失性存储器高速规格)(以下，记为NVMe)的情况为例进行说明。然而，第1规格及第2规格可适宜变更。
在以下说明中，以依据PCIe规格及NVMe规格对通信信息进行通信及处理的情况为例进行说明。此处，所谓通信信息，例如设为指令通知、指令请求、指令、用户数据、或完成通知等的总称。
图1是表示本实施方式的信息处理***1A的构成的一例的框图。
信息处理***1A包括信息处理装置1及存储器***2。
信息处理装置1也可记为例如主机设备。信息处理装置1也可为例如个人电脑、服务器装置、客户端装置、移动电话、移动信息终端、摄影装置、传感器装置等。
在本实施方式中，存储器***2是以SSD的情况为例进行说明，但相同的构成及功能可应用在例如HDD(Hard Disk Drive，硬盘驱动器)、存储卡、包括HDD及SSD的混合型存储器***、光盘装置等各种各样的非易失性存储装置的任一个。
首先，对信息处理装置1的构成进行说明。
信息处理装置1包括存储器3、芯片集4B及处理器4。但是，本实施方式中所说明的信息处理装置1的构成及动作为一例，并不限于此。
存储器3存储软件SW、PRP(Physical Region Pointer，物理区域指针)5、向存储器***2写入的用户数据3W、从存储器***2读取的用户数据3R。另外，PRP例如被定义为NVMe规格，例如表示用户数据的目的地或获取源。
芯片集4B是根据处理器4的指示来进行信息处置装置1与存储器***2之间的通信。
处理器4是通过执行存储器3中所存储的软件SW，而作为通信控制部4A发挥功能。软件SW例如可为作业***，也可为应用程序，也可为驱动器等。处理器4也可以电子电路形式形成。
通信控制部4A是对芯片集4B发出指示，使用芯片集4B而控制信息处理装置1与存储器***2之间的通信。以下，为了简化，说明时省略关于芯片集4B的说明。
通信控制部4A在信息处理装置1与存储器***2开始通信时的初始化处理中，向存储器***2发送关于存储器***2的能力的信息(以下，简称为能力信息)的查询，并从存储器***2接收与查询对应的能力信息。
通信控制部4A基于从存储器***2接收到的能力信息，而决定可在信息处理装置1与存储器***2之间的通信中使用的虚拟通道(Virtual Channel)的数量。虚拟通道例如被定义为PCIe规格。所谓虚拟通道，例如为在逻辑上将1个物理线路视为多个通信线路的线路。通信控制部4A例如基于下文所说明的存储器***2的PCIe控制器11所具备的VirtualChannel Capability register(虚拟通道功能暂存器的信息来决定可使用的虚拟通道的数量。
在本实施方式中，可使用的虚拟通道的数量为5个，在信息处理装置1与存储器***2之间的通信中可使用虚拟通道VC0～VC4。另外，在本实施方式中，虚拟通道的数量只要为2以上即可。更具体而言，虚拟通道的数量为2以上，只要为以PCIe规格支援的最大的虚拟通道数量以下即可。
通信控制部4A将送往存储器***2的指令通知向存储器***2发送。此处的指令通知例如被定义为NVMe规格。
通信控制部4A使用多个虚拟通道中的由存储器***2所决定的虚拟通道，从存储器***2接收与指令通知对应的指令请求。
通信控制部4A使用由存储器***2所决定的虚拟通道，向存储器***2发送与指令请求对应的指令。
通信控制部4A使用由存储器***2所决定的虚拟通道，从存储器***2接收PRP请求。
通信控制部4A从存储器3读取与PRP请求对应的PRP5，并使用由存储器***2所决定的虚拟通道向存储器***2发送PRP5。
通信控制部4A在向存储器***2发送的指令为读取指令的情况下，使用由存储器***2所决定的虚拟通道从存储器***2接收与PRP5对应的用户数据3R，并将用户数据3R存储在存储器3中。通信控制部4A在接收到用户数据3R后，使用由存储器***2所决定的虚拟通道从存储器***2接收完成通知。
通信控制部4A在向存储器***2发送的指令为写入指令的情况下，使用由存储器***2所决定的虚拟通道从存储器***2接收与PRP5对应的写入请求。通信控制部4A从存储器3读取与写入请求对应的用户数据3W，并使用由存储器***2所决定的虚拟通道向存储器***2发送用户数据3W。通信控制部4A在发送用户数据3W后，使用由存储器***2所决定的虚拟通道从存储器***2接收完成通知。
另外，通信控制部4A也可通过信息处理装置1的其他构成要素代替处理器4来实现。也可将处理器4与芯片集4B组合。例如，处理器4与芯片集4B也可以1个芯片或1个封装体形式形成。此外，处理器4、芯片集4B及存储器3也可以1个芯片或1个封装体形式形成。
其次，对存储器***2的构成进行说明。但是，本实施方式中所说明的存储器***2的构成及动作为一例，并不限于此。
存储器***2包括控制器7、存储器8、及非易失性存储器10。作为存储器8，例如也可使用DRAM(Dynamic Random Access Memory，动态随机存取存储器)。
在本实施方式中，控制器7也可如例如SoC(System-on-a-chip，单芯片***)等以电子电路形式形成。控制器7的各功能可通过专用硬件实现，也可通过令处理器执行如固件等的软件而实现。另外，也可将控制器7与存储器8组合。例如，控制器7与存储器8也可以1个芯片或1个封装体形式形成。此外，控制器7、存储器8及非易失性存储器10也可以1个芯片或1个封装体形式形成。
控制器7包括前端7F、后端7B及读取/写入控制器9。控制器7从信息处理装置1接收指令，根据指令控制非易失性存储器10。例如，控制器7在从信息处理装置1接收到读取指令的情况下，执行对非易失性存储器10的读取处理。控制器7在从信息处理装置1接收到写入指令的情况下，执行对非易失性存储器10的写入处理。
前端7F包括对依据PCIe规格的动作进行控制的PCIe控制器11、及对依据NVMe规格的动作进行控制的NVMe控制器12。
PCIe控制器11在与信息处理装置1之间执行依据PCIe规格的通信。PCIe控制器11具备依据PCIe规格的未图示的Virtual Channel Capability Register。
PCIe控制器11具备与信息处理装置1与存储器***2之间的多个虚拟通道VC0～VC4分别对应的缓冲存储器110～114。另外，也可使用如队列等其他种类的暂时存储装置代替缓冲存储器110～114。
缓冲存储器110～114分别将使用所对应的虚拟通道VC0～VC4从信息处理装置1接收到的通信信息暂时地存储。此外，缓冲存储器110～114分别将使用所对应的虚拟通道VC0～VC4向信息处理装置1发送的通信信息暂时地存储。
即，PCIe控制器11将从信息处理装置1分别使用虚拟通道VC0～VC4接收到的通信信息存储在与所使用的虚拟通道VC0～VC4对应的缓冲存储器110～114中。PCIe控制器11将缓冲存储器110～114中所存储的通信信息存储在分别对应的队列电路130～134中。
此外，PCIe控制器11使用分别对应的虚拟通道VC0～VC4向信息处理装置1发送缓冲存储器110～114中所存储的通信信息。
PCIe控制器11在信息处理装置1与存储器***2开始通信时的初始化处理中，当从信息处理装置1接收能力信息的查询时，向信息处理装置1发送能力信息。
PCIe控制器11将关于可使用的虚拟通道VC0～VC4的信息发送至NVMe控制器12，该NVMe控制器12将可使用的虚拟通道VC0～VC4与关于NVMe的优先级信息建立关系，由此产生优先级关系信息6，并将优先级关系信息6存储在存储器8中。也可由存储器***2内的其他模组进行优先级关系信息6的产生、及向存储器8中的存储。
PCIe控制器11从信息处理装置1接收指令通知。PCIe控制器11将接收到的指令通知发送至NVMe控制器12。NVMe控制器12从存储器8读取优先级关系信息6，基于可通过指令通知而识别的关于NVMe的优先级与优先级关系信息6来决定虚拟通道VC0～VC4中的应使用的虚拟通道。PCIe控制器11将指令请求存储在与所决定的虚拟通道对应的缓冲存储器110中，并使用所决定的虚拟通道向信息处理装置1发送指令请求。
NVMe控制器12包括仲裁部13、及多个DMA(Direct Memory Access，直接存储器存取)电路140～144。NVMe控制器12的仲裁部13基于优先级关系信息6执行如下排程，即，优先地选择与优先级被设定得较高的虚拟通道对应的队列电路130～134中所存储的通信信息。具体而言，仲裁部13实现以NVMe规格定义的Weighted Round Robin with UrgentPriority Class Arbitration(WRRUPCA，紧急优先级仲裁加权循环调度算法)。NVMe控制器12根据WRRUPCA的结构选择多个队列电路130～134中所存储的通信信息，并对所选择的通信信息进行处理。多个队列电路130～134分别例如设为提交队列(Submission Queue：SQ)。
NVMe控制器12中的NVMe指令的处理阶段包括“指令提取与解释”“PRP提取与解释”“数据传输”“完成通知的发行”此4个阶段。
仲裁部13具备多个队列电路130～134。仲裁部13是例如使用WRRUPCA，从各队列电路130～134中所存储的通信信息根据优先级选择成为处理对象的通信信息。
在本实施方式中，为了优先执行优先级较高的处理对象，而使用所述WRRUPCA等演算法。然而，也可使用根据优先级选择处理对象的其他演算法来代替WRRUPCA。
队列电路130～134与多个虚拟通道VC0～VC4分别对应。队列电路130～134采用先进先出方式。
NVMe控制器12基于通过仲裁部13而选择为处理对象的通信信息，执行指令提取与解释、PRP提取与解释、用户数据的传输、或完成通知的发行等。
DMA电路140～144与多个虚拟通道VC0～VC4分别对应。
后端7B包括处理器15。处理器15包括存储器16。存储器16是以与虚拟通道VC0～VC4分别对应的方式划分为区域160～164。存储器16例如也可采用先进先出方式。存储器16也可为在处理器15的外部具备，而处理器15可执行对外部的存储器16的写入及读取。
处理器15与所述仲裁部13同样地，根据优先级关系信息6及例如WRRUPCA执行：经由读取/写入控制器9将各区域160～164中所存储的用户数据写入至非易失性存储器10中的处理、及将经由读取/写入控制器9从非易失性存储器10读取的用户数据存储在各区域160～164中的处理。另外，处理器15也可使用根据优先级来选择处理对象的区域的其他演算法来代替WRRUPCA。
非易失性存储器10例如也可设为非易失性的半导体存储器。非易失性存储器10例如设为NAND(Not AND，非及)型闪速存储器，但也可为NOR(Not or,非或)型闪速存储器、MRAM(Magnetoresistive Random Access Memory：磁阻随机存取存储器)、PRAM(Phasechange Random Access Memory：相变随机存取存储器)、ReRAM(Resistive RandomAccess Memory：可变电阻随机存取存储器)、FeRAM(Ferroelectric Random AccessMemory，铁电随机存取存储器)等其他非易失性半导体存储器。例如，非易失性存储器10也可为磁性存储器等。例如，非易失性存储器10也可为三维结构的半导体存储器。
非易失性存储器10在逻辑上被分割为多个名称空间，也可将各名称空间和与虚拟通道VC0～VC4对应的各区域100～104建立对应关系。在本实施方式中，名称空间例如依据NVMe规格。控制器7通过使用名称空间ID进行针对非易失性存储器10的各种控制，而可仅控制非易失性存储器10中的特定空间。
在将队列电路130～134中所存储的用户数据写入至非易失性存储器10中的写入处理中，DMA电路140～144分别根据仲裁部13的控制，从与虚拟通道VC0～VC4对应的队列电路130～134向存储器16内的区域160～164进行用户数据的传送。处理器15向读取/写入控制器9发送从存储器16的区域160～164读取的用户数据。读取/写入控制器9从处理器15接收存储器16的各区域160～164中所存储的用户数据。读取/写入控制器9对非易失性存储器10的区域100～104的各个进行与虚拟通道VC0～VC4对应的用户数据的写入。
此外，在将从非易失性存储器10读取的用户数据存储在PCIe控制器11的缓冲存储器110～111中的处理中，读取/写入控制器9从非易失性存储器10的区域100～104读取与虚拟通道VC0～VC4分别对应的用户数据，并将所读取的用户数据发送至处理器15。处理器15经由读取/写入控制器9接收从各区域100～104读取的用户数据，并将所接收的用户数据分别存储在存储器16的各区域160～164中。DMA电路140～144分别根据优先级关系信息6，从存储器16内的区域160～164向PCIe控制器11的缓冲存储器110～114进行用户数据的传送。
图2是表示优先级关系信息6的一例的数据结构图。
优先级关系信息6包括关于NVMe的优先级信息61、及关于PCIe的优先级信息62。在该图2中，优先级关系信息6是将关于PCIe规格的多个虚拟通道VC0～VC4、与关于NVMe的多个优先级建立关系。
控制器7通过从存储器8读取优先级关系信息6，可识别与用在收发通信信息的虚拟通道对应的关于NVMe的优先级。此外，控制器7在从存储器8读取优先级关系信息6，并识别出关于NVMe的优先级的情况下，可识别与该关于NVMe的优先级对应的虚拟通道。
关于NVMe的优先级信息61是WRRUPCA中所使用的优先级，例如包括低优先级、中优先级、高优先级、紧急优先级、管理员这些优先级。这些优先级的大小关系例如为低优先级＜中优先级＜高优先级＜紧急优先级＜管理员。
关于PCIe的优先级信息62依据以PCIe规格定义的各虚拟通道VC0～VC4的优先级。在图2中，关于PCIe的优先级信息62例如具有VC0的优先级＜VC1的优先级＜VC2的优先级＜VC3的优先级＜VC4的优先级这种大小关系。
优先级关系信息6是将低优先级与VC0建立关系，将中优先级与VC1建立关系，将高优先级与VC2建立关系，将紧急优先级与VC3建立关系，将管理员与VC4建立关系。
在控制器7中，越是优先级较大的通信信息越可比优先级较小的通信信息而言被先进行收发及处理。由此，可提高QoS(Quality of Service)。
另外，图2的优先级关系信息6为示例，可进行适宜变更。例如，也可对关于NVMe的优先级信息61的1个项目，将多个虚拟通道与其建立关系。也可对1个虚拟通道，将关于NVMe的优先级信息61的多个项目与其建立关系。
PCIe控制器11基于关于PCIe的优先级信息62来执行用以对越是优先级相对较高的通信信息越优先地进行处理(例如通信信息的发送或接收)的排程。
NVMe控制器12基于关于NVMe的优先级信息61来执行用以对越是优先级相对较高的通信信息越优先地进行处理(例如指令的提取、PRP的提取、用户数据的传输、完成通知的发行等)的排程。
图3是表示在本实施方式的信息处理***1A的启动时所执行的初始化处理的一例的序列图。另外，图3的初始化处理也可在信息处理装置1与存储器***2的通信建立时而非启动时执行。
当在信息处理***1A的启动时执行初始化处理时，在步骤S301中，信息处理装置1向存储器***2发送存储器***2的能力信息的查询。能力信息例如包括存储器***2中的虚拟通道的支援数。
在步骤S302中，存储器***2的PCIe控制器11向信息处理装置1发送能力信息。信息处理装置1从存储器***2接收能力信息。
在步骤S303中，信息处理装置1基于从存储器***2接收的能力信息，而决定可在信息处理装置1与存储器***2之间使用的虚拟通道的数量(在本实施方式中为5个)。
图4是表示通过本实施方式的信息处理***1A所执行的用户数据3R的读取处理的一例的序列图。
在步骤S401中，信息处理装置1的通信控制部4A使用虚拟通道VC0～VC4中的任一个向存储器***2发送送往存储器***2的指令通知。
在步骤S402中，存储器***2的PCIe控制器11从信息处理装置1接收指令通知。如此，存储器***2的PCIe控制器11根据指令通知来识别指令的关于NVMe的优先级信息。PCIe控制器11基于所识别的关于NVMe的优先级信息与优先级关系信息6，而从存储器***2所支援的虚拟通道VC0～VC4中决定应使用的虚拟通道。
以下，以决定了虚拟通道VC0作为应使用的虚拟通道的情况为例进行说明。另外，在由存储器***2决定虚拟通道VC1～VC4的任一个作为应使用的虚拟通道的情况下，也同样如此。
在步骤S403中，存储器***2的PCIe控制器11使用步骤S402中所决定的虚拟通道VC0，向信息处理装置1发送与指令通知对应的指令请求。
在步骤S404中，信息处理装置1的通信控制部4A在从存储器***2接收指令请求时，使用步骤S402中所决定的虚拟通道VC0，向存储器***2发送与指令请求对应的指令。
在步骤S405中，存储器***2的PCIe控制器11将从信息处理装置1接收的指令存储在与虚拟通道VC0对应的缓冲存储器110中。NVMe控制器12将缓冲存储器110中所存储的指令存储在与步骤S402中所决定的虚拟通道VC0对应的队列电路130中。所述步骤S403～S405中的处理例如相当于NVMe控制器12的指令提取。
在步骤S406中，存储器***2的NVMe控制器12根据仲裁部13的控制而进行队列电路130中所存储的指令的解释。
在步骤S407中，存储器***2的PCIe控制器11使用步骤S402中所决定的虚拟通道VC0，向信息处理装置1发送与所解释的指令对应的PRP请求。
在步骤S408中，信息处理装置1的通信控制部4A在从存储器***2接收PRP请求时，使用步骤S402中所决定的虚拟通道VC0，向存储器***2发送与PRP请求对应的PRP5。
在步骤S409中，存储器***2的PCIe控制器11将从信息处理装置1接收的PRP5存储在与虚拟通道VC0对应的缓冲存储器110中。NVMe控制器12将缓冲存储器110中所存储的PRP5存储在与步骤S402中所决定的虚拟通道VC0对应的队列电路130中。所述步骤S407～S409中的处理例如相当于NVMe控制器12的PRP提取。
在步骤S410中，存储器***2的NVMe控制器12根据仲裁部13的控制而进行队列电路130中所存储的PRP的解释。
在步骤S411中，存储器***2的控制器7基于PRP的解释结果，从非易失性存储器10读取用户数据3R并存储在缓冲存储器110中。
在步骤S412中，存储器***2的PCIe控制器11使用步骤S402中所决定的虚拟通道VC0，向信息处理装置1发送缓冲存储器110中所存储的用户数据3R。
在步骤S413中，存储器***2的NVMe控制器12将完成通知存储在缓冲存储器110中。存储器***2的PCIe控制器11使用步骤S402中所决定的虚拟通道VC0，向信息处理装置1发送缓冲存储器110中所存储的完成通知。该步骤S413中的处理例如相当于NVMe控制器12的完成通知的发行。
图5是表示通过本实施方式的信息处理***1A所执行的用户数据3W的写入处理的一例的序列图。
从步骤S501至步骤S510为止的处理由于与所述图4的从步骤S401至步骤S410为止相同，故而省略说明。
在步骤S511中，存储器***2的PCIe控制器11使用步骤S502中所决定的虚拟通道VC0，向信息处理装置1发送写入数据请求。
在步骤S512中，信息处理装置1的通信控制部4A在从存储器***2接收写入数据请求时，从存储器3读取与写入数据请求对应的用户数据3W，并向存储器***2发送用户数据3W。
在步骤S513中，存储器***2的PCIe控制器11将从信息处理装置1接收的用户数据3W存储在与虚拟通道VC0对应的缓冲存储器110中。NVMe控制器12将缓冲存储器110中所存储的用户数据3W存储在与步骤S502中所决定的虚拟通道VC0对应的队列电路130中。
在步骤S514中，存储器***2的NVMe控制器12根据仲裁部13的控制，经由后端7B、读取/写入控制器9将队列电路130中所存储的用户数据3W写入至非易失性存储器10中。
在步骤S515中，存储器***2的NVMe控制器12将完成通知存储在缓冲存储器110中。存储器***2的PCIe控制器11使用步骤S502中所决定的虚拟通道VC0，向信息处理装置1发送缓冲存储器110中所存储的完成通知。
图6是表示通过本实施方式的存储器***2所执行的读取处理的一例的序列图。图6与所述图4的步骤S411对应。在图6中，为了简化说明，而利用1个方块9-10将读取/写入控制器9及非易失性存储器10汇总记载。在关于图6的以下说明中，为了简化说明，而主要说明虚拟通道VC0及与该虚拟通道VC0相关的构成要素，省略虚拟通道VC1～VC4及与该虚拟通道VC1～VC4相关的构成要素的相关说明。
在步骤S601中，NVMe控制器12基于PRP的解释结果，向后端7B指示读取。
在步骤S602中，后端7B基于来自NVMe控制器12的读取的指示，对读取/写入控制器9指示读取。
在步骤S603中，读取/写入控制器9从与所决定的虚拟通道VC0对应的非易失性存储器10的区域100读取用户数据3R。
在步骤S604中，读取/写入控制器9向后端7B发送用户数据3R。
在步骤S605中，后端7B将从读取/写入控制器9接收的用户数据3R存储在与所决定的虚拟通道VC0对应的存储器16的区域160中。
在步骤S606中，NVMe控制器12的DMA电路140根据基于优先级关系信息6的排程，而读取存储器16的区域160中所存储的用户数据3R。
在步骤S607中，DMA电路140将从存储器16的区域160读取的用户数据3R存储在与所决定的虚拟通道VC0对应的PCIe控制器11的缓冲存储器110中。
图7是表示通过本实施方式的存储器***2所执行的写入处理的一例的序列图。图7与所述图5的步骤S514对应。在图7中，为了简化说明，而利用1个方块9-10将读取/写入控制器9及非易失性存储器10汇总记载。在关于图7的以下说明中，为了简化说明，而主要说明虚拟通道VC0及与该虚拟通道VC0相关的构成要素，省略虚拟通道VC1～VC4及与该虚拟通道VC1～VC4相关的构成要素的相关说明。
在步骤S701中，NVMe控制器12根据仲裁部13的控制，向后端7B指示写入。DMA电路140从与所决定的虚拟通道VC0对应的队列电路130获取用户数据3W，并向与所决定的虚拟通道VC0对应的存储器16的区域160传送用户数据3W。
在步骤S702中，后端7B基于来自NVMe控制器12的写入的指示，对读取/写入控制器9指示写入，并向读取/写入控制器9发送区域160中所存储的用户数据3W。
在步骤S703中，读取/写入控制器9向与所决定的虚拟通道VC0对应的非易失性存储器10的区域100写入用户数据3W。
在步骤S704中，读取/写入控制器9向后端7B发送写入结束通知。
在步骤S705中，后端7B向NVMe控制器12发送写入结束通知。
对通过以上所说明的本实施方式的信息处理***1A所获得的效果进行说明。
在本实施方式中，存储器***2对将关于NVMe的优先级信息61与关于PCIe的优先级信息62建立关系的优先级关系信息6进行管理。在本实施方式中，在信息处理装置1与存储器***2之间，以NVMe规格将优先级设定得较高的通信信息是使用优先级较高的虚拟通道来进行收发，以NVMe规格将优先级设定得较低的通信信息是使用优先级较低虚拟通道来进行收发。
如此，本实施方式的存储器***2的控制器7可考虑依据NVMe规格的通信信息的优先级而执行依据PCIe规格的网络通信(例如应使用的虚拟通道的决定)。
在本实施方式中，可对每个虚拟通道VC0～VC4进行依据NVMe规格的优先级不同的通信信息的收发。进而，在本实施方式中，从存储器***2从信息处理装置1接收指令通知起至存储器***2向信息处理装置1发送完成通知为止，与依据PCIe规格的虚拟通道VC0～VC4建立关系而执行依据NVMe规格的处理。因此，可提高存储器***2的QoS。
在本实施方式中，后端7B的处理器15根据优先级而区分使用存储器16的区域160～164，由此可对非易失性存储器10实现根据优先级的例如写入或读取的处理。
在本实施方式中，可使用例如名称空间等来独立地管理非易失性存储器10的区域100～104，可与虚拟通道VC0～VC4的优先级及名称空间对应地执行对非易失性存储器10的写入或读取。
如上所述，在本实施方式的存储器***2的控制器7中，可将使用依据PCIe规格的虚拟通道VC0～VC4的通信、与针对依据NVMe规格的通信信息的优先顺序建立关联，可提高具备存储器***2的网络环境及存储器***2中所执行的处理的QoS。
虽然已对本发明的若干实施方式进行了说明，但这些实施方式是作为示例而提出的，并不意图限定发明的范围。这些新颖的实施方式可以其他各种形态实施，且在不脱离发明的主旨的范围内进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求所记载的发明及其均等范围内。
Claims (19)
1.一种存储器***，其特征在于具备：
非易失性存储器；及
控制器，经由依据***组件高速互连规格的包含第1虚拟通道及第2虚拟通道的多个虚拟通道与外部装置进行通信，而控制所述非易失性存储器；且
所述第1虚拟通道是于所述***组件高速互连规格中被定义为具有第1优先级，所述第2虚拟通道是于所述***组件高速互连规格中被定义为具有低于所述第1优先级的第2优先级，
所述控制器是：
管理优先级关系信息，所述优先级关系信息是将所述第1虚拟通道与在不同于所述***组件高速互连规格的第2规格中被定义的第3优先级建立关联，将所述第2虚拟通道与在所述第2规格中被定义为低于所述第3优先级的第4优先级建立关联，
接收与所述第3优先级对应的第1通信信息或与所述第4优先级对应的第2通信信息，且
响应于接收到所述第1通信信息，基于接收到所述第1通信信息以前已经管理的所述优先级关系信息，选择所述第1虚拟通道作为用来对所述外部装置请求与所述第1通信信息相关的第3通信信息的所述多个虚拟通道中的一个虚拟通道，且使用所述第1虚拟通道，对所述外部装置请求所述第3通信信息，
响应于接收到所述第2通信信息，基于接收到所述第2通信信息以前已经管理的所述优先级关系信息，选择所述第2虚拟通道作为用来对所述外部装置请求与所述第2通信信息相关的第4通信信息的所述多个虚拟通道中的一个虚拟通道，且使用所述第2虚拟通道，对所述外部装置请求所述第4通信信息。
2.根据权利要求1所述的存储器***，其特征在于：所述第2规格是非易失性存储器高速规格。
3.根据权利要求1所述的存储器***，其特征在于：
所述控制器根据所述第3优先级与所述第4优先级而对所述第3通信信息与所述第4通信信息进行处理。
4.根据权利要求1所述的存储器***，其特征在于还具备用以存储所述优先级关系信息的存储器，且
所述控制器是
基于所述存储器中所存储的所述优先级关系信息，对与所述第1虚拟通道对应的所述第3优先级及与所述第2虚拟通道对应的所述第4优先级进行识别。
5.根据权利要求1所述的存储器***，其特征在于：
所述第1通信信息是指令通知，
所述第3通信信息是指令，
所述控制器是：
从所述外部装置接收所述指令通知，
基于所述指令通知，识别所述指令与所述第3优先级及所述第4优先级中的哪个优先级建立关联，
基于所识别的所述优先级与所述优先级关系信息，从所述多个虚拟通道中决定要使用的虚拟通道，
使用已决定的虚拟通道向所述外部装置发送指令请求，
使用所述已决定的虚拟通道从所述外部装置接收与所述指令请求对应的所述指令。
6.根据权利要求1所述的存储器***，其特征在于：
与所述第1通信信息相关的通信信息是使用所述第1虚拟通道而非使用所述第2虚拟通道在所述控制器与所述外部装置之间被收发，
与所述第2通信信息相关的通信信息是使用所述第2虚拟通道而非使用所述第1虚拟通道在所述控制器与所述外部装置之间被收发。
7.根据权利要求6所述的存储器***，其特征在于：
所述第1通信信息是与第1指令相关的第1指令通知，
与所述第1通信信息相关的所述通信信息是关于所述第1指令的第1指令请求、所述第1指令、基于所述第1指令的执行而在所述控制器与所述外部装置之间被收发的第1用户数据、或关于所述第1指令的第1完成通知，
所述第2通信信息是关于第2指令的第2指令通知，
与所述第2通信信息相关的所述通信信息是关于所述第2指令的第2指令请求、所述第2指令、基于所述第2指令的执行而在所述控制器与所述外部装置之间被收发的第2用户数据、或关于所述第2指令的第2完成通知。
8.根据权利要求1所述的存储器***，其特征在于：
所述控制器是
使用所述第1虚拟通道向所述外部装置发送与所述第1通信信息相关的第5通信信息，且
使用所述第2虚拟通道向所述外部装置发送与所述第2通信信息相关的第6通信信息。
9.根据权利要求8所述的存储器***，其特征在于：
所述第1通信信息是关于第1指令的第1指令通知，
所述第5通信信息是关于所述第1指令的第1指令请求、基于所述第1指令的执行而从所述控制器向所述外部装置发送的第1用户数据、或关于所述第1指令的第1完成通知，
所述第2通信信息是关于第2指令的第2指令通知，
所述第6通信信息是关于所述第2指令的第2指令请求、基于所述第2指令的执行而从所述控制器向所述外部装置发送的第2用户数据、或关于所述第2指令的第2完成通知。
10.根据权利要求8所述的存储器***，其特征在于：
所述控制器是
使用所述第1虚拟通道从所述外部装置接收与所述第1通信信息相关的第7通信信息，且
使用所述第2虚拟通道从所述外部装置接收与所述第2通信信息相关的第8通信信息。
11.根据权利要求1所述的存储器***，其特征在于：
所述第1通信信息是关于第1指令的第1指令通知，
所述第3通信信息是所述第1指令，
所述第2通信信息是关于第2指令的第2指令通知，
所述第4通信信息是所述第2指令。
12.根据权利要求1所述的存储器***，其特征在于：
所述控制器是
具备与所述多个虚拟通道分别对应的多个队列电路，
将从所述外部装置经由所述第1虚拟通道所接收的所述第3通信信息存储在所述多个队列电路中的与所述第1虚拟通道对应的第1队列电路中，将从所述外部装置经由所述第2虚拟通道所接收的所述第4通信信息存储在所述多个队列电路中的与所述第2虚拟通道对应的第2队列电路中，且
比所述第2队列电路中所存储的所述第4通信信息优先地处理所述第1队列电路中所存储的所述第3通信信息。
13.根据权利要求12所述的存储器***，其特征在于：
所述控制器是
还具备与所述多个虚拟通道分别对应的多个缓冲存储器，
将从所述外部装置经由所述第1虚拟通道所接收的所述第3通信信息存储在所述多个缓冲存储器中的与所述第1虚拟通道对应的第1缓冲存储器中，然后将所述第1缓冲存储器中所存储的所述第3通信信息存储在所述第1队列电路中，
将从所述外部装置经由所述第2虚拟通道所接收的所述第4通信信息存储在与所述多个缓冲存储器中的与所述第2虚拟通道对应的第2缓冲存储器中，然后将所述第2缓冲存储器中所存储的所述第4通信信息存储在所述第2队列电路中，且比所述第2缓冲存储器中所存储的所述第4通信信息优先地处理所述第1缓冲存储器中所存储的所述第3通信信息。
14.根据权利要求13所述的存储器***，其特征在于：
所述控制器还具备
与所述多个虚拟通道分别对应的多个数据传输电路、及
包括与所述多个虚拟通道分别对应的存储器区域的存储器，且
所述多个数据传输电路中的与所述第1虚拟通道对应的第1数据传输电路将与所述第1队列电路中所存储的所述第3通信信息相关的第1用户数据存储在所述多个存储器区域中的与所述第1虚拟通道对应的第1存储器区域中，
所述多个数据传输电路中的与所述第2虚拟通道对应的第2数据传输电路将与所述第2队列电路中所存储的所述第4通信信息相关的第2用户数据存储在所述多个存储器区域中的与所述第2虚拟通道对应的第2存储器区域中，
所述第1数据传输电路比所述第2数据传输电路优先执行处理。
15.根据权利要求14所述的存储器***，其特征在于：
所述控制器还具备控制器电路，
该控制器电路是将所述第1存储器区域中所存储的所述第1用户数据及所述第2存储器区域中所存储的所述第2用户数据写入至所述非易失性存储器中，且比所述第2存储器区域中所存储的所述第2用户数据优先地处理所述第1存储器区域中所存储的所述第1用户数据。
16.一种存储器***，其特征在于具备：
非易失性存储器；及
控制器，经由物理线路与外部装置连接，经由所述物理线路中的作为多个逻辑通信线路的多个虚拟通道与外部装置进行通信，而控制所述非易失性存储器，所述多个虚拟通道包含第1虚拟通道及第2虚拟通道；且
所述第1虚拟通道是于第1规格中被定义为具有第1优先级，所述第2虚拟通道是于所述第1规格中被定义为具有低于所述第1优先级的第2优先级，
所述控制器是：
管理优先级关系信息，所述优先级关系信息是将所述第1虚拟通道与在不同于所述第1规格的第2规格中被定义的第3优先级建立关联，将所述第2虚拟通道与在所述第2规格中被定义为低于所述第3优先级的第4优先级建立关联，
接收与所述第3优先级对应的第1通信信息或与所述第4优先级对应的第2通信信息，且
响应于接收到所述第1通信信息，基于接收到所述第1通信信息以前已经管理的所述优先级关系信息，选择所述第1虚拟通道作为用来对所述外部装置请求与所述第1通信信息相关的第3通信信息的所述多个虚拟通道中的一个虚拟通道，且使用所述第1虚拟通道，对所述外部装置请求所述第3通信信息，
响应于接收到所述第2通信信息，基于接收到所述第2通信信息以前已经管理的所述优先级关系信息，选择所述第2虚拟通道作为用来对所述外部装置请求与所述第2通信信息相关的第4通信信息的所述多个虚拟通道中的一个虚拟通道，且使用所述第2虚拟通道，对所述外部装置请求所述第4通信信息。
17.一种存储器***的控制方法，其特征在于该存储器***具备非易失性存储器及控制器，且所述控制器经由依据***组件高速互连规格的包含第1虚拟通道及第2虚拟通道的多个虚拟通道与外部装置进行通信，而控制所述非易失性存储器，且
所述第1虚拟通道是于所述***组件高速互连规格中被定义为具有第1优先级，所述第2虚拟通道是于所述***组件高速互连规格中被定义为具有低于所述第1优先级的第2优先级，
所述存储器***的控制方法具备：
通过所述控制器而参照优先级关系信息，该优先级关系信息将所述第1虚拟通道与在不同于所述***组件高速互连规格的第2规格中被定义的第3优先级建立关联，将所述第2虚拟通道与在所述第2规格中被定义为低于所述第3优先级的第4优先级建立关联，且被存储于存储装置；
通过所述控制器而接收与所述第3优先级对应的第1通信信息或与所述第4优先级对应的第2通信信息；
响应于接收到所述第1通信信息，通过所述控制器，基于接收到所述第1通信信息以前已经管理的所述优先级关系信息，选择所述第1虚拟通道作为用来对所述外部装置请求与所述第1通信信息相关的第3通信信息的所述多个虚拟通道中的一个虚拟通道，且使用所述第1虚拟通道，对所述外部装置请求所述第3通信信息；及
响应于接收到所述第2通信信息，通过所述控制器，基于接收到所述第2通信信息以前已经管理的所述优先级关系信息，选择所述第2虚拟通道作为用来对所述外部装置请求与所述第2通信信息相关的第4通信信息的所述多个虚拟通道中的一个虚拟通道，且使用所述第2虚拟通道，对所述外部装置请求所述第4通信信息。
18.一种存储器***，其特征在于具备：
非易失性存储器；及
控制器，经由依据***组件高速互连规格的多个虚拟通道与外部装置进行通信，而控制所述非易失性存储器；且
所述控制器是：
管理优先级关系信息，所述优先级关系信息是将第1虚拟通道与第1优先级建立关联，将第2虚拟通道与低于所述第1优先级的第2优先级建立关联，
接收与所述第1优先级对应的第1通信信息或与所述第2优先级对应的第2通信信息，且
在接收到所述第1通信信息的情况下，基于所述优先级关系信息，使用所述第1虚拟通道，对所述外部装置请求与所述第1通信信息相关的第3通信信息，
在接收到所述第2通信信息的情况下，基于所述优先级关系信息，使用所述第2虚拟通道，对所述外部装置请求与所述第2通信信息相关的第4通信信息，
其中所述第1通信信息是指令通知，
所述第3通信信息是指令，
所述控制器是：
从所述外部装置接收所述指令通知，
基于所述指令通知，识别所述指令与所述第1优先级及所述第2优先级中的哪个优先级建立关联，
基于所识别的所述优先级与所述优先级关系信息，从所述多个虚拟通道中决定要使用的虚拟通道，
使用所述决定的虚拟通道向所述外部装置发送指令请求，
使用所述决定的虚拟通道从所述外部装置接收与所述指令请求对应的所述指令。
19.根据权利要求18所述的存储器***，其特征在于：
与所述第1通信信息相关的通信信息是使用所述第1虚拟通道而不使用所述第2虚拟通道，在所述控制器与所述外部装置之间被收发，
与所述第2通信信息相关的通信信息是使用所述第2虚拟通道而不使用所述第1虚拟通道，在所述控制器与所述外部装置之间被收发。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019-052380 | 2019-03-20 | ||
| JP2019052380A JP2020154697A (ja) | 2019-03-20 | 2019-03-20 | メモリシステム及びメモリシステムの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111723030A CN111723030A (zh) | 2020-09-29 |
| CN111723030B true CN111723030B (zh) | 2024-03-15 |
Family
ID=72515981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910738594.9A Active CN111723030B (zh) | 2019-03-20 | 2019-08-12 | 存储器***及存储器***的控制方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11036659B2 (zh) |
| JP (1) | JP2020154697A (zh) |
| CN (1) | CN111723030B (zh) |
| TW (1) | TWI727394B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112269752B (zh) * | 2020-10-10 | 2023-07-14 | 山东云海国创云计算装备产业创新中心有限公司 | 一种PCIe虚拟通道的数据处理方法及相关装置 |
| US11449443B2 (en) * | 2020-10-16 | 2022-09-20 | Western Digital Technologies, Inc. | Identification and classification of write stream priority |
| US20240012771A1 (en) * | 2020-11-05 | 2024-01-11 | Google Llc | Memory-Request Priority Up-Leveling |
| US11449447B2 (en) * | 2020-12-31 | 2022-09-20 | Texas Instruments Incorporated | Latency and jitter for traffic over PCIe |
| CN113704835B (zh) * | 2021-08-20 | 2023-11-10 | 北京计算机技术及应用研究所 | 一种支持加密卡功能的可信存储硬盘 |
| CN117555250B (zh) * | 2024-01-02 | 2024-05-31 | 珠海格力电器股份有限公司 | 控制方法、装置、设备及存储介质 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8392610B2 (en) * | 2008-01-30 | 2013-03-05 | International Business Machines Corporation | Method, apparatus and system to dynamically manage logical path resources |
| US8966164B1 (en) * | 2013-09-27 | 2015-02-24 | Avalanche Technology, Inc. | Storage processor managing NVME logically addressed solid state disk array |
| US10635316B2 (en) * | 2014-03-08 | 2020-04-28 | Diamanti, Inc. | Methods and systems for data storage using solid state drives |
| WO2015138245A1 (en) | 2014-03-08 | 2015-09-17 | Datawise Systems, Inc. | Methods and systems for converged networking and storage |
| US10628353B2 (en) | 2014-03-08 | 2020-04-21 | Diamanti, Inc. | Enabling use of non-volatile media-express (NVMe) over a network |
| US9501442B2 (en) * | 2014-04-30 | 2016-11-22 | Freescale Semiconductor, Inc. | Configurable peripheral componenent interconnect express (PCIe) controller |
| US9507722B2 (en) * | 2014-06-05 | 2016-11-29 | Sandisk Technologies Llc | Methods, systems, and computer readable media for solid state drive caching across a host bus |
| US10191691B2 (en) | 2015-04-28 | 2019-01-29 | Liqid Inc. | Front-end quality of service differentiation in storage system operations |
| US20170075572A1 (en) | 2015-09-11 | 2017-03-16 | Sandisk Technologies Inc. | Extending hardware queues with software queues |
| US10509569B2 (en) * | 2017-03-24 | 2019-12-17 | Western Digital Technologies, Inc. | System and method for adaptive command fetch aggregation |
| JP2019016063A (ja) * | 2017-07-04 | 2019-01-31 | 株式会社リコー | データ転送装置及びデータ転送方法 |
-
2019
- 2019-03-20 JP JP2019052380A patent/JP2020154697A/ja active Pending
- 2019-08-12 CN CN201910738594.9A patent/CN111723030B/zh active Active
- 2019-08-15 TW TW108129054A patent/TWI727394B/zh active
- 2019-08-30 US US16/557,371 patent/US11036659B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111723030A (zh) | 2020-09-29 |
| US11036659B2 (en) | 2021-06-15 |
| US20200301859A1 (en) | 2020-09-24 |
| TWI727394B (zh) | 2021-05-11 |
| JP2020154697A (ja) | 2020-09-24 |
| TW202036296A (zh) | 2020-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111723030B (zh) | 存储器***及存储器***的控制方法 | |
| US10331600B1 (en) | Virtual I/O queuing | |
| US9557922B2 (en) | System and method for peer-to-peer PCIe storage transfers | |
| US20200341681A1 (en) | Memory system and method for controlling nonvolatile memory | |
| US10007443B1 (en) | Host to device I/O flow | |
| EP4220419B1 (en) | Modifying nvme physical region page list pointers and data pointers to facilitate routing of pcie memory requests | |
| JP2015531524A (ja) | メモリアクセス制御モジュールおよびこれに関連する方法 | |
| CN108304334B (zh) | 应用处理器和包括中断控制器的集成电路 | |
| US20110004718A1 (en) | System, method, and computer program product for ordering a plurality of write commands associated with a storage device | |
| TW201741887A (zh) | 用於具有可重配置多端口的快捷外設互聯標準儲存系統的服務品質感測輸入輸出管理的方法、系統及設備 | |
| US11531636B2 (en) | Storage system, method, and apparatus for fast IO on PCIE devices | |
| CN116204456A (zh) | 数据访问方法及计算设备 | |
| TWI526827B (zh) | 快閃記憶體檔案系統及方法 | |
| CN111258932A (zh) | 加速ufs协议处理的方法与存储控制器 | |
| KR20170013270A (ko) | 플래시 메모리 기반 저장 디바이스의 입력/출력 가상화 (iov) 호스트 제어기 (hc) (iov-hc) | |
| US11907120B2 (en) | Computing device for transceiving information via plurality of buses, and operating method of the computing device | |
| CN110647359A (zh) | 半导体装置、其操作方法和具有其的层叠存储装置 | |
| CN113485643B (zh) | 用于数据存取的方法及数据写入的控制器 | |
| US9292456B2 (en) | System and method for data synchronization across digital device interfaces | |
| US9146693B2 (en) | Storage control device, storage system, and storage control method | |
| US20120159024A1 (en) | Semiconductor apparatus | |
| US11853614B2 (en) | Synchronous write method and device, storage system and electronic device | |
| CN106325377B (zh) | 外部设备扩展卡及输入输出外部设备的数据处理方法 | |
| CN105723317A (zh) | 用于与非易失性存储器通信的方法和*** | |
| KR102523965B1 (ko) | 데이터 저장 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Tokyo Applicant after: Kaixia Co.,Ltd. Address before: Tokyo Applicant before: TOSHIBA MEMORY Corp. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |