CN111722793B - 开放通道存储设备的操作方法 - Google Patents
开放通道存储设备的操作方法 Download PDFInfo
- Publication number
- CN111722793B CN111722793B CN201911424622.6A CN201911424622A CN111722793B CN 111722793 B CN111722793 B CN 111722793B CN 201911424622 A CN201911424622 A CN 201911424622A CN 111722793 B CN111722793 B CN 111722793B
- Authority
- CN
- China
- Prior art keywords
- data
- user data
- host
- block
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000015654 memory Effects 0.000 claims abstract description 253
- 230000004044 response Effects 0.000 claims abstract description 43
- 238000011084 recovery Methods 0.000 claims abstract description 36
- 238000013519 translation Methods 0.000 description 29
- 101100481704 Arabidopsis thaliana TMK3 gene Proteins 0.000 description 25
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 20
- 238000010586 diagram Methods 0.000 description 18
- 101100386054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CYS3 gene Proteins 0.000 description 8
- 238000013403 standard screening design Methods 0.000 description 8
- 101150035983 str1 gene Proteins 0.000 description 8
- 101100481703 Arabidopsis thaliana TMK2 gene Proteins 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
- G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0647—Migration mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Power Engineering (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种开放通道存储设备被配置为由包括坏块管理器的主机来控制,所述开放通道存储设备包括缓冲存储器和非易失性存储器设备。开放通道存储设备的操作方法包括:在主机的控制下执行正常操作;在执行正常操作的同时,检测紧接着与包括在非易失性存储器设备中的多个存储器块中的第一数据块相关联的编程失败之后的突然断电;响应于检测到的突然断电,将存储在缓冲存储器中的多个用户数据转储到多个存储器块中的转储块;检测通电;以及响应于检测到的通电,对存储在转储块中的多个用户数据执行数据恢复操作。
Description
相关申请的交叉引用
本申请要求于2019年3月20日在韩国知识产权局递交的韩国专利申请No.10-2019-0031649的优先权,其公开内容通过整体引用并入本文中。
技术领域
本文中描述的本发明构思的示例实施例涉及半导体存储器,更具体地,涉及开放通道存储设备的操作方法。
背景技术
半导体存储器设备被分类为易失性存储器设备(例如,静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM))或非易失性存储器设备(例如,闪存设备、相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)或铁电RAM(FRAM)),其中在所述易失性存储器设备中,当电源关闭时,存储的数据消失,并且在所述非易失性存储器设备中,即使在电源关闭时,也可以保留存储的数据。
闪存设备被广泛用作大容量存储介质。然而,由于闪存设备的物理特性,因此可能期望用于有效地管理闪存设备的单独的管理装置。基于闪存设备的固态驱动器(SSD)的闪存转换层(FTL)被广泛用作管理装置。在传统的SSD中,闪存转换层已由SSD的内部控制器来执行。然而,如今,可能期望被配置为使得主机控制SSD的整体操作的主机级闪存转换层。
发明内容
本发明构思的示例实施例提供了具有改善的可靠性的开放通道存储设备的操作方法。
至少一些示例实施例涉及被配置为由主机来控制的开放通道存储设备,所述开放通道存储设备包括缓冲存储器和非易失性存储器设备。开放通道存储设备的操作方法包括:在主机的控制下执行正常操作;在执行正常操作的同时,检测紧接着与多个非易失性存储器设备中包括的多个存储器块中的第一数据块相关联的编程失败之后的突然断电;响应于检测到的突然断电,将存储在缓冲存储器中的多个用户数据转储到多个存储器块中的转储块;检测通电;以及响应于检测到的通电,对存储在转储块中的多个用户数据执行数据恢复操作。
至少一些示例实施例涉及被配置为由主机来控制的开放通道存储设备,所述开放通道存储设备包括缓冲存储器和非易失性存储器设备。开放通道存储设备的操作方法包括:在主机的控制下执行正常操作;在执行正常操作的同时检测突然断电;响应于检测到的突然断电,将存储在缓冲存储器中的多个用户数据转储到包括在非易失性存储器设备中的多个存储器块中的转储块;检测通电;响应于检测到的通电,对来自转储块的多个用户数据执行第一数据恢复操作;在第一数据恢复操作期间检测与多个存储器块中的第一数据块相关联的编程失败;以及响应于检测到的编程失败,执行与第一数据恢复操作不同的第二数据恢复操作。
至少一些示例实施例涉及被配置为由包括坏块管理器的主机来控制的开放通道存储设备,并且所述开放通道存储设备包括缓冲存储器和非易失性存储器设备。开放通道存储设备的操作方法包括:在主机的控制下执行正常操作;在正常操作期间检测正常断电;响应于检测到的正常断电,执行数据刷新操作,即,将存储在缓冲存储器中的多个用户数据分别存储在非易失性存储器设备中包括的多个存储器块中的对应数据块中;在数据刷新操作期间检测与包括在非易失性存储器设备中的多个存储器块中的第一数据块相关联的编程失败,响应于检测到的编程失败,将错误信息发送到主机;基于要存储在多个存储器块中的第一存储器块中的第一用户数据、与第一用户数据相对应的第二用户数据、以及至少一个虚假数据来生成奇偶校验数据;以及将奇偶校验数据存储在多个存储器块中的对应奇偶校验块中。
附图说明
通过参考附图详细地描述本发明构思的一些示例实施例,本发明构思的一些示例实施例的以上以及其他目的和特征将变得清楚。
图1是示出了根据示例实施例的计算***的框图。
图2是示出了图1的计算***的层的示意图。
图3是示出了图1的存储控制器的框图。
图4是示出了图1的存储设备的操作的流程图。
图5A至图5D是用于描述根据图4的流程图的操作的示意图。
图6是示出了在图1的存储设备突然断电之后用于数据恢复的操作的流程图。
图7是用于描述根据图6的流程图的操作的示意图。
图8是示出了图1的存储设备的操作的流程图。
图9A至图9C是用于描述根据图8的流程图的操作的示意图。
图10A至图10C是示出了图1的存储设备的操作的流程图。
图11A至图11D是用于描述根据图10A至图10C的流程图的操作的示意图。
图12是示出了图1的存储设备的操作的流程图。
图13A和图13B是用于描述根据图12的流程图的操作的示意图。
图14是示出了图1的主机与存储设备之间的操作的流程图。
图15是示出了向其应用根据示例实施例的存储设备的服务器***。
具体实施方式
以下,以本领域普通技术人员容易实现本发明构思的程度来详细且清楚地描述本发明构思的示例实施例。
图1是示出了根据示例实施例的计算***的框图。参考图1,计算***100可以包括主机110和存储设备120。在示例实施例中,计算***100可以包括各种计算***中的一个计算***,比如个人计算机、笔记本电脑、服务器、工作站、智能手机和平板电脑。
主机110可以被配置为控制存储设备120。例如,主机110可以将数据存储在存储设备120中,或者可以读取存储在存储设备120中的数据。
存储设备120可以被配置为在主机110的控制下进行操作。例如,存储设备120可以包括存储控制器121、缓冲存储器122和非易失性存储器设备123。
存储控制器121可以被配置为控制缓冲存储器122和非易失性存储器设备123。缓冲存储器122可以被配置为存储从主机110接收的数据、存储在非易失性存储器设备123中的数据、或者存储设备120操作所必需的各种信息。在存储控制器121的控制下,非易失性存储器设备123可以被配置为存储数据或输出存储的数据。在示例实施例中,非易失性存储器设备123可以是NAND闪存设备,但是本发明构思的示例实施例不限于此。
存储控制器121可以包括处理电路,比如包括逻辑电路的硬件;诸如执行软件的处理器的硬件/软件组合;或二者的组合。例如,处理电路更具体地可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上***(SoC)、可编程逻辑单元、微型处理器、专用集成电路(ASIC)等。
在示例实施例中,传统存储设备通过使用单独的管理装置(例如,闪存转换层FTL)来有效管理非易失性存储器设备。闪存转换层被配置为执行用于有效管理非易失性存储器设备的各种操作,例如地址转换操作、垃圾收集操作、坏块管理操作和损耗均衡操作。也就是说,传统存储设备通过内部执行闪存转换层来有效管理非易失性存储器设备。
然而,根据示例实施例,闪存转换层可以包括在主机110中。换言之,主机110可以包括主机闪存转换层111。主机闪存转换层111可以被配置为执行已在传统存储设备中内部执行的管理操作。
在示例实施例中,当主机闪存转换层111由主机110执行时,存储设备120可以被配置为从主机110接收指示非易失性存储器设备123的实际存储区域的位置的物理地址。也就是说,存储设备120的存储控制器121可以从主机110接收物理地址,并且可以对与接收到的物理地址相对应的位置执行操作。也就是说,存储设备120可以是开放通道固态驱动器(OC-SSD)。以下,为了便于描述,可以使用术语“存储设备”,但是存储设备可以指的是开放通道SSD。
在示例实施例中,主机闪存转换层111可以包括坏块管理器111a。坏块管理器111a可以被配置为管理包括在非易失性存储器设备123中的多个存储器块中的坏块。例如,当从包括在非易失性存储器设备123中的多个存储器块中检测到坏块时,主机闪存转换层111的坏块管理器111a可以用正常块替换坏块。
在示例实施例中,因为非易失性存储器设备123的坏块由主机闪存转换层111的坏块管理器111a来管理,所以当在特定条件下在非易失性存储器设备123中出现坏块时,存储在坏块中的数据或要存储在坏块中的数据可能丢失。
根据示例实施例,在特定条件下,存储设备120可以确保关于存储在非易失性存储器设备123中的数据或要存储在非易失性存储器设备123中的数据的数据完整性。将参考附图来描述根据示例实施例的存储设备120如何确保数据完整性。
图2是示出了图1的计算***的层的示意图。参考图1和图2,主机110的层可以包括主机闪存转换层111、应用112、文件***113和设备驱动器114。
应用112可以指示在主机110上驱动的各种软件。文件***113可以扮演组织由应用使用的文件或数据的角色。例如,文件***113可以通过使用逻辑地址来管理存储设备120的存储空间。在示例实施例中,文件***113可以具有随在主机110上驱动的操作***而变化的类型。例如,文件***113可以包括各种文件***中的一个文件***,比如FAT(文件分配表)、FAT32、NTFS(NT文件***)、HFS(分层文件***)、JSF2(日志文件***2)、XFS、ODS-5(盘上结构-5)、UDF、ZFS、UFS(Unix文件***)、ext2、ext3、ext4、ReiserFS、Reiser4、ISO9660、Gnome VFS、BFS和WinFS。
主机闪存转换层111可以在由文件***113管理的逻辑地址与包括在存储设备120中的非易失性存储器设备123的物理地址之间提供接口。
例如,主机闪存转换层111可以基于包括关于逻辑地址与物理地址之间的对应关系的信息在内的映射表111b来执行逻辑地址与物理地址之间的地址转换操作。备选地,主机闪存转换层111可以被配置为通过使用坏块管理器111a来用正常块替换在非易失性存储器设备123中检测到的坏块。备选地,主机闪存转换层111可以被配置为通过使用I/O调度器111c来执行要提供给存储设备120的I/O的调度。然而,本发明构思的示例实施例不限于此。例如,主机闪存转换层111可以执行可以有效管理存储设备120的非易失性存储器设备123的各种操作,比如垃圾收集操作和损耗均衡操作。
设备驱动器114可以被配置为执行将来自主机闪存转换层111的信息转换为存储设备120可识别的信息的操作。
在示例实施例中,以上描述的应用112、文件***113、主机闪存转换层111和设备驱动器114可以以软件的形式来实现,并且可以由处理电路来执行,处理电路例如是包括逻辑电路的硬件;诸如执行软件的处理器的硬件/软件组合;或二者的组合。例如,处理电路更具体地可以包括但不限于:中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微计算机、现场可编程门阵列(FPGA)、片上***(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。
基于来自主机110的设备驱动器114的信息,存储控制器121可以被配置为将数据存储在非易失性存储器设备123中或将存储在非易失性存储器设备123中的数据发送给主机110。
在示例实施例中,如上所述,因为逻辑地址被主机闪存转换层111转换为物理地址,所以存储控制器121可以从主机110的设备驱动器114接收物理地址。存储控制器121可以对与接收到的物理地址相对应的存储空间(即,非易失性存储器设备123的物理存储空间)执行读取/写入/擦除操作。
图3是示出了图1的存储控制器的框图。参考图1和图3,存储控制器121可以包括核121a、纠错码(ECC)引擎121b、缓冲管理器121c、RAID引擎121d、主机接口121e和NAND接口121f。
核121a可以被配置为控制存储控制器121的整体操作。fCC引擎121b可以被配置为检测并纠正从非易失性存储器设备123读取的数据的错误。缓冲管理器121c可以被配置为管理或控制缓冲存储器122。
RAID引擎121d可以被配置为针对要存储在非易失性存储器设备123中的数据生成奇偶校验数据。例如,可以将多个数据存储在非易失性存储器设备123中。在这种情况下,多个数据可以构成一个条带(stripe)。RAID引擎121d可以对包括在一个条带中的数据执行运算或计算以针对该条带生成奇偶校验数据。
具体地,当一个条带包括7个单位数据时,RAID引擎121d可以对7个单位数据执行XOR运算以生成具有与一个单位数据相同大小的一个奇偶校验数据。在这种情况下,一个条带可以包括7个单位数据和一个奇偶校验数据。在示例实施例中,可以通过RAID引擎121d的RAID策略来确定包括在一个条带中的单位数据的数量和包括在该条带中的奇偶校验数据的数量。
在示例实施例中,当不可能识别出7个单位数据中的任何一个单位数据时(即,当错误未被ECC引擎121b纠正时),可以基于剩余的6个单位数据和一个奇偶校验数据来恢复无法纠正的单位数据。
在示例实施例中,可以将包括在一个条带中的多个单位数据分别存储在不同的存储器块(或不同的存储体)中,并且可以将与一个条带相对应的奇偶校验数据存储在奇偶校验块(或奇偶校验存储体)中。在示例实施例中,可以根据给定的RAID策略来不同地改变存储有单元数据的存储器块(或存储体)和存储有奇偶校验数据的奇偶校验块(或奇偶校验存储体)。在示例实施例中,主机闪存转换层111可以指定存储有单位数据的存储器块(或存储体)和存储有奇偶校验数据的奇偶校验块(或奇偶校验存储体)。
存储控制器121可以通过主机接口121e与主机110通信。在示例实施例中,主机接口121e可以是NVMe(非易失性存储器快速)接口,但是本发明构思的示例实施例不限于此。例如,主机接口121e可以包括各种接口中的至少一个接口,比如SATA(串行ATA)接口、PCIe(***组件互连快速)接口、SAS(串行附接SCSI)接口和UFS(通用闪存)接口。
存储控制器121可以通过NAND接口121f与非易失性存储器设备123通信。
图4是示出了图1的存储设备的操作的流程图。图5A至图5D是用于描述根据图4的流程图的操作的示意图。以下,为了便于描述,省略了对于描述存储设备120的操作不必要的组件。
例如,为了说明的简洁和描述的方便,假设非易失性存储器设备123包括第0存储器块BLK0至第八存储器块BLK8。假设第0存储器块BLK0至第六存储器块BLK6中的每个存储器块是存储从主机110接收的用户数据的数据块“D”,并且第七存储器块BLK7是被配置为存储由RAID引擎121d生成的奇偶校验数据的奇偶校验块“P”。也就是说,一个条带可以包括7个用户数据和一个奇偶校验数据,并且可以将包括在一个条带中的7个用户数据和一个奇偶校验数据分别存储在第0存储器块BLK0至第七存储器块BLK7中。
另外,假设第八存储器块BLK8可以是用于在特定条件(例如,突然断电的条件)下转储存储在缓冲存储器122中的数据的转储块DP。在示例实施例中,转储块DP可以是未被主机110识别的存储空间。
在示例实施例中,第0存储器块BLK0至第七存储器块BLK7可以分别包括在不同的存储体中。包括在第0存储器块BLK0至第七存储器块BLK7中的每个存储器块中的每个存储器单元可以是被配置为存储“n”个比特(“n”是2或更大的整数)的多级单元。包括在第八存储器块BLK8中的每个存储器单元可以是被配置为存储一个比特的单级单元,或者可以是被配置为存储“m”个比特(“m”是小于“n”的整数)的多级单元。也就是说,第八存储器块BLK8的编程速度可以高于或快于第0存储器块BLK0至第七存储器块BLK7中的每个存储器块的编程速度。
以上组件是用于清楚地描述本发明构思的实施例的示例,并且本发明构思的示例实施例不限于此。
参考图1和图4,在操作S1 10中,存储设备120可以执行正常操作。例如,如图5A中所示,存储设备120可以在主机110的控制下执行正常的写入操作。
具体地,参考图5A,存储设备120可以从主机110接收第0用户数据D0至第六用户数据D6。可以将这样接收到的第0用户数据D0至第六用户数据D6存储在缓冲存储器122中。
在示例实施例中,尽管未在附图中示出,但是当第0用户数据D0至第六用户数据D6被正常地存储在缓冲存储器122中时,存储设备120的存储控制器121可以向主机110发送完成响应,该完成响应提供关于正常地接收到第0用户数据D0至第六用户数据D6的通知。基于完成响应,主机110可以识别出第0用户数据D0至第六用户数据D6被正常存储在存储设备120中。
存储控制器121可以将存储在缓冲存储器122中的第0用户数据D0至第六用户数据D6存储在作为对应数据块“D”的第0存储器块BLK0至第六存储器块BLK6中。在这种情况下,存储控制器121的RAID引擎121d可以基于第0用户数据D0至第六用户数据D6生成第0奇偶校验数据P0。存储控制器121可以将第0奇偶校验数据P0存储在作为奇偶校验块“P”的第七存储器块BLK7中。
也就是说,第一条带STR1可以包括第0用户数据D0至第六用户数据D6以及第0奇偶校验数据P0,并且将包括在第一条带STR1中的各个数据存储在对应存储器块中的操作可以是正常的写入操作。在示例实施例中,正常的写入操作可以由主机110来执行,并且存储单个用户数据的物理位置可以由主机110的主机闪存转换层111来指定。
如上所述,因为第一条带STR1包括第0奇偶校验数据P0,所以即使未识别出包括在第一条带STR1中的多个用户数据中的任一个用户数据(例如,D2)(例如,即使ECC引擎121b未纠正错误),也可以基于剩余的用户数据D0、D1和D3至D6以及第0奇偶校验数据P0来恢复第二用户数据D2。
返回图4,在操作S120中,存储设备120可以检测断电。例如,在执行参考图5A描述的正常操作的同时,存储设备120可以检测断电PO。在示例实施例中,断电PO可以包括由于从主机110接收的断电信号而引起的正常断电NPO和由于突然的电源中断而引起的突然断电SPO。
例如,如图5B所示,假设缓冲存储器122存储从主机110接收的第0用户数据D0至第三用户数据D3。在这种情况下,因为主机110识别出第0用户数据D0至第三用户数据D3被正常写入,所以可能必须确保第0用户数据D0至第三用户数据D3的可靠性。
可以在将第0用户数据D0和第一用户数据D1分别存储在作为对应数据块“D”的第0存储器块BLK0和第一存储器块BLK1中之后检测断电PO。在这种情况下,因为尚未将第二用户数据D2和第三用户数据D3存储在非易失性存储器设备123中,所以第二用户数据D2和第三用户数据D3可以保持在缓冲存储器122中。
回到图4,在操作S130中,存储设备120可以确定检测到的断电是正常断电NPO还是突然断电SPO。例如,当检测到的断电是正常断电NPO时,存储设备120可以从主机110接收关于正常断电NPO的信息。相反,当检测到的断电是突然断电SPO时,可以在存储设备120没有从主机110接收单独的信号的状态下切断提供给存储设备120的电源电压。存储设备120可以基于电源电压和来自主机110的信号来确定检测到的断电是正常断电NPO还是突然断电SPO。
当检测到的断电是正常断电NPO时,存储设备120可以执行操作S141至操作S143。在操作S141中,存储设备120可以执行数据刷新操作。在操作S142中,存储设备120可以基于条带的数据和虚假数据来生成奇偶校验数据。在操作S143中,存储设备120可以将生成的奇偶校验数据写入条带的奇偶校验块中。以下,为了便于描述,在正常断电NPO中,存储设备120将存储在缓冲存储器122中的数据存储在对应的数据块“D”中、写入虚假数据、以及生成奇偶校验数据的操作被统称为“数据刷新操作”。
例如,如图5C所示,在将第0用户数据D0和第一个用户数据D1分别存储在作为对应数据块“D”的第0存储器块BLK0和第一存储器块BLK1中之后可能发生正常断电NPO。在这种情况下,存储设备120可以将存储在缓冲存储器122中的第二用户数据D2和第三用户数据D3分别存储在作为对应数据块“D”的第二存储器块BLK2和第三存储器块BLK3中。
在示例实施例中,根据以上假设,第一条带STR1包括7个用户数据。相反,在发生正常断电NPO的情况下,第一条带STR1可以仅包括四个用户数据D0、D1、D2和D3。在这种情况下,可以将虚假数据DM写入与第一条带STR1相对应的每个剩余的数据块(例如,BLK4、BLK5和BLK6)中。在示例实施例中,虚假数据DM可以具有给定数据模式或随机数据模式。
也就是说,在将保持在缓冲存储器122中的用户数据写入相应的数据块中之后没有形成完整条带的情况下,可以将虚假数据写入条带的剩余的数据块中。
之后,存储控制器121的RAID引擎121d可以基于包括在第一条带STR1中的用户数据D0至D3以及虚假数据DM来生成奇偶校验数据P0-m。可以将奇偶校验数据P0-m写入作为奇偶校验块“P”的第七存储器块BLK7中。
如上所述,当存储设备120在正常操作期间检测到正常断电NPO时,存储设备120可以将保持在缓冲存储器122中的用户数据分别写入对应数据块中,并且可以将虚假数据写入剩余的数据块(换言之,不用于构造条带的数据块)中。之后,存储设备120可以基于包括在条带中的用户数据和虚假数据来生成奇偶校验数据,并且可以将生成的奇偶校验数据写入奇偶校验块中。关于一个条带描述了在正常断电之后执行的以上操作,但是本发明构思的示例实施例不限于此。例如,在正常断电NPO中,存储设备120可以对多个条带中的每个条带执行上述操作。
返回图4,当检测到的断电是突然断电SPO时,在操作S150中,存储设备120可以执行数据转储操作。以下,为了便于描述,在突然断电SPO中将缓冲存储器122的用户数据移动到特定存储器块(例如,转储块DP)的操作被称为“数据转储操作”。
例如,如图5C所示,可能在将第0用户数据D0和第一用户数据D1分别存储在相应存储器块BLK0和BLK1中之后发生突然断电SPO。在这种情况下,存储设备120可以将保持在缓冲存储器122中的第二用户数据D2和第三用户数据D3转储到作为转储块DP的第八存储器块BLK8。换言之,存储设备120可以将存储在缓冲存储器122中的第二用户数据D2和第三用户数据D3写入第八存储器块BLK8中。
在示例实施例中,将第二用户数据D2和第三用户数据D3写入第八存储器块BLK8的速度可以比将第二用户数据D2和第三用户数据D3写入对应数据块的速度更高。也就是说,在突然断电SPO中执行的数据转储操作的速度可以比在正常断电NPO中执行的数据刷新操作的速度更高。
在示例实施例中,在关于突然断电SPO执行的转储操作中,可以将针对第二用户数据D2和第三用户数据D3的元数据MD转储到第八存储器块BLK8。元数据MD可以包括第二用户数据D2和第三用户数据D3中的每个用户数据的状态信息或位置信息。
尽管未在附图中示出,但是可以将元数据MD转储到任何其他的存储器块(例如,固件块)(未示出),但是本发明构思的示例实施例不限于此。
如上所述,在正常断电NPO中,根据示例实施例的存储设备120可以将缓冲存储器122的用户数据写入对应数据块中,并且可以将虚假数据写入剩余的数据块中。此后,存储设备120可以以条带为单位基于用户数据(或虚假数据)来生成奇偶校验数据,并且可以将生成的奇偶校验数据写入奇偶校验块中。因此,可以在正常断电NPO中确保数据完整性。
备选地,在突然断电SPO中,根据示例实施例的存储设备120可以将缓冲存储器122的用户数据快速转储到转储块DP。当在突然断电SPO之后接通电源时,存储设备120可以恢复转储块DP的数据,从而确保数据完整性。将参照图6和图7更充分地描述在突然断电SPO之后接通电源时恢复转储块DP的数据的操作。
图6是示出了在图1的存储设备突然断电之后用于数据恢复的操作的流程图。图7是用于描述根据图6的流程图的操作的示意图。
参考图1、图6和图7,在操作S210中,存储设备120可以通电。在操作S220中,存储设备120可以确定在通电之前的断电是否是突然断电SPO。
例如,如参考图4所描述的,存储设备120可以正常地断电(即,NPO)或可以突然地断电(即,SPO)。存储设备120可以参考元数据MD来确定先前的断电是正常断电NPO还是突然断电SPO。
当在通电之前的断电是正常断电NPO时,在操作S240中,存储设备120可以执行正常操作。参考图4的操作S110和图5A的操作描述了正常操作,因此将省略另外的描述以避免冗余。
当在通电之前的断电是突然断电SPO时,在操作S230中,存储设备120可以执行数据恢复操作。例如,存储设备120可以在参考图4和图5D描述的突然断电SPO之后通电。在这种情况下,如图7所示,可以将一些用户数据(例如,D2和D3)存储在作为转储块DP的第八存储器块BLK8中。
如上所述,因为存储在第八存储器块BLK8中的第二用户数据D2和第三用户数据D3是由于突然断电SPO而临时存储在第八存储器块BLK8中的用户数据,所以可能必须将第二用户数据D2和第三用户数据D3写入作为对应数据块“D”的第二存储器块BLK2和第三存储器块BLK3。
也就是说,当在突然断电SPO之后接通电源时,存储设备120可以执行数据恢复操作,使得存储在转储块DP中的用户数据(例如,D2和D3)迁移到对应数据块(例如,BLK2和BLK3)。
在示例实施例中,可以基于元数据MD来确定转储块DP存储用户数据的位置。例如,在存储设备120的数据恢复操作中,可以将元数据MD加载到缓冲存储器122上,并且存储控制器121可以基于元数据MD来确定存储在转储块DP中的用户数据(例如,D2和D3)的存储位置(即,BLK2和BLK3)。存储控制器121可以将转储块DP的用户数据写入基于元数据MD确定的存储位置。
在示例实施例中,在数据恢复操作完成之后,转储块DP可以被设置为空闲块以用于任何其他操作(例如,由于下一次突然断电而执行的转储操作)。
如上所述,根据示例实施例的存储设备120可以在正常断电NPO中执行数据刷新操作(图4的操作S141至操作S143),从而确保用户数据的可靠性。另外,存储设备120可以在突然断电SPO中执行数据转储操作(图4的操作S150),并且可以在突然断电SPO之后执行数据恢复操作,从而确保用户数据的可靠性。
在示例实施例中,可能在正常断电NPO之后执行的数据刷新操作期间、在紧邻突然断电SPO之前执行的正常操作期间、或者在当突然断电SPO之后接通电源时执行的数据恢复操作期间在特定存储器块中发生编程失败P/F。因为传统存储设备内部执行闪存转换层,所以传统存储设备可以用正常块直接替换发生编程失败P/F的存储器块(即,坏块)并可以正常地执行下一个操作。
相反,由于由被配置为执行主机闪存转换层111的主机110来控制的存储设备120(例如,开放通道SSD)无法内部管理坏块,因此要写入坏块中的用户数据可能会丢失。
当在正常断电NPO之后执行的数据刷新操作期间、在紧邻突然断电SPO之前执行的正常操作期间、或者在当突然断电SPO之后接通电源时执行的数据恢复操作期间在特定存储器块中发生编程失败P/F时,根据示例实施例的存储设备120可以确保要存储在发生编程失败P/F的存储器块(即,坏块)中的数据的可靠性。以下,将参考附图描述当在特定条件下在特定块中发生编程失败P/F时确保存储设备的用户数据的可靠性的方法。
图8是示出了图1的存储设备的操作的流程图。图9A至图9C是用于描述根据图8的流程图的操作的示意图。将参考图8以及图9A至图9C描述在发生正常断电NPO时执行的数据刷新操作期间发生编程失败P/F的实施例。为了便于描述,关于上述组件,将省略另外的描述以避免冗余。发生编程失败P/F的存储器块被称为“坏块”,并且要存储在坏块中的用户数据被称为“编程失败(P/F)数据”。将参考图8以及图9A至图9C描述的实施例是用于容易地描述本发明构思的技术构思的示例,并且本发明构思的示例实施例不限于此。
参考图1和图8,在操作S300中,存储设备120可以检测正常断电NPO。参考图4的操作S120和操作S130描述了操作S300,因此将省略另外的描述以避免冗余。
在操作S301中,将变量“k”设置为“1”。在示例实施例中,变量“k”仅用于容易地描述存储设备120的迭代操作,而不旨在限制本发明构思。
在操作S310中,存储设备120可以将缓冲存储器122的第k个用户数据写入对应数据块中。在操作S320中,存储设备120可以确定是否发生编程失败P/F。
当操作S320的确定结果指示检测到编程失败P/F时,在操作S330中,存储设备120可以将错误信息ERI报告给主机110并可以提供第k个用户数据作为RAID引擎121d的输入。
例如,如图9A所示,可能在第0用户数据D0和第一用户数据D1被分别存储在作为对应数据块“D”的第0存储器块BLK0和第一存储器块BLK1中之后发生正常断电NPO。在这种情况下,第二用户数据D2和第三用户数据D3可以保持在缓冲存储器122中。
响应于正常断电NPO,存储设备120可以将缓冲存储器122的第二用户数据D2写入作为对应数据块“D”的第二存储器块BLK2中。在这种情况下,可能在与第二存储器块BLK2相关联的编程操作期间发生编程失败P/F。
响应于与第二存储器块BLK2相关联的编程失败P/F,存储控制器121可以将错误信息ERI发送给主机110。在示例实施例中,错误信息ERI可以被提供为AER完成(异步事件请求完成)。
在示例实施例中,主机110可以基于接收到的错误信息ERI识别出关于第二存储器块BLK2发生了编程失败P/F(即,第二存储器块BLK2是坏块)。主机110可以用任何其他的正常块替换作为坏块的第二存储器块BLK2。在示例实施例中,替换坏块的操作可以由参考图1和图2描述的主机闪存转换层111的坏块管理器111a来执行。
在主机110不干预的情况下,存储设备120可以将要存储在发生编程失败P/F的第二存储器块BLK2中的第二用户数据D2(即,P/F数据)提供为RAID引擎121d的输入。
返回图8,在操作S340中,可以确定变量“k”是否为最大值。在示例实施例中,变量“k”为最大值可以意味着将保持在缓冲存储器122中的所有用户数据完全写入对应数据块中(在这种情况下,可以排除坏块)。
当变量“k”不是最大值时,在操作S341中,变量“k”可以增加差不多“1”,并且存储设备120可以执行操作S310。当变量“k”为最大值时,在操作S350中,存储设备120可以确定在条带中是否存在剩余的数据块。
当在条带中存在剩余的数据块时,在操作S360中,存储设备120可以将虚假数据DM写入剩余的数据块中。当不存在剩余的数据块时或在操作S360之后,在操作S370中,存储设备120可以生成奇偶校验数据并可以将奇偶校验数据写入对应奇偶校验块中。
例如,如图9B所示,可以将缓冲存储器122的第三用户数据D3写入第三存储器块BLK3中。可以提供这样写入的第三用户数据D3作为RAID引擎121d的输入。
如以上描述中一样,当第一条带STR1包括7个用户数据和一个奇偶校验数据时,可能需要7个用户数据来生成奇偶校验数据。相反,当第三用户数据D3被完全写入时,因为将总共4个用户数据D0至D3输入到RAID引擎121d,所以可能需要附加的数据来生成奇偶校验数据。在这种情况下,存储设备120可以将虚假数据DM写入剩余的数据块(例如,BLK4、BLK5和BLK6)中的每一个中。
因此,RAID引擎121d可以基于第0用户数据D0至第三用户数据D3以及三个附加的虚假数据DM来生成奇偶校验数据P0-m。可以将生成的奇偶校验数据P0-m写入作为奇偶校验块“P”的第七存储器块BLK7中。
在示例实施例中,如图9B所示,当在第二存储器块BLK2中发生编程失败P/F时,可以不将第二用户数据D2写入第二存储器块BLK2中。然而,可以基于存储在作为奇偶校验块“P”的第七存储器块BLK7中的奇偶校验数据P0-m和存储在其他数据块BLK0、BLK1以及BLK3至BLK6中的用户数据D0、D1、以及D3至D6来恢复未写入第二存储器块BLK2中的第二用户数据D2。
因此,即使在关于正常断电NPO执行的数据刷新操作期间发生编程失败P/F,主机110之后也可以通过使用对应奇偶校验数据来恢复要存储在发生编程失败P/F的数据块(即,坏块)中的数据。
在示例实施例中,当发生正常断电NPO时,可以对多个条带执行数据刷新操作。例如,如图9C中所示,可以在第0用户数据D0和第一用户数据D1被分别存储在作为对应数据块“D”的第0存储器块BLK0和第一存储器块BLK1中之后发生正常断电NPO。在这种情况下,假设缓冲存储器122保持第二用户数据D2至第十用户数据D10。
在这种情况下,响应于正常断电NPO,存储设备120可以将第二用户数据D2至第六用户数据D6存储在对应存储器块BLK2至BLK6中。可能在与第二存储器块BLK2相关联的编程操作中发生编程失败P/F。在这种情况下,存储设备120可以基于参考图9B描述的操作方法来生成奇偶校验数据P0-m,并且可以将生成的奇偶校验数据P0-m写入作为对应奇偶校验块“P”的第七存储器块BLK7中。也就是说,存储设备120可以执行以上操作以构造包括第0用户数据D0至第六用户数据D6以及第0奇偶校验数据P0-m的第一条带STR1。
之后,存储设备120可以将剩余的用户数据D7至D10写入相应存储器块BLK0至BLK3中。在这种情况下,因为第二存储器块BLK2是坏块,所以可能不能将第九用户数据D9正常地写入第二存储器块BLK2中(即,再次发生编程失败P/F的可能性较高)。因此,为了提高数据完整性和操作速度,存储设备120可以跳过与处于编程失败(P/F)状态的第二存储器块BLK2相关联的编程操作。然而,要写入第二存储器块BLK2中的第九用户数据D9可以被提供为RAID引擎121d的输入。
之后,存储设备120可以将第十用户数据D10写入作为对应数据块“D”的第三存储器块BLK3中,可以将虚假数据DM写入剩余的数据块BLK4、BLK5和BLK6中,并且可以基于第七用户数据D7至第十用户数据D10以及虚假数据DM(例如,三个虚假数据)来生成第一虚假校验数据P1-m。可以将这样生成的第一奇偶校验数据P1-m写入作为奇偶校验块“P”的第七存储器块BLK7中。也就是说,存储设备120可以执行以上操作以构建包括第七用户数据D7至第十用户数据D10以及第一奇偶校验数据P1-m的第二条带STR2。
如上所述,当在关于正常断电NPO执行的数据刷新操作期间发生编程失败P/F时,根据示例实施例的存储设备120可以不写入与处于编程失败(P/F)状态的存储器块相对应的用户数据。相反,存储设备120可以基于与处于编程失败(P/F)状态的存储器块相对应的用户数据以及包括在对应条带中的用户数据或虚假数据来生成奇偶校验数据,并且可以将生成的奇偶校验数据写入奇偶校验块“P”中。这样,可以确保由于编程失败P/F而未正常写入的数据的可靠性。
图10A至图10C是示出了图1的存储设备的操作的流程图。图11A至图11D是用于描述根据图10A至图10C的流程图的操作的示意图。
将参考图10A至图10C以及图11A至图11D来描述与紧接着在特定存储器块中发生编程失败P/F之后发生突然断电SPO的情况相对应的实施例。然而,这是为了容易地描述本发明构思的实施例,并且本发明构思的示例实施例不限于此。
参考图1和图10A,在操作S410中,存储设备120可以在执行正常操作的同时检测编程失败P/F。在操作S420中,存储设备120可以响应于检测到的编程失败P/F将错误信息ERI报告给主机110。
例如,如图11A中所示,存储设备120可以将缓冲存储器122的第一用户数据D1写入作为数据块“D”的第一存储器块BLK1中。在这种情况下,在第一存储器块BLK1中可能发生编程失败P/F。响应于与第一存储器块BLK1相关联的编程失败P/F,存储控制器121可以将错误信息ERI发送给主机110。在示例实施例中,可以通过AER完成来提供错误信息ERI。
之后,在操作S430中,存储设备120可以检测紧接着编程失败P/F之后的突然断电SPO。在操作S440中,存储设备120可以响应于检测到的突然断电SPO而执行数据转储操作。
例如,如图11B所示,可能紧接着与第一存储器块BLK1相关联的编程失败P/F之后发生突然断电SPO。在这种情况下,缓冲存储器122可以保持第一用户数据D1至第三用户数据D3。这是因为由于与作为对应数据块“D”的第一存储器块BLK1相关联的编程失败P/F而未将第一用户数据D1正常写入第一存储器块BLK1中。
如参考图5D给出的描述中一样,存储设备120可以将保持在缓冲存储器122中的用户数据(即,D1、D2和D3)转储到作为转储块DP的第八存储器块BLK8。在示例实施例中,可以将针对第一用户数据D1至第三用户数据D3的元数据MD转储到第八存储器块BLK8。尽管未在附图中示出,但是可以将针对第一用户数据D1至第三用户数据D3的元数据MD转储到与第八存储器块BLK8不同的单独的存储器块。
在示例实施例中,在从编程失败P/F开始经过足够时间之后发生突然断电SPO的情况下,第一用户数据D1可能不保持在缓冲存储器122中。具体地,在发生突然断电SPO之前,主机110可以响应于错误信息ERI识别出在第一存储器块BLK1中发生了编程失败P/F;当主机110获取第一用户数据I)1时,可以从缓冲存储器122中释放第一用户数据D1。为此,第一用户数据D1可以不保持在缓冲存储器122中。在这种情况下,因为主机110正常地识别第一用户数据D1,所以可以不需要针对第一用户数据D1的单独的转储操作。
之后,在操作S450中,存储设备120可以通电。在操作S460中,存储设备120可以执行与编程失败P/F相关联的数据恢复操作。
例如,如参考图6和图7所描述的,在与编程P/F不相关联的数据恢复操作中,在存储设备120的控制下,可以将存储在作为转储块DP的第八存储器块BLK8中的用户数据迁移到对应数据块。
相反,在紧接着编程失败P/F之后发生突然断电SPO的情况下,可以执行针对要存储在处于编程失败(P/F)状态的存储器块中的数据的单独的数据恢复操作。
例如,参考图1、图10A和图10B,当存储设备120在紧接着编程失败P/F之后发生的突然断电SPO之后通电时,可以通过操作S461A至操作S461D执行与编程失败P/F相关联的数据恢复操作。
在操作S461A中,存储设备120可以允许用户数据从转储块迁移到对应数据块。在这种情况下,可以排除要存储在处于编程失败(P/F)状态的数据块中的用户数据(即,P/F数据)。
之后,存储设备120可以执行操作S461B至操作S461D。操作S461B至操作S461D类似于图8的操作S350至操作S370,因此将省略附加的描述以避免冗余。
例如,如图11C中所示,当存储设备120通电时,作为转储块DP的第八存储器块BLK8可以包括第一用户数据D1至第三用户数据D3以及元数据MD。
在这种情况下,基于元数据MD,存储设备120可以确定将存储第一用户数据D1至第三用户数据D3的位置(即,存储器块的物理位置)以及处于编程失败(P/F)状态的存储器块。
在图11C的实施例中,因为在第一存储器块BLK1中发生编程失败P/F,所以可以跳过针对第一存储器块BLK1的编程操作,并且作为P/F数据的第一用户数据D1被提供为RAID引擎121d的输入。
存储设备120可以将存储在作为转储块DP的第八存储器块BLK8中的第二用户数据D2和第三用户数据D3分别写入作为对应数据块“D”的第二存储器块BLK2和第三存储器块BLK3中。之后,如以上描述中一样,存储设备120可以将虚假数据DM写入剩余的数据块(例如,BLK4至BLK6)中的每一个中。之后,如以上描述中一样,存储控制器121的RAID引擎121d可以基于包括在第一条带STR1中的第0用户数据D0至第三用户数据D3以及虚假数据DM(即,三个虚假数据)来生成奇偶校验数据P0-m。可以将生成的奇偶校验数据P0-m写入作为奇偶校验块“P”的第七存储器块BLK7中。
如上所述,在紧接着与特定存储器块相关联的编程失败P/F之后发生突然断电SPO的情况下,根据示例实施例的存储设备120可以将存在于缓冲存储器122中的用户数据转储到转储块DP。之后,当接通电源时,存储设备120可以将转储块DP的多条用户数据分别写入相应存储器块中,并且可以基于转储块DP的P/F数据(即,要写入处于编程失败(P/F)状态的存储器块中的用户数据)和写入到数据块中的数据(或虚假数据)来生成奇偶校验数据。因此,可以通过使用相应奇偶校验数据来正常地恢复P/F数据。
在示例实施例中,例如,参考图1、图10A和图10C,当存储设备120在紧接着编程失败P/F之后发生的突然断电SPO之后通电时,存储设备120可以通过操作S462A至操作S462D执行与编程失败P/F相关联的数据恢复操作。
在操作S462A中,存储设备120可以将转储块DP的用户数据分别写入对应数据块“D”中。在操作S462B中,存储设备120可以确定关于特定存储器块是否发生编程失败P/F。
当确定关于特定存储器块发生编程失败P/F时,在操作S462C中,存储设备120可以将要写入处于编程失败(P/F)状态的存储器块的用户数据(即,P/F数据)加载到缓冲存储器122上并可以将相关联的错误信息ERI’报告给主机110。
在操作S462D中,响应于来自主机110的确认命令,存储设备120可以释放缓冲存储器122的存储有P/F数据的区域。
例如,如图11D所示,作为转储块DP的第八存储器块BLK8可以包括第一用户数据D1至第三用户数据D3以及元数据MD。
存储设备120可以将存储在作为转储块DP的第八存储器块BLK8中的第一用户数据D1至第三用户数据D3分别写入作为对应数据块“D”的第一存储器块BLK1至第三存储器块BLK3中。在此,因为第一存储器块BLK1是坏块,所以可能关于第一存储器块BLK1发生编程失败P/F。在这种情况下,第一用户数据D1可以是P/F数据。
响应于与第一存储器块BLK1相关联的编程失败P/F,存储控制器121可以将作为P/F数据的第一用户数据D1加载到缓冲存储器122上,并且可以将相关联的错误信息ERI’发送给主机110。
尽管未在附图中示出,但是响应于相关联的错误信息ERI’,主机110可以识别出在第一存储器块BLK1中发生了编程失败P/F,并且可以获取加载到缓冲存储器122上的第一用户数据D1。备选地,主机110可以响应于相关联的错误信息ERI’而执行坏块替换操作。
在示例实施例中,存储设备120可以基于元数据MD将第一用户数据D1加载到缓冲存储器122上,而无需针对第一存储器块BLK1的编程操作。例如,元数据MD可以包括指示紧邻突然断电SPO之前在第一存储器块BLK1中发生了编程失败P/F的信息。基于元数据MD,存储设备120可以识别出在突然断电SPO之前在第一存储器块BLK1中发生了编程失败P/F。这样,存储设备120可以跳过针对第一用户数据D1的编程操作,并且可以将第一用户数据D1加载到缓冲存储器122上。之后,存储设备120可以将相关联的错误信息ERI’发送给主机110。
如上所述,根据示例实施例的存储设备120可以将要存储在处于编程失败(P/F)状态的存储器块中的用户数据(即,P/F数据)加载到缓冲存储器122上,并且可以将相关联的错误信息ERI’发送给主机110。主机110可以响应于相关联的错误信息ERI’而获取加载到缓冲存储器122上的P/F数据。因此,即使紧接着与特定存储器块相关联的编程失败P/F之后发生突然断电SPO,也确保了存在于缓冲存储器122中的用户数据的可靠性。
图12是示出了图1的存储设备的操作的流程图。图13A和图13B是用于描述根据图12的流程图的操作的示意图。参考图1和图12,存储设备120可以执行操作S510和操作S520。操作S510和操作S520类似于图4的操作S120、操作S130和操作S150,因此将省略附加的描述以避免冗余。
之后,存储设备120可以执行操作S530和操作S540。操作S530和操作S540类似于图6的操作S210至操作S230,因此将省略附加的描述以避免冗余。
在操作S550中,存储设备120可以在数据恢复操作期间检测编程失败P/F。例如,存储设备120可以允许存储在转储块DP中的多条用户数据迁移到相应数据块中,也就是说,可以执行数据恢复操作。在这种情况下,在特定存储器块中可能发生编程失败P/F。
在操作S560中,存储设备120可以响应于检测到的编程失败P/F执行与编程失败P/F相关联的数据恢复操作。例如,存储设备120可以基于参考图10A至图10C以及图11A至图11D描述的操作方法来操作。
也就是说,存储设备120可以将要存储在处于编程失败(P/F)状态的存储器块(即,坏块)中的用户数据(即,P/F数据)提供为RAID引擎121d的输入而无需将用户数据(即,P/F数据)写入坏块中,并且可以针对对应条带生成奇偶校验数据。备选地,存储设备120可以将要存储在坏块中的P/F数据加载到缓冲存储器122上,并且可以将相关联的错误信息ERI’提供给主机110。
具体地,在图13A和图13B所示的实施例中,假设在第0用户数据D0和第一用户数据D1被分别存储在作为对应数据块“D”的第0存储器块BLK0和第1存储器块BLK1中之后发生突然断电SPO,因此可以将第二用户数据D2和第三用户数据D3以及元数据MD转储到作为转储块DP的第八存储器块BLK8。此外,假设当在突然断电SPO之后接通电源时在第二存储器块BLK2中发生编程失败P/F。然而,以上条件和假设可以仅是用于清楚地描述示例实施例的示例,并且本发明构思的示例实施例不限于此。
参考图1、图12和图13A,当在突然断电SPO之后接通电源时,存储设备120可以将存储在作为转储块DP的第八存储器块BLK8中的第二用户数据D2和第三用户数据D3分别写入作为对应数据块“D”的第二存储器块BLK2和第三存储器块BLK3中。在写入操作期间,可能在第二存储器块BLK2中发生编程失败P/F。在这种情况下,响应于与第二存储器块BLK2相关联的编程失败P/F,存储设备120可以将要存储在第二存储器块BLK2中的第二用户数据D2提供为RAID引擎121d的输入,并且可以将相关联的错误信息ERI发送给主机110。
在示例实施例中,将虚假数据DM写入剩余的数据块(例如,BLK4至BLK6)中的每一个中的操作、RAID引擎121d基于包括在一个条带中的用户数据和虚假数据来生成奇偶校验数据P0-m的操作、以及将奇偶校验数据P0-m存储在作为奇偶校验块“P”的第七存储器块BLK7中的操作类似与以上描述,因此将省略附加的描述以避免冗余。
备选地,参考图1、图12和图13B,存储设备120可以将存储在作为转储块DP的第八存储器块BLK8中的第二用户数据D2和第三用户数据D3分别写入作为对应数据块“D”的第二存储器块BLK2和第三存储器块BLK3中。在写入操作期间,可能在第二存储器块BLK2中发生编程失败P/F。在这种情况下,响应于与第二存储器块BLK2相关联的编程失败P/F,存储设备120可以将要写入第二存储器块BLK2的第二用户数据D2加载到缓冲存储器122上,并且可以将相关联的错误信息ERI发送到主机110。主机110响应于错误信息ERI而获取加载到缓冲存储器122上的第二用户数据D2的下一个操作类似于以上描述,因此将省略附加的描述以避免冗余。
也就是说,如上所述,当在突然断电SPO之后接通电源时,存储设备120可以对存储在转储块DP中的用户数据执行数据恢复操作。当在数据恢复操作期间在特定存储器块中发生编程失败P/F的情况下,存储设备120可以基于包括P/F数据的剩余的用户数据来生成奇偶校验数据;备选地,存储设备120可以将P/F数据加载到缓冲存储器122上,并且可以将错误信息ERI提供给主机110。这可能意味着可以确保P/F数据的可靠性。
图14是示出了图1的主机与存储设备之间的操作的流程图。为了便于描述,关于上述实施例,将省略附加的描述以避免冗余。然而,本发明构思的示例实施例不限于此。例如,可以用以上实施例中的至少一个实施例或以上实施例中的至少两个实施例的组合来实现图14中所示的流程图的各个操作。
参考图1和图14,在操作S1010中,主机110和存储设备120可以执行正常操作。例如,主机110和存储设备120可以执行参考图5A描述的正常操作。
在操作S1001中,存储设备120可以将错误信息ERI发送给主机110。例如,存储设备120可以在主机110的控制下执行正常操作。在执行正常操作的同时,可以关于特定存储器块检测编程失败P/F。在这种情况下,如参考图1所描述的,因为存储设备120不包括坏块管理功能,所以存储设备120可以将与编程失败P/F相关联的错误信息ERI提供给主机110。
在示例实施例中,可以将错误信息ERI提供为AER完成(异步事件请求完成)。例如,主机110可以在与存储设备120一起执行的初始化操作期间将AER发送给存储设备120。AER可以用于使存储设备120将特定信息提供给主机110,而与主机110的控制无关。当在存储设备120中发生特定事件(例如,编程失败P/F)时,可以将相关联的信息(即,错误信息ERI)作为以上AER的完成响应提供给主机110。
在操作S1002中,主机110可以基于错误信息ERI执行坏块管理操作。例如,如参考图1所描述的,主机110的主机闪存转换层111可以管理包括在存储设备120的非易失性存储器设备123中的坏块。也就是说,响应于错误信息ERI,主机110可以用正常块替换坏块并可以更新相关联的映射表。
在操作S1020中,存储设备120可以断电。例如,如上所述,存储设备120可以通过检测来自主机110的关于正常断电NPO的信息或电源电压的下降来检测正常断电NPO或突然断电SPO。
在操作S1030中,存储设备120可以执行数据备份操作。在示例实施例中,操作S1030可以包括参考图1至图13B描述的在正常断电NPO之后的数据刷新操作或在突然断电SPO之后的数据转储操作。也就是说,基于检测到的断电种类、是否发生了编程失败P/F、或者发生编程失败P/F的时间,存储设备120可以遵循参考图1至图13B描述的实施例中的一个实施例来进行操作。
在示例实施例中,当在操作S1030中检测到的断电是正常断电NPO并发生了编程失败P/F时,在操作S1003中,存储设备120可以将错误信息ERI发送给主机110。尽管在附图中未示出,但是主机110可以基于错误信息ERI来执行坏块管理操作。
之后,在操作S1110中,主机110和存储设备120可以通电并可以执行初始化操作。在示例实施例中,在初始化操作期间,可以将上述AER从主机110提供给存储设备120。
在操作S1120中,存储设备120可以执行数据恢复操作。例如,基于先前的断电种类(即,NPO或SPO)、是否发生了编程失败P/F、或者发生编程失败P/F的时间,存储器设备120可以遵循参考图1至图13B描述的实施例中的一个实施例来进行操作。
在示例实施例中,当在操作S1030中发生编程失败P/F时,存储设备120可以将错误信息ERI发送给主机110。尽管在附图中未示出,但是主机110可以基于错误信息ERI来执行坏块管理操作。
在示例实施例中,因为根据操作的方式或根据实施例而选择性地执行发送错误信息ERI的操作S1001、操作S1003和操作S1004,或者因为没有指定执行操作S1001、操作S1003和操作S1004的时间,所以用虚线表示操作S1001、操作S1003和操作S1004。可以根据上述实施例来选择性地执行发送错误信息ERI的操作S1001、操作S1003和操作S1004,并且参考上述实施例分别描述了发送错误信息ERI的时间。因此,将省略附加的描述以避免冗余。
在操作S1130中,主机110可以响应于错误信息ERI将读取请求发送给存储设备120。在示例实施例中,读取请求可以是用于读取要存储在处于编程失败(P/F)状态的存储器块(即,坏块)中的用户数据(即,P/F数据)的读取请求。备选地,读取请求可以是用于读取其中包括了P/F数据的条带的数据(不包括P/F数据)和奇偶校验数据的读取请求。
在操作S1140中,存储设备120可以确定在缓冲存储器122中是否存在与接收到的读取请求相对应的数据(即,是否发生了高速缓存命中)。例如,当存储设备120根据将P/F数据加载到缓冲存储器122上的实施例来进行操作时,与读取请求相对应的数据(即,P/F数据)可以存在于缓冲存储器122中。
在这种情况下(即,在发生了高速缓存命中的情况下),存储设备120可以将存储在缓冲存储器122中的对应用户数据(即,P/F数据)发送给主机110。
相反,当存储设备120根据P/F数据被提供为RAID引擎121d的输入的实施例来进行操作时,与读取请求相对应的数据(即,P/F数据)可能不存于缓冲存储器122中。
在这种情况下(即,在产生高速缓存未命中的情况下),存储设备120可以向主机110提供奇偶校验数据和剩余的数据,其与包括了P/F数据的条带相对应。
在操作S1160中,主机110可以基于在操作S1150中接收到的数据和奇偶校验数据来恢复P/F数据。
之后,在操作S1180中,主机110可以将确认命令发送给存储设备120。在示例实施例中,响应于确认命令,存储设备120可以释放存储了P/F数据的缓冲存储器122。
在示例实施例中,确认命令可以包括获取日志页(Get Log Page)命令、供应商命令或各种命令的组合。
图15是示出了向其应用根据示例实施例的存储设备的服务器***。参考图15,服务器***1000可以包括主机***1100和多个开放通道SSD OC-SSD。在示例实施例中,服务器***1000可以包括服务器、工作站或数据中心。
主机***1100可以包括多个主机FTL 1111至111n、存储管理器1120和多个设备驱动器1131至113m。多个主机FTL 1111至111n可以被配置为分别管理多个开放通道SSD OC-SSD的物理存储空间。例如,多个主机FTL 1111至111n中的每个主机FTL可以包括映射表、坏块管理器、I/O调度器、损耗均衡管理器、垃圾收集管理器等。存储管理器1120可以被配置为管理多个开放通道SSD OC-SSD的网络。多个设备驱动器1131至113m中的每个设备驱动器可以被配置为执行数据转换以与对应开放通道SSD 0C-SSD通信。
多个开放通道SSD OC-SSD中的每个开放通道SSD OC-SSD可以直接与主机***1100连接,或者可以通过网络结构与主机***1100连接。多个开放通道SSD OC-SSD中的每个开放通道SSD OC-SSD可以在主机***1100的控制下操作。例如,多个开放通道SSD OC-SSD中的每个开放通道SSD OC-SSD可以从主机***1100接收指示与存储空间相关联的直接位置的物理地址,并且可以针对与接收到的物理地址相对应的存储空间执行操作。
在示例实施例中,多个开放通道SSD OC-SSD中的每个开放通道SSD OC-SSD可以根据参考图1至图14描述的实施例中的一个实施例来操作,或者可以根据其组合来操作。也就是说,当在特定条件(例如,断电)下发生编程失败P/F时,多个开放通道SSD OC-SSD中的每个开放通道SSD OC-SSD可以根据参考图1至图14描述的实施例中的一个实施例或其组合来进行操作,从而确保用户数据的可靠性。
根据本发明构思的示例实施例,可以在由驱动主机闪存转换层的主机来控制的存储设备中改善用户数据的可靠性。因此,提供了具有改善的可靠性的开放通道存储设备的操作方法。
尽管参考具体示例和附图进行了描述,但是本领域普通技术人员可以根据描述对示例实施例进行各种修改、添加和替代。例如,描述的技术可以以与描述的方法的顺序不同的顺序来执行,和/或诸如描述的***、架构、设备、电路等的组件可以被连接或组合为与描述的方法不同,或者可以由其他组件或等效替换来适当地实现结果。
尽管已参考本发明构思的示例实施例描述了本发明构思,但是对于本领域普通技术人员显而易见的是,在不脱离所附权利要求中所阐述的本发明构思的精神和范围的情况下,可以对本发明构思进行各种改变和修改。
Claims (17)
1.一种开放通道存储设备的操作方法,所述开放通道存储设备被配置为由主机来控制,所述开放通道存储设备包括缓冲存储器和非易失性存储器设备,所述方法包括:
在所述主机的控制下执行正常操作;
在执行所述正常操作的同时,检测紧接着与包括在所述非易失性存储器设备中的多个存储器块中的第一数据块相关联的编程失败之后的突然断电;
响应于检测到的突然断电,将存储在所述缓冲存储器中的多个用户数据转储到所述多个存储器块中的转储块中;
检测通电;以及
响应于检测到的通电,对存储在所述转储块中的所述多个用户数据执行数据恢复操作,
其中,执行所述数据恢复操作包括:
将转储到所述转储块的所述多个用户数据中除了要存储在所述第一数据块中的第一用户数据以外的剩余用户数据分别存储在所述多个存储器块中的对应数据块中;
基于所述第一用户数据、至少一个虚假数据、以及所述剩余用户数据中与所述第一用户数据相对应的至少一个第二用户数据来生成奇偶校验数据;以及
将所述奇偶校验数据存储在所述多个存储器块中的对应奇偶校验块中。
2.根据权利要求1所述的方法,其中,
包括在所述转储块中的每个存储器单元被配置为存储n个比特,n为正整数,以及
包括在所述第一数据块中的每个存储器单元被配置为存储m个比特,m为大于n的正整数。
3.根据权利要求1所述的方法,其中,执行所述数据恢复操作包括:
将要存储在所述第一数据块中的第一用户数据加载到所述缓冲存储器上,所述第一用户数据来自转储到所述转储块的所述多个用户数据;以及
将错误信息发送给所述主机。
4.根据权利要求3所述的方法,其中,所述错误信息是通过异步事件请求完成发送给所述主机的。
5.根据权利要求3所述的方法,还包括:
在将所述错误信息发送给所述主机之后,从所述主机接收针对所述第一用户数据的读取请求;
响应于所述读取请求,将加载到所述缓冲存储器上的所述第一用户数据发送给所述主机;
从所述主机接收完成命令;以及
响应于所述完成命令,释放其上加载有所述第一用户数据的所述缓冲存储器。
6.根据权利要求1所述的方法,其中,所述第一用户数据和所述至少一个第二用户数据包括在同一条带中。
7.根据权利要求1所述的方法,还包括:
从所述主机接收针对所述第一用户数据的读取请求;
响应于所述读取请求,基于所述至少一个第二用户数据、所述至少一个虚假数据和所述奇偶校验数据来恢复所述第一用户数据;以及
将所恢复的第一用户数据发送给所述主机。
8.根据权利要求1所述的方法,还包括:
将关于所述第一用户数据的错误信息发送给所述主机;
从所述主机接收针对所述至少一个第二用户数据和所述奇偶校验数据的读取请求;以及
响应于所述读取请求,将所述至少一个第二用户数据和所述奇偶校验数据发送给所述主机。
9.根据权利要求8所述的方法,其中,所述第一用户数据是基于所述至少一个第二用户数据和所述奇偶校验数据来恢复的。
10.根据权利要求1所述的方法,其中,执行所述正常操作包括:
从所述主机接收所述多个用户数据;
将所接收的多个用户数据存储在所述缓冲存储器中;
将存储在所述缓冲存储器中的所述多个用户数据分别存储在所述多个存储器块中的对应数据块中;
基于所述多个用户数据来生成至少一个奇偶校验数据;以及
将所述至少一个奇偶校验数据存储在所述多个存储器块中的对应奇偶校验块中。
11.根据权利要求1所述的方法,其中,所述正常操作是基于从所述主机接收的物理地址来执行的。
12.根据权利要求1所述的方法,还包括:
将与所述编程失败相关联的错误信息发送给所述主机,
其中,所述主机的坏块管理器用所述多个存储器块中与第一存储器块不同的正常块替换所述第一数据块。
13.一种开放通道存储设备的操作方法,所述开放通道存储设备被配置为由主机来控制,所述开放通道存储设备包括缓冲存储器和非易失性存储器设备,所述方法包括:
在所述主机的控制下执行正常操作;
在执行所述正常操作的同时检测突然断电;
响应于检测到的突然断电,将存储在所述缓冲存储器中的多个用户数据转储到包括在所述非易失性存储器设备中的多个存储器块中的转储块;
检测通电;
响应于检测到的通电,对来自所述转储块的所述多个用户数据执行第一数据恢复操作;
在所述第一数据恢复操作期间检测与所述多个存储器块中的第一数据块相关联的编程失败;以及
响应于检测到的编程失败,执行与所述第一数据恢复操作不同的第二数据恢复操作,
其中,所述第一数据恢复操作包括:
将存储在所述转储块中的所述多个用户数据分别存储在所述多个存储器块中的对应数据块中,并且
其中,所述第二数据恢复操作包括:
基于要存储在所述第一数据块中的第一用户数据、与所述第一用户数据相对应的至少一个第二用户数据、以及至少一个虚假数据来生成奇偶校验数据;以及
将所生成的奇偶校验数据存储在所述多个存储器块中的对应奇偶校验块中。
14.根据权利要求13所述的方法,其中,所述第二数据恢复操作包括:
将要存储在所述多个存储器块中的所述第一数据块中的第一用户数据加载到所述缓冲存储器上;以及
将与所述第一用户数据相关联的错误信息发送给所述主机。
15.根据权利要求14所述的方法,还包括:
在发送所述错误信息之后,从所述主机接收针对所述第一用户数据的读取请求;
响应于所述读取请求,将加载到所述缓冲存储器上的所述第一用户数据发送给所述主机;以及
响应于来自所述主机的完成命令,释放其中存储有所述第一用户数据的所述缓冲存储器。
16.一种开放通道存储设备的操作方法,所述开放通道存储设备被配置为由包括坏块管理器的主机来控制,并且所述开放通道存储设备包括缓冲存储器和非易失性存储器设备,所述方法包括:
在所述主机的控制下执行正常操作;
在所述正常操作期间检测正常断电;
响应于检测到的正常断电,执行将存储在所述缓冲存储器中的多个用户数据分别存储在包括在所述非易失性存储器设备中的多个存储器块中的对应数据块中的数据刷新操作;
在所述数据刷新操作期间检测与包括在所述非易失性存储器设备中的所述多个存储器块中的第一数据块相关联的编程失败;
响应于检测到的编程失败,将错误信息发送给所述主机;
基于要存储在所述多个存储器块中的第一存储器块中的第一用户数据、与所述第一用户数据相对应的第二用户数据、以及至少一个虚假数据来生成奇偶校验数据;以及
将所述奇偶校验数据存储在所述多个存储器块中的对应奇偶校验块中。
17.根据权利要求16所述的方法,其中,所述错误信息是通过异步事件请求完成发送给所述主机的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190031649A KR20200113047A (ko) | 2019-03-20 | 2019-03-20 | 오픈 채널 스토리지 장치의 동작 방법 |
KR10-2019-0031649 | 2019-03-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111722793A CN111722793A (zh) | 2020-09-29 |
CN111722793B true CN111722793B (zh) | 2024-05-24 |
Family
ID=72334108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911424622.6A Active CN111722793B (zh) | 2019-03-20 | 2019-12-31 | 开放通道存储设备的操作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11474899B2 (zh) |
KR (1) | KR20200113047A (zh) |
CN (1) | CN111722793B (zh) |
DE (1) | DE102019128491A1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11609699B2 (en) * | 2019-06-24 | 2023-03-21 | Micron Technology, Inc. | Memory device with parity data system and method |
US11734175B2 (en) | 2019-08-22 | 2023-08-22 | SK Hynix Inc. | Storage device and method of operating the same |
US11762769B2 (en) * | 2019-09-20 | 2023-09-19 | SK Hynix Inc. | Memory controller based on flush operation and method of operating the same |
CN113535459B (zh) * | 2020-04-14 | 2024-04-12 | 慧荣科技股份有限公司 | 响应电源事件的数据存取方法及装置 |
US11733931B1 (en) * | 2020-07-13 | 2023-08-22 | Meta Platforms, Inc. | Software defined hybrid flash storage memory controller |
KR20220059272A (ko) * | 2020-11-02 | 2022-05-10 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
KR20220077689A (ko) * | 2020-12-02 | 2022-06-09 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 그 동작 방법 |
KR102404257B1 (ko) * | 2020-12-23 | 2022-06-02 | 청주대학교 산학협력단 | 에러보정코드를 이용한 오류보정 기능을 가지는 비동기용 대용량 메모리 모듈 및 에러보정코드를 이용한 비동기용 대용량 메모리 모듈의 오류보정방법 |
KR20230007041A (ko) * | 2021-07-05 | 2023-01-12 | 삼성전자주식회사 | 스토리지 장치의 디버깅 로그 관리 방법 |
KR20230022060A (ko) | 2021-08-06 | 2023-02-14 | 삼성전자주식회사 | 설정 데이터를 저장하는 메모리 장치 및 그 동작방법 |
KR20230139233A (ko) * | 2022-03-25 | 2023-10-05 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 그것의 동작 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107025185A (zh) * | 2016-02-01 | 2017-08-08 | 爱思开海力士有限公司 | 数据存储装置及其操作方法 |
CN109003641A (zh) * | 2017-06-07 | 2018-12-14 | 三星电子株式会社 | 存储设备及其操作方法 |
CN109074228A (zh) * | 2016-04-14 | 2018-12-21 | 桑迪士克科技有限责任公司 | 用于对在主机存储器缓冲区中损坏的数据进行恢复的存储***和方法 |
CN109213622A (zh) * | 2017-07-03 | 2019-01-15 | 爱思开海力士有限公司 | 存储***及其操作方法 |
CN109493907A (zh) * | 2017-09-11 | 2019-03-19 | 三星电子株式会社 | 非易失性存储设备的操作方法和存储器控制器的操作方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8543742B2 (en) | 2007-02-22 | 2013-09-24 | Super Talent Electronics, Inc. | Flash-memory device with RAID-type controller |
US9720616B2 (en) | 2008-06-18 | 2017-08-01 | Super Talent Technology, Corp. | Data-retention controller/driver for stand-alone or hosted card reader, solid-state-drive (SSD), or super-enhanced-endurance SSD (SEED) |
JP2010015197A (ja) | 2008-06-30 | 2010-01-21 | Toshiba Corp | ストレージ制御装置、データ復元装置およびストレージシステム |
US20110041005A1 (en) | 2009-08-11 | 2011-02-17 | Selinger Robert D | Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System |
KR101602939B1 (ko) * | 2009-10-16 | 2016-03-15 | 삼성전자주식회사 | 불휘발성 메모리 시스템 및 그것의 데이터 관리 방법 |
US8990495B2 (en) | 2011-11-15 | 2015-03-24 | Emc Corporation | Method and system for storing data in raid memory devices |
KR20130060791A (ko) * | 2011-11-30 | 2013-06-10 | 삼성전자주식회사 | 마모도 제어 로직을 포함하는 메모리 시스템, 데이터 저장 장치, 메모리 카드, 그리고 솔리드 스테이트 드라이브 |
US9141308B2 (en) | 2011-12-30 | 2015-09-22 | Sandisk Technologies Inc. | Controller and method for using a transaction flag for page protection |
US9202577B2 (en) | 2012-03-30 | 2015-12-01 | Intel Corporation | Solid state drive management in power loss recovery |
US9652376B2 (en) | 2013-01-28 | 2017-05-16 | Radian Memory Systems, Inc. | Cooperative flash memory control |
KR102272228B1 (ko) * | 2014-05-13 | 2021-07-06 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법 |
KR102435026B1 (ko) * | 2015-12-15 | 2022-08-22 | 삼성전자주식회사 | 저장 장치의 동작 방법 |
US10180875B2 (en) | 2016-07-08 | 2019-01-15 | Toshiba Memory Corporation | Pool-level solid state drive error correction |
KR20180031853A (ko) * | 2016-09-19 | 2018-03-29 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
KR20180126921A (ko) * | 2017-05-19 | 2018-11-28 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
US10073640B1 (en) | 2017-03-10 | 2018-09-11 | Toshiba Memory Corporation | Large scale implementation of a plurality of open channel solid state drives |
TWI639917B (zh) * | 2017-04-25 | 2018-11-01 | 慧榮科技股份有限公司 | 資料儲存裝置及映射表重建方法 |
US11204841B2 (en) * | 2018-04-06 | 2021-12-21 | Micron Technology, Inc. | Meta data protection against unexpected power loss in a memory system |
US10872008B2 (en) * | 2018-06-22 | 2020-12-22 | Micron Technology, Inc. | Data recovery after storage failure in a memory system |
KR20210080967A (ko) * | 2019-12-23 | 2021-07-01 | 에스케이하이닉스 주식회사 | 컨트롤러 및 컨트롤러의 동작방법 |
-
2019
- 2019-03-20 KR KR1020190031649A patent/KR20200113047A/ko not_active Application Discontinuation
- 2019-10-22 DE DE102019128491.0A patent/DE102019128491A1/de active Pending
- 2019-11-21 US US16/690,676 patent/US11474899B2/en active Active
- 2019-12-31 CN CN201911424622.6A patent/CN111722793B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107025185A (zh) * | 2016-02-01 | 2017-08-08 | 爱思开海力士有限公司 | 数据存储装置及其操作方法 |
CN109074228A (zh) * | 2016-04-14 | 2018-12-21 | 桑迪士克科技有限责任公司 | 用于对在主机存储器缓冲区中损坏的数据进行恢复的存储***和方法 |
CN109003641A (zh) * | 2017-06-07 | 2018-12-14 | 三星电子株式会社 | 存储设备及其操作方法 |
CN109213622A (zh) * | 2017-07-03 | 2019-01-15 | 爱思开海力士有限公司 | 存储***及其操作方法 |
CN109493907A (zh) * | 2017-09-11 | 2019-03-19 | 三星电子株式会社 | 非易失性存储设备的操作方法和存储器控制器的操作方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20200113047A (ko) | 2020-10-06 |
DE102019128491A1 (de) | 2020-09-24 |
US11474899B2 (en) | 2022-10-18 |
US20200301780A1 (en) | 2020-09-24 |
CN111722793A (zh) | 2020-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111722793B (zh) | 开放通道存储设备的操作方法 | |
US10372558B2 (en) | Storage device, an operating method of the storage device and an operating method of a computing system including the storage device and a host device | |
CN105637591B (zh) | 用于nand闪速存储器的缺陷管理策略 | |
US10216578B2 (en) | Data storage device for increasing lifetime and RAID system including the same | |
US10445200B2 (en) | Storage device having various recovery methods and recovery modes | |
US8489806B2 (en) | Storage apparatus and method of managing data storage area | |
US10120769B2 (en) | Raid rebuild algorithm with low I/O impact | |
CN108399134A (zh) | 存储装置及存储装置的操作方法 | |
US11487663B2 (en) | Method of operating storage device, storage device performing the same and storage system including the same | |
CN103425589A (zh) | 控制装置、存储装置以及存储控制方法 | |
CN111755039A (zh) | 在恢复进程期间减少存储器***中单元干扰的设备及方法 | |
CN110825321A (zh) | 存储设备及其操作方法 | |
CN112035060B (zh) | 一种存储介质的错误检测方法、***及存储*** | |
CN109582219A (zh) | 存储***、计算***及其方法 | |
US11829270B2 (en) | Semiconductor die failure recovery in a data storage device | |
US20210182192A1 (en) | Storage device with enhanced time to ready performance | |
CN111435334A (zh) | 在存储器***中检查有效数据的设备和方法 | |
CN114764396A (zh) | 数据存储装置及其操作方法 | |
US11132140B1 (en) | Processing map metadata updates to reduce client I/O variability and device time to ready (TTR) | |
CN111625187B (zh) | 一种存储器及其控制方法与存储*** | |
CN113254369A (zh) | 存储设备、包括其的存储***及该存储***的操作方法 | |
CN112540869A (zh) | 存储器控制器、存储装置和存储装置的操作方法 | |
WO2024054700A1 (en) | Data recovery for zoned namespace devices | |
CN110968473A (zh) | 存储器控制器和包括存储器控制器的存储装置 | |
CN111638993A (zh) | 一种存储介质的纠错方法、及其应用的***及存储*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |