CN111697128B - Mram器件的制备方法 - Google Patents

Mram器件的制备方法 Download PDF

Info

Publication number
CN111697128B
CN111697128B CN201910184568.6A CN201910184568A CN111697128B CN 111697128 B CN111697128 B CN 111697128B CN 201910184568 A CN201910184568 A CN 201910184568A CN 111697128 B CN111697128 B CN 111697128B
Authority
CN
China
Prior art keywords
layer
thin film
dielectric layer
metal thin
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910184568.6A
Other languages
English (en)
Other versions
CN111697128A (zh
Inventor
刘鲁萍
王雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETHIK Group Ltd
Hikstor Technology Co Ltd
Original Assignee
CETHIK Group Ltd
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETHIK Group Ltd, Hikstor Technology Co Ltd filed Critical CETHIK Group Ltd
Priority to CN201910184568.6A priority Critical patent/CN111697128B/zh
Publication of CN111697128A publication Critical patent/CN111697128A/zh
Application granted granted Critical
Publication of CN111697128B publication Critical patent/CN111697128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供一种MRAM器件的制备方法，包括：提供基底，在所述基底上依次沉积底电极金属层、磁性隧道结的多层膜以及金属薄膜保护层；在所述金属薄膜保护层上第一次沉积介电层；进行第一次光刻和刻蚀，在所述基底上形成具有间隔的多个预存储结构；第二次沉积介电层；进行第二次光刻和刻蚀，在所述基底上形成多个存储单元结构，且在相邻两个存储单元结构之间保留有与所述存储单元结构等高的介电层；沉积抛光阻挡层；第三次沉积介电层；进行化学机械抛光，直至暴露出所述金属薄膜保护层上方以及相邻两个存储单元结构之间的介电层上方的所有抛光阻挡层。本发明能够提高CMP制程中抛光终点的控制精度。

Description

MRAM器件的制备方法
技术领域
本发明涉及磁性存储器技术领域，尤其涉及一种MRAM器件的制备方法。
背景技术
近年来，采用MTJ(Magnetic Tunnel Junction，磁性隧道结)的磁电阻效应的MRAM(Magnetic Random Access Memory，磁性随机存储器)被认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。
在制备MRAM器件时，提供一个基底，基底上设置底电极和磁性隧道结(MagneticTunnel Junction,MTJ)，磁性隧道结表面是一层金属Ta(钽)，金属薄膜保护层上依次有抛光阻挡层(如SiN)和介电层(如TEOS)，在CMP(Chemical Mechanical Polishing，化学机械抛光)制程中，需要去除磁性隧道结之上的介电层和抛光阻挡层，并将研磨终点停在金属薄膜保护层之上。当MTJ单元的图案的密度比较小，在后续的CMP制程中所涉及的除去介电层并使抛光终点停止在抛光阻挡层之上的工艺中，由于MTJ单元之上的抛光阻挡层的图案化密度较低，不能很好地起到控制抛光终点的作用，导致在整片晶圆表面平整度均一的情况下抛光不完全或者过抛光，或者导致晶圆表面平整度不均一，这些情况均将严重影响MRAM器件的功能。由于不同薄膜材料的选择比不同，而且目前市场上还没有同时针对TEOS/SiN/Ta的高选择比的成熟研磨液产品，因此，在实际CMP制程中，想要将抛光终点准确停在磁性隧道结多层膜结构的金属薄膜保护层上方，是非常具有挑战性的。针对这个问题，有一种方案采用CMP工艺+湿法刻蚀的方法，有利于控制抛光终点，而CMP抛光一般是以获取到抛光阻挡层信息为控制终点，现有工艺下，控制精度还有很大的提高空间。因此，如何提高CMP制程中的控制精度是一个需要解决的问题。
发明内容
有鉴于此，本发明提供一种MRAM器件的制备方法，能够提高CMP制程中抛光终点的控制精度。
本发明提供一种MRAM器件的制备方法，包括：
提供基底，在所述基底上依次沉积底电极金属层、磁性隧道结的多层膜以及金属薄膜保护层；
在所述金属薄膜保护层上第一次沉积介电层；
进行第一次光刻和刻蚀，在所述基底上形成具有间隔的多个预存储结构；
第二次沉积介电层；
进行第二次光刻和刻蚀，在所述基底上形成多个存储单元结构，且在相邻两个存储单元结构之间保留有与所述存储单元结构等高的介电层；
沉积抛光阻挡层；
第三次沉积介电层；
进行化学机械抛光，直至暴露出所述金属薄膜保护层上方以及相邻两个存储单元结构之间的介电层上方的所有抛光阻挡层。
可选地，暴露出所述金属薄膜保护层上方以及相邻两个存储单元结构之间的介电层上方的所有抛光阻挡层之后，所述方法还包括：
对所述抛光阻挡层进行刻蚀，同时除去所述金属薄膜保护层上表面的全部抛光阻挡层以及所述金属薄膜保护层两侧的部分抛光阻挡层，其中，所除去的所述金属薄膜保护层两侧的部分抛光阻挡层的厚度小于或者等于所述磁性隧道结中隧穿势垒层以上的厚度；
第四次沉积介电层；
进行第三次光刻和刻蚀，在每个存储单元结构上方形成开口，暴露出所述金属薄膜保护层的上表面和所述金属薄膜保护层的两侧除去抛光阻挡层的部分；
沉积顶电极金属，形成顶电极。
可选地，采用湿法刻蚀的方法对所述抛光阻挡层进行刻蚀。
可选地，所述抛光阻挡层的材料为含氮和硅的化合物。
可选地，所述介电层的材料为SiO2、FSG、low-K或者ultra-K材料。
本发明提供的MRAM器件的制备方法，在相邻两个存储单元结构之间保留有与存储单元结构等高的介电层，然后沉积抛光阻挡层和介电层，并进行化学机械抛光，与现有技术相比，在CMP制程中，可获得的抛光阻挡层的面积明显提高，从而提高抛光终点的控制精度。
附图说明
图1为本发明的MRAM器件的制备方法的一个实施例的流程示意图；
图2为本发明实施例提供的在基底上依次沉积底电极金属层、磁性隧道结的多层膜以及金属薄膜保护层后的结构示意图；
图3为本发明实施例提供的在金属薄膜保护层上第一次沉积介电层后的结构示意图；
图4为本发明实施例提供的进行第一次光刻和刻蚀后的结构示意图；
图5为本发明实施例提供的第二次沉积介电层后的结构示意图；
图6为本发明实施例提供的进行第二次光刻和刻蚀后的结构示意图；
图7为本发明实施例提供的沉积抛光阻挡层后的结构示意图；
图8为第三次沉积介电层后的结构示意图；
图9为本发明实施例提供的化学机械抛光后的结构示意图；
图10为本发明的MRAM器件的制备方法的另一个实施例的流程示意图；
图11为本发明实施例提供的对抛光阻挡层进行刻蚀后的结构示意图；
图12为本发明实施例提供的第四次沉积介电层后的结构示意图；
图13为本发明实施例提供的进行第三次光刻和刻蚀后的结构示意图；
图14为本发明实施例提供的形成顶电极后的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种MRAM器件的制备方法，如图1所示，所述方法包括：
S101、提供基底，在基底上依次沉积底电极金属层、磁性隧道结的多层膜以及金属薄膜保护层；
关于步骤S101，可以参考图2，图2为本发明实施例提供的在基底上依次沉积底电极金属层、磁性隧道结的多层膜以及金属薄膜保护层后的结构示意图，如图2所示，在基底201上依次沉积底电极金属层202、磁性隧道结的多层膜203以及金属薄膜保护层204。磁性隧道结的多层膜203包括参考层、隧穿势垒层、自由层，这里以一个整体表示，金属薄膜保护层204可以为一层金属钽Ta，也可以是氮化钽或者其他金属。
S102、在金属薄膜保护层上第一次沉积介电层；
关于步骤S102，可以参考图3，图3为本发明实施例提供的在金属薄膜保护层上第一次沉积介电层后的结构示意图，如图3所示，在金属薄膜保护层204上沉积介电层205。介电层205的材料为SiO2，FSG，low-K或者ultra-K材料，如Carbon/Fluorine doped SiO2一种或多种。
S103、进行第一次光刻和刻蚀，在基底上形成具有间隔的多个预存储结构；
关于步骤S103，可以参考图4，图4为本发明实施例提供的进行第一次光刻和刻蚀后的结构示意图，如图4所示，以两个预存储结构为例进行说明，通过光刻和刻蚀工艺在基底上形成具有间隔的两个预存储结构，其中每个预存储结构包括从下到上依次堆叠的尺寸相同的底电极202、磁性隧道结的多层膜203、金属薄膜保护层204以及介电层205。
S104、第二次沉积介电层；
关于步骤S104，可以参考图5，图5为本发明实施例提供的第二次沉积介电层后的结构示意图，如图5所示，通过沉积介电层填充多个预存储结构之间的空隙；由于第二次沉积的介电层与刻蚀后剩下的介电层205材质相同，二者可以融为一体，共同记为介电层206。
S105、进行第二次光刻和刻蚀，在基底上形成多个存储单元结构，且在相邻两个存储单元结构之间保留有与存储单元结构等高的介电层；
关于步骤S105，可以参考图6，图6为本发明实施例提供的进行第二次光刻和刻蚀后的结构示意图，如图6所示，通过光刻和刻蚀工艺在基底上形成两个存储单元结构，每个存储单元结构包括底电极202以及位于底电极202上的磁性隧道结的多层膜203，磁性隧道结的多层膜203的上表面具有一层金属薄膜保护层204，磁性隧道结的多层膜203的尺寸等于金属薄膜保护层204的尺寸，且小于底电极202尺寸。特别说明的是，相邻两个存储单元结构之间保留有与存储单元结构等高的介电层206。
S106、沉积抛光阻挡层；
关于步骤S106，可以参考图7，图7为本发明实施例提供的沉积抛光阻挡层后的结构示意图，如图7所示，抛光阻挡层记为207，抛光阻挡层207的材料为含氮和硅的化合物，如SiNx,SiNxH,SiNxCH,SiaCbNcHd，包括氮化硅、氮掺杂的氧化硅与氮掺杂的碳化硅中的一种或者多种的组合。
S107、第三次沉积介电层；
关于步骤S107，可以参考图8，图8为第三次沉积介电层后的结构示意图，如图8所示，在抛光阻挡层207上方沉积介电层208。
S108、进行化学机械抛光，直至暴露出金属薄膜保护层上方以及相邻两个存储单元结构之间的介电层上方的所有抛光阻挡层。
关于步骤S108，可以参考图9，图9为本发明实施例提供的化学机械抛光后的结构示意图，如图9所示，这一步骤中，抛光阻挡层207没有被去除，抛光终点停在金属薄膜保护层上方以及相邻两个存储单元结构之间的介电层上方的抛光阻挡层207。
上述实施例提供的MRAM器件的制备方法，在相邻两个存储单元结构之间保留有与存储单元结构等高的介电层，然后沉积抛光阻挡层和介电层，并进行化学机械抛光，与现有技术相比，在CMP制程中，可获得的抛光阻挡层的面积明显提高，从而提高抛光终点的控制精度。
进一步地，如图10所示，在图1所示方法流程的基础上，暴露出金属薄膜保护层上方以及相邻两个存储单元结构之间的介电层上方的所有抛光阻挡层之后，还包括如下步骤：
S109、对抛光阻挡层进行刻蚀，同时除去金属薄膜保护层上表面的全部抛光阻挡层以及金属薄膜保护层两侧的部分抛光阻挡层；
关于步骤S109，可以参考图11，图11为本发明实施例提供的对抛光阻挡层进行刻蚀后的结构示意图，如图11所示，在图9所示结构的基础上，对抛光阻挡层207进行刻蚀时，可以对抛光阻挡层207进行过刻蚀，同时除去金属薄膜保护层204上表面的全部抛光阻挡层以及金属薄膜保护层204两侧的部分抛光阻挡层，所除去的金属薄膜保护层204两侧的部分抛光阻挡层的厚度小于或者等于磁性隧道结中隧穿势垒层以上的厚度，即不应破坏磁性隧道结中隧穿势垒层两侧的抛光阻挡层。
在这里需要说明的是，刻蚀就是用化学的、物理的或同时使用化学和物理的方法，有选择地把没有被抗蚀剂掩蔽的那一部分薄膜层除去，从而在薄膜上得到和抗蚀剂膜上完全一致的图形。刻蚀技术主要分为干法刻蚀和湿法刻蚀。干法刻蚀主要利用反应气体与等离子体进行刻蚀；湿法刻蚀主要利用化学试剂与被刻蚀材料发生化学反应进行刻蚀。
本发明实施例可以使用干法刻蚀，也可以使用湿法刻蚀，优选使用湿法刻蚀，刻蚀效果理想。湿法刻蚀工艺可以在湿法清洗机台内完成，也可选择在CMP机台完成。
以抛光阻挡层207材料为Si3N4来说明，湿法刻蚀所基于的化学方程式为：
3Si3N4+27H2O+4H3PO4＝4(NH4)3PO4+9H2SiO4。
S110、第四次沉积介电层；
关于步骤S110，可以参考图12，图12为本发明实施例提供的第四次沉积介电层后的结构示意图，如图12所示，通过沉积介电层填充刻蚀之后产生的空隙；之前遗留下来的介电层206和208和新沉积的介电层融为一体，共同记为介电层209；
S111、进行第三次光刻和刻蚀，在每个存储单元结构上方形成开口，暴露出金属薄膜保护层的上表面和金属薄膜保护层的两侧除去抛光阻挡层的部分；
关于步骤S111，可以参考图13，图13为本发明实施例提供的进行第三次光刻和刻蚀后的结构示意图，如图13所示，形成的开口210的尺寸大于金属薄膜保护层204的尺寸与金属薄膜保护层两侧抛光阻挡层的厚度之和。
S112、沉积顶电极金属，形成顶电极。
关于步骤S112，可以参考图14，图14为本发明实施例提供的形成顶电极后的结构示意图，如图14所示，在开口210内沉积顶电极金属，形成顶电极211。
上述流程只是本发明的MRAM器件的制备方法的一种实现形式，通过本发明制备的MRAM器件，提高了MRAM器件中顶电极与金属薄膜保护层之间的电互联特性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (5)

1.一种MRAM器件的制备方法，其特征在于，所述方法包括：
提供基底，在所述基底上依次沉积底电极金属层、磁性隧道结的多层膜以及金属薄膜保护层；
在所述金属薄膜保护层上第一次沉积介电层；
进行第一次光刻和刻蚀，刻蚀所述底电极金属层、磁性隧道结的多层膜、金属薄膜保护层以及所述金属薄膜保护层上方的介电层，在所述基底上形成具有间隔的多个预存储结构；
第二次沉积介电层，以便填充所述多个预存储结构之间的间隔；
进行第二次光刻和刻蚀，刻蚀所述多个预存储结构，在所述基底上形成多个存储单元结构，且在相邻两个存储单元结构之间的间隔保留有与所述存储单元结构等高的介电层；
沉积抛光阻挡层，覆盖于所述存储单元结构表面以及与所述存储单元结构等高的介电层表面；
第三次沉积介电层；
进行化学机械抛光，直至暴露出所述金属薄膜保护层上方以及相邻两个存储单元结构之间的介电层上方的所有抛光阻挡层。
2.根据权利要求1所述的方法，其特征在于，暴露出所述金属薄膜保护层上方以及相邻两个存储单元结构之间的介电层上方的所有抛光阻挡层之后，所述方法还包括：
对所述抛光阻挡层进行刻蚀，同时除去所述金属薄膜保护层上表面的全部抛光阻挡层以及所述金属薄膜保护层两侧的部分抛光阻挡层，其中，所除去的所述金属薄膜保护层两侧的部分抛光阻挡层的厚度小于或者等于所述磁性隧道结中隧穿势垒层以上的厚度；
第四次沉积介电层；
进行第三次光刻和刻蚀，在每个存储单元结构上方形成开口，暴露出所述金属薄膜保护层的上表面和所述金属薄膜保护层的两侧除去抛光阻挡层的部分；
沉积顶电极金属，形成顶电极。
3.根据权利要求2所述的方法，其特征在于，采用湿法刻蚀的方法对所述抛光阻挡层进行刻蚀。
4.根据权利要求1所述的方法，其特征在于，所述抛光阻挡层的材料为含氮和硅的化合物。
5.根据权利要求1所述的方法，其特征在于，所述介电层的材料为SiO2、FSG、low-K或者ultra-K材料。
CN201910184568.6A 2019-03-12 2019-03-12 Mram器件的制备方法 Active CN111697128B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910184568.6A CN111697128B (zh) 2019-03-12 2019-03-12 Mram器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910184568.6A CN111697128B (zh) 2019-03-12 2019-03-12 Mram器件的制备方法

Publications (2)

Publication Number Publication Date
CN111697128A CN111697128A (zh) 2020-09-22
CN111697128B true CN111697128B (zh) 2023-04-07

Family

ID=72474796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910184568.6A Active CN111697128B (zh) 2019-03-12 2019-03-12 Mram器件的制备方法

Country Status (1)

Country Link
CN (1) CN111697128B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017052586A1 (en) * 2015-09-25 2017-03-30 Intel Corporation High density memory array with self-aligned via
CN109087993A (zh) * 2017-06-13 2018-12-25 上海磁宇信息科技有限公司 一种制作磁性随机存储器顶电极孔的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723128B2 (en) * 2008-02-18 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formed capping layer in MTJ devices
KR20100079960A (ko) * 2008-12-31 2010-07-08 삼성전자주식회사 플래시 메모리 소자의 제조방법
US9082695B2 (en) * 2011-06-06 2015-07-14 Avalanche Technology, Inc. Vialess memory structure and method of manufacturing same
JP6177986B2 (ja) * 2013-03-15 2017-08-09 インテル・コーポレーション 埋め込まれた磁気トンネル接合を含む論理チップ
WO2017155508A1 (en) * 2016-03-07 2017-09-14 Intel Corporation Approaches for integrating stt-mram memory arrays into a logic processor and the resulting structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017052586A1 (en) * 2015-09-25 2017-03-30 Intel Corporation High density memory array with self-aligned via
CN109087993A (zh) * 2017-06-13 2018-12-25 上海磁宇信息科技有限公司 一种制作磁性随机存储器顶电极孔的方法

Also Published As

Publication number Publication date
CN111697128A (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
US7045368B2 (en) MRAM cell structure and method of fabrication
US8138562B2 (en) Bit line preparation method in MRAM fabrication
US8105948B2 (en) Use of CMP to contact a MTJ structure without forming a via
KR100746021B1 (ko) 감소된 비트 라인 저항을 가진 자기 임의 접근 메모리어레이들 및 이를 제조하는 방법
US7038230B2 (en) Horizontal chalcogenide element defined by a pad for use in solid-state memories
EP1763094A2 (en) Structure and fabrication of an MRAM cell
CN110915011A (zh) 低蚀刻率自对准磁穿隧接面装置结构
TW201933602A (zh) 磁阻式隨機存取記憶體結構及其製造方法
CN111261773A (zh) 半导体存储器元件及其制作方法
CN108091562B (zh) Sonos存储器的ono刻蚀方法
TWI299531B (en) Method for end point detection of polysilicon chemical mechanical polishing in an anti-fuse memory device
CN101414573A (zh) 一种可改善微笑效应的沟槽隔离结构制作方法
CN102315385B (zh) 相变存储器存储单元的制作方法
CN111697128B (zh) Mram器件的制备方法
US6559009B2 (en) Method of fabricating a high-coupling ratio flash memory
CN102299106A (zh) 相变存储器存储单元及其制作方法
CN117796182A (zh) 双磁隧道结设备
US20050051818A1 (en) Integrated circuit structure formed by damascene process
CN109166861B (zh) 一种三维存储器及其制作方法
CN111697132A (zh) Mram器件的平坦化方法
CN113053941A (zh) 半导体结构及其形成方法
CN112133822A (zh) 自对准的mram底电极制备方法
CN112713169A (zh) 包括mram底电极制作工艺的制作方法及mram器件
CN112531106A (zh) 磁性隧道结的制备方法
KR100560307B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant