CN111681624A - 显示面板及栅极驱动电路驱动方法、显示装置 - Google Patents

显示面板及栅极驱动电路驱动方法、显示装置 Download PDF

Info

Publication number
CN111681624A
CN111681624A CN202010566758.7A CN202010566758A CN111681624A CN 111681624 A CN111681624 A CN 111681624A CN 202010566758 A CN202010566758 A CN 202010566758A CN 111681624 A CN111681624 A CN 111681624A
Authority
CN
China
Prior art keywords
transistor
pull
output
module
pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010566758.7A
Other languages
English (en)
Inventor
陶健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202010566758.7A priority Critical patent/CN111681624A/zh
Priority to EA202190908A priority patent/EA202190908A1/ru
Priority to EP20870441.1A priority patent/EP4170640A4/en
Priority to KR1020217019065A priority patent/KR102565214B1/ko
Priority to US17/041,077 priority patent/US11120763B1/en
Priority to PCT/CN2020/103793 priority patent/WO2021253570A1/zh
Priority to JP2021524072A priority patent/JP2022541692A/ja
Publication of CN111681624A publication Critical patent/CN111681624A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请公开一种显示面板及栅极驱动电路驱动方法、显示装置，所述显示面板包括显示区和非显示区，所述显示面板包括位于所述显示区的像素驱动电路和位于所述非显示区的栅极驱动电路；其中，所述栅极驱动电路与第一电压端和第二电压端连接，所述第一电压端用于关断所述像素驱动电路中与所述栅极驱动电路的输出端连接的驱动晶体管，所述第二电压端用于关断所述栅极驱动电路中的输出晶体管，以抑制位于所述像素驱动电路中的所述驱动晶体管的阈值电压的漂移，提高所述驱动晶体管的信赖性及显示面板的容错性。

Description

显示面板及栅极驱动电路驱动方法、显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板及栅极驱动电路驱动方法、显示装置。
背景技术
采用低温多晶氧化物技术制成的背板结合了低温多晶硅背板技术和氧化物背板技术的优点，制得的显示装置可实现高低频切换，利于显示装置实现省功耗、提高显示画质的目的。但低温多晶硅与氧化物之间存在不同的电学特性，当氧化物晶体管长时间偏置或高温运行时，会出现阈值电压漂移，为抑制阈值电压漂移，就需调整栅极电压；而调节栅极电压时会对周边的低温多晶硅晶体管的特性造成影响，不利于显示装置的正常工作。
发明内容
本申请实施例提供一种显示面板及栅极驱动电路驱动方法、显示装置，可以抑制像素驱动电路中驱动晶体管的阈值电压的漂移，提高驱动晶体管的信赖性及显示面板的容错性。
本申请实施例提供一种显示面板，包括显示区和非显示区，所述显示面板包括位于所述显示区的像素驱动电路和位于所述非显示区的栅极驱动电路；
其中，所述栅极驱动电路与第一电压端和第二电压端连接，所述第一电压端用于关断所述像素驱动电路中与所述栅极驱动电路的输出端连接的驱动晶体管，所述第二电压端用于关断所述栅极驱动电路中的输出晶体管。
在一些实施例中，所述栅极驱动电路包括：级联的多级子电路，所述多级子电路中的一第n级子电路包括：
扫描控制模块，用于根据扫描控制信号实现正向扫描或反向扫描；
下拉控制模块，与所述扫描控制模块连接，所述下拉控制模块用于根据所述扫描控制模块控制下拉模块的工作状态；
所述下拉模块与所述下拉控制模块及输出模块连接，所述下拉模块接入所述第一电压端及所述第二电压端；所述下拉模块用于在复位阶段利用所述第二电压端使位于所述输出模块中的所述输出晶体管截止，利用所述第一电压端接入所述输出模块的输出端，以拉低所述输出模块的输出端，使所述像素驱动电路中的所述驱动晶体管截止；
所述输出模块与所述扫描控制模块、所述下拉模块连接，所述输出模块接入第N级时钟信号，所述输出模块用于输出栅极驱动信号。
在一些实施例中，所述下拉模块包括：
下拉晶体管，所述下拉晶体管的栅极与所述下拉控制模块连接，所述下拉晶体管的第一极与所述输出模块连接，所述下拉晶体管的第二极接入所述第二电压端，所述下拉晶体管用于在所述复位阶段关断所述输出晶体管，使所述输出模块的输出端停止写入所述第N级时钟信号；
复位晶体管，所述复位晶体管的栅极与所述下拉晶体管的栅极连接，所述复位晶体管的第一极与所述输出模块的输出端相连，所述复位晶体管的第二极接入所述第一电压端，所述复位晶体管用于在所述复位阶段拉低所述输出模块的输出端，使所述像素驱动电路中的所述驱动晶体管截止；
第一存储电容，所述第一存储电容的一端与所述下拉晶体管的栅极连接，所述第一存储电容的另一端接入所述第二电压端，所述第一存储电容用于维持所述下拉晶体管及所述复位晶体管的栅极电压。
在一些实施例中，所述下拉控制模块包括：
第一晶体管，所述第一晶体管的栅极与所述扫描控制模块连接，所述第一晶体管的第一极接入第三电压端，所述第一晶体管的第二极与所述下拉晶体管的栅极连接；所述第一晶体管用于在所述复位阶段使所述下拉模块工作；
第二晶体管，所述第二晶体管的栅极与所述下拉晶体管的第一极连接，所述第二晶体管的第一极与所述第一晶体管的第二极连接，所述第二晶体管的第二极接入所述第二电压端，所述第二晶体管用于在输入阶段、输出阶段及下拉阶段保持所述下拉模块处于关断状态，使所述输出模块的输出端写入所述第N级时钟信号。
在一些实施例中，所述扫描控制信号包括正向扫描控制信号和反向扫描控制信号；所述扫描控制模块包括：
第三晶体管，所述第三晶体管的栅极接入启动信号或第N-2级栅极驱动信号，所述第三晶体管的第一极接入所述正向扫描控制信号，所述第三晶体管的第二极与所述第二晶体管的栅极连接；所述第三晶体管用于在所述输入阶段使所述下拉控制模块、所述输出模块工作，使所述输出模块的输出端写入所述第N级时钟信号；
第四晶体管，所述第四晶体管的栅极接入第N+2级栅极驱动信号，所述第四晶体管的第一极与所述第三晶体管的第二极连接，所述第四晶体管的第二极接入所述反向扫描控制信号；所述第四晶体管用于在所述复位阶段使所述下拉控制模块控制所述下拉模块工作；
第五晶体管，所述第五晶体管的栅极接入所述正向扫描控制信号，所述第五晶体管的第一极接入第N+2级时钟信号，所述第五晶体管的第二极与所述第一晶体管的栅极连接；
第六晶体管，所述第六晶体管的栅极接入所述反向扫描控制信号，所述第六晶体管的第一极接入第N-2级时钟信号，所述第六晶体管的第二极与所述第五晶体管的第二极连接。
在一些实施例中，所述输出模块包括：
第七晶体管，所述第七晶体管的栅极接入所述第三电压端，所述第七晶体管的第一极与所述第三晶体管的第二极连接；
所述输出晶体管，所述输出晶体管的所述栅极与所述第七晶体管的第二极连接，所述输出晶体管的第一极接入第N级时钟信号，所述输出晶体管的第二极与所述复位晶体管的第一极连接；
第二存储电容，所述第二存储电容的一端与所述第七晶体管的第一极连接，所述第二存储电容的另一端接入所述第二电压端，所述第二存储电容用于在所述输入阶段、所述输出阶段及所述下拉阶段维持所述输出晶体管导通，使所述输出模块的输出端写入所述第N级时钟信号。
在一些实施例中，所述栅极驱动电路还包括：
扫黑模块，所述扫黑模块与所述下拉模块和所述输出模块连接，所述扫黑模块接入扫黑控制信号，所述扫黑模块用于在关机瞬间对显示画面进行扫黑。
在一些实施例中，所述扫黑模块包括：
第九晶体管，所述第九晶体管的栅极接入所述扫黑控制信号，所述第九晶体管的第一极与所述下拉模块连接，所述第九晶体管的第二极接入所述第二电压端；
第十晶体管，所述第十晶体管的栅极和第一极与所述第九晶体管的栅极连接，所述第十晶体管的第二极与所述输出模块的输出端连接。
在一些实施例中，所述第九晶体管的第一极与所述下拉模块中的复位晶体管的栅极连接；所述第十晶体管的第二极与所述输出模块中的输出晶体管的第二极连接。
在一些实施例中，所述第一电压端为直流低电源；所述第二电压端为直流低电源。
在一些实施例中，位于所述像素驱动电路中的多个晶体管为氧化物晶体管，位于所述栅极驱动电路中的多个晶体管为低温多晶硅晶体管。
本申请还提供一种栅极驱动电路驱动方法，用于驱动所述的显示面板中的栅极驱动电路，所述栅极驱动方法包括：
在输入阶段，所述栅极驱动电路中扫描控制模块连接的扫描控制信号使所述栅极驱动电路中的输出模块、下拉控制模块工作，所述下拉控制模块保持所述栅极驱动电路中的下拉模块处于关断状态，所述栅极驱动电路中的输出模块的输出端写入第N级时钟信号；
在输出阶段，所述第N级时钟信号使所述输出模块发生自举效应，所述输出模块的输出端输出栅极驱动信号，所述栅极驱动信号驱动所述像素驱动电路中的所述驱动晶体管工作；
在下拉阶段，所述输出模块保持工作，所述输出模块的输出端经所述下拉控制模块及所述第N级时钟信号作用写入所述第N级时钟信号；
在复位阶段，所述扫描控制信号使所述下拉控制模块工作，所述下拉控制模块控制所述下拉模块处于工作状态，所述第二电压端使位于所述输出模块中的所述输出晶体管截止，所述输出模块的输出端接入所述第一电压端，所述驱动晶体管截止。
本申请还提供一种显示装置，所述显示装置包括所述的显示面板。
本申请实施例提供一种显示面板及栅极驱动电路驱动方法、显示装置，所述显示面板包括显示区和非显示区，所述显示面板包括位于所述显示区的像素驱动电路和位于所述非显示区的栅极驱动电路；其中，所述栅极驱动电路与第一电压端和第二电压端连接，所述第一电压端用于关断所述像素驱动电路中与所述栅极驱动电路的输出端连接的驱动晶体管，所述第二电压端用于关断所述栅极驱动电路中的输出晶体管，以抑制所述像素驱动电路中的所述驱动晶体管的阈值电压漂移，提高所述驱动晶体管的信赖性及显示面板的容错性。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请的实施例提供的显示面板的结构示意图；
图2A～图2B为本申请的实施例提供的栅极驱动电路的原理图；
图3A～图3B为本申请的实施例提供的栅极驱动电路的结构示意图；
图3C为本申请的实施例提供的栅极驱动电路的工作时序图；
图4为本申请的实施例提供的栅极驱动电路的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
具体的，请参阅图1，其为本申请的实施例提供的显示面板的结构示意图；图2A～图2B，其为本申请的实施例提供的栅极驱动电路的原理图；如图3A～图3B，其为本申请的实施例提供的栅极驱动电路的结构示意图；如图3C所示，其为本申请的实施例提供的栅极驱动电路的工作时序图。
所述显示面板包括显示区100a和非显示区100b，所述显示面板包括位于所述显示区100a的像素驱动电路和位于所述非显示区100b的栅极驱动电路；
其中，所述栅极驱动电路与第一电压端VSS和第二电压端VGL连接，所述第一电压端VSS用于关断所述像素驱动电路中与所述栅极驱动电路的输出端Gate(N)连接的驱动晶体管，所述第二电压端VGL用于关断所述栅极驱动电路中的输出晶体管T8，以抑制位于所述像素驱动电路中的所述驱动晶体管的阈值电压漂移，提高所述驱动晶体管的信赖性及所述显示面板的容错性。
具体地，请参阅图2A～图2B和图3A～图3C，所述栅极驱动电路包括：级联的多级子电路，所述多级子电路中的一第n级子电路包括：
扫描控制模块100，用于根据扫描控制信号实现正向扫描或反向扫描；
下拉控制模块200，与所述扫描控制模块100连接，所述下拉控制模块200用于根据所述扫描控制模块100控制下拉模块300的工作状态；
所述下拉模块300与所述下拉控制模块200及输出模块400连接，所述下拉模块300接入所述第一电压端VSS及所述第二电压端VGL；所述下拉模块300用于在复位阶段S4利用所述第二电压端VGL使位于所述输出模块400中的所述输出晶体管T8截止，利用所述第一电压端VSS接入所述输出模块400的输出端Gate(N)，以拉低所述输出模块400的输出端Gate(N)，使所述像素驱动电路中的所述驱动晶体管截止；
所述输出模块400与所述扫描控制模块100、所述下拉模块300连接，所述输出模块400接入第N级时钟信号CK(N)，所述输出模块400用于输出栅极驱动信号。
由于在所述复位阶段S4利用所述下拉模块300使所述输出模块400的输出端Gate(N)接入所述第一电压端VSS，拉低了所述输出模块400的输出端Gate(N)，使得位于显示区内所述像素驱动电路中的所述驱动晶体管的栅极电压得到调节，避免了位于所述驱动晶体管出现长期偏置，从而导致阈值电压漂移的问题，提高了所述驱动晶体管的信赖性；在抑制所述驱动晶体管阈值电压漂移的同时，避免了对所述栅极驱动电路造成的影响。
其中，通过中心控制板可以对所述第一电压端VSS进行调制，所述第一电压端VSS的电压值可通过信赖性实验进行确定，从而得到合适的关断所述驱动晶体管的电压值。
位于所述显示区内的所述像素驱动电路中的多个晶体管为场效应晶体管；进一步地，位于所述显示区内的所述像素驱动电路中的多个晶体管为薄膜晶体管；更进一步地，位于所述显示区内的所述像素驱动电路中的多个晶体管为氧化物薄膜晶体管。
本申请还提供一种栅极驱动电路驱动方法，用于驱动所述显示面板中的所述栅极驱动电路，所述栅极驱动方法包括：
在输入阶段S1，所述栅极驱动电路中所述扫描控制模块100连接的所述扫描控制信号使所述输出模块400、所述下拉控制模块200工作，所述下拉控制模块200保持所述下拉模块300处于关断状态，所述输出模块400的输出端Gate(N)写入所述第N级时钟信号CK(N)；
在输出阶段S2，所述第N级时钟信号CK(N)使所述输出模块400发生自举效应，所述输出模块400的输出端Gate(N)输出所述栅极驱动信号，所述栅极驱动信号驱动所述像素驱动电路中的所述驱动晶体管工作；
在下拉阶段S3，所述输出模块400保持工作，所述输出模块400的输出端Gate(N)经所述下拉控制模块200及所述第N级时钟信号CK(N)作用写入所述第N级时钟信号CK(N)；
在复位阶段S4，所述扫描控制信号使所述下拉控制模块200工作，所述下拉控制模块200控制所述下拉模块300处于工作状态，所述第二电压端VGL使位于所述输出模块400中的所述输出晶体管T8截止，所述输出模块400的输出端Gate(N)接入所述第一电压端VSS，所述驱动晶体管截止。
请继续参阅图2A～图2B及图3A～图3C，所述下拉模块300包括：
下拉晶体管T11，所述下拉晶体管T11的栅极与所述下拉控制模块200连接，所述下拉晶体管T11的第一极与所述输出模块400连接，所述下拉晶体管T11的第二极接入所述第二电压端VGL，所述下拉晶体管T11用于在所述复位阶段S4关断所述输出晶体管T8，使所述输出模块400的输出端Gate(N)停止写入所述第N级时钟信号CK(N)；
复位晶体管T12，所述复位晶体管T12的栅极与所述下拉晶体管T11的栅极连接，所述复位晶体管T12的第一极与所述输出模块400的输出端Gate(N)相连，所述复位晶体管T12的第二极接入所述第一电压端VSS，所述复位晶体管T12用于在所述复位阶段S4拉低所述输出模块400的输出端Gate(N)，使所述像素驱动电路中的所述驱动晶体管截止；
第一存储电容C1，所述第一存储电容C1的一端与所述下拉晶体管T11的栅极连接，所述第一存储电容C1的另一端接入所述第二电压端VGL，所述第一存储电容C1用于维持所述下拉晶体管T11及所述复位晶体管T12的栅极电压。
所述下拉控制模块200包括：
第一晶体管T1，所述第一晶体管T1的栅极与所述扫描控制模块100连接，所述第一晶体管T1的第一极接入第三电压端VGH，所述第一晶体管T1的第二极与所述下拉晶体管T11的栅极连接；所述第一晶体管T1用于在所述复位阶段S4使所述下拉模块300工作；
第二晶体管T2，所述第二晶体管T2的栅极与所述下拉晶体管T11的第一极连接，所述第二晶体管T2的第一极与所述第一晶体管T1的第二极连接，所述第二晶体管T2的第二极接入所述第二电压端VGL，所述第二晶体管T2用于在输入阶段S1、输出阶段S2及下拉阶段S3保持所述下拉模块300处于关断状态，使所述输出模块400的输出端Gate(N)写入所述第N级时钟信号。
所述扫描控制信号包括正向扫描控制信号U2D和反向扫描控制信号D2U；所述扫描控制模块100包括：
第三晶体管T3，所述第三晶体管T3的栅极接入第N-2级栅极驱动信号Gate(N-2)，所述第三晶体管T3的第一极接入所述正向扫描控制信号U2D，所述第三晶体管T3的第二极与所述第二晶体管T2的栅极连接；所述第三晶体管T3用于在所述输入阶段S1使所述下拉控制模块200、所述输出模块400工作，使所述输出模块400的输出端Gate(N)写入所述第N级时钟信号；
第四晶体管T4，所述第四晶体管T4的栅极接入第N+2级栅极驱动信号Gate(N+2)，所述第四晶体管T4的第一极与所述第三晶体管T3的第二极连接，所述第四晶体管T4的第二极接入所述反向扫描控制信号D2U；所述第四晶体管T4用于在所述复位阶段S4使所述下拉控制模块200控制所述下拉模块300工作；
第五晶体管T5，所述第五晶体管T5的栅极接入所述正向扫描控制信号U2D，所述第五晶体管T5的第一极接入第N+2级时钟信号CK(N+2)，所述第五晶体管T5的第二极与所述第一晶体管T1的栅极连接；
第六晶体管T6，所述第六晶体管T6的栅极接入所述反向扫描控制信号D2U，所述第六晶体管T6的第一极接入第N-2级时钟信号CK(N-2)，所述第六晶体管T6的第二极与所述第五晶体管T5的第二极连接。
所述输出模块400包括：
第七晶体管T7，所述第七晶体管T7的栅极接入所述第三电压端VGH，所述第七晶体管T7的第一极与所述第三晶体管T3的第二极连接；
所述输出晶体管T8，所述输出晶体管T8的所述栅极与所述第七晶体管T7的第二极连接，所述输出晶体管T8的第一极接入所述第N级时钟信号CK(N)，所述输出晶体管T8的第二极与所述复位晶体管T12的第一极连接；
第二存储电容C2，所述第二存储电容C2的一端与所述第七晶体管T7的第一极连接，所述第二存储电容C2的另一端接入所述第二电压端VGL，所述第二存储电容C2用于在所述输入阶段S1、所述输出阶段S2及所述下拉阶段S3维持所述输出晶体管T8导通，使所述输出模块400的输出端Gate(N)写入所述第N级时钟信号CK(N)。
其中，所述第一电压端VSS为直流低电源；所述第二电压端VGL为直流低电源；所述第三电压端VGH为直流高电源。
位于所述栅极驱动电路中的多个晶体管为场效应晶体管；进一步地，位于所述栅极驱动电路中的多个晶体管为薄膜晶体管；更进一步地，位于所述栅极驱动电路中的多个晶体管为低温多晶硅薄膜晶体管。为区分晶体管中除栅极以外的源极与漏极，本申请的所述第一极可以为漏极或源极的一者；相应地，所述第二极为源极或漏极中的另一者。
请继续参阅图3A～图3C，以所述栅极驱动电路中的各晶体管为N型晶体管、所述正向扫描控制信号U2D为高电平、所述反向扫描控制信号D2U为低电平，所述第一电压端VSS为直流低电源、所述第二电压端VGL为直流低电源、所述第三电压端VGH为直流高电源为例，所述栅极驱动电路的工作原理包括：
在所述输入阶段S1：所述第N-2级栅极驱动信号Gate(N-2)为高电平时，所述扫描控制模块100中的所述第三晶体管T3导通，所述下拉控制模块200中的所述第二晶体管T2导通；与此同时，所述输出模块400中的所述第七晶体管T7由于所述第三电压端VGH为直流高电源导通，所述第七晶体管T7的第一极写入所述正向扫描控制信号U2D并对所述第二存储电容C2充电，使得所述第七晶体管T7的第一极与第二极(即Q1点和Q2点)均写入所述正向扫描控制信号U2D，所述输出晶体管T8导通，所述输出模块400的输出端Gate(N)写入所述第N级时钟信号CK(N)；所述下拉控制模块200中的所述第二晶体管T2导通，使得所述下拉模块300中的所述下拉晶体管T11和所述复位晶体管T12栅极写入所述第二电压端VGL的信号，所述下拉晶体管T11和所述复位晶体管T12截止。
在所述第N-2级栅极驱动信号Gate(N-2)为低电平时，所述扫描控制模块100中的所述第三晶体管T3截止，由于所述第三电压端VGH为直流高电源，所述输出模块400中的所述第七晶体管T7保持导通，所述第二存储电容C2中存储的信号维持Q1点与Q2点处的电位，所述输出晶体管T8维持导通；与此同时，所述第二存储电容C2中存储的信号维持所述下拉控制模块200中的所述第二晶体管T2导通；所述输出模块400的输出端Gate(N)继续写入所述第N级时钟信号CK(N)；所述下拉模块300中的所述下拉晶体管T11和所述复位晶体管T12栅极继续写入所述第二电压端VGL的信号，所述下拉晶体管T11和所述复位晶体管T12截止。
在所述输出阶段S2：由于所述第二存储电容C2中存储的信号维持Q1点与Q2点处的电位，所以所述输出晶体管T8维持导通；与此同时，所述第二存储电容C2中存储的信号维持所述下拉控制模块200中的所述第二晶体管T2导通；所述下拉模块300中的所述下拉晶体管T11和所述复位晶体管T12栅极继续写入所述第二电压端VGL的信号，所述下拉晶体管T11和所述复位晶体管T12截止。所述输出晶体管T8维持导通使得所述第N级时钟信号CK(N)为高电平时，所述输出晶体管T8的栅极(即Q2点处)发生自举效应，Q2点处的电位被拉高至2*VGH-VGL；所述输出晶体管T8充分打开，所述输出模块400的所述输出端Gate(N)写入所述第N级时钟信号CK(N)载入的高电平信号，从而为所述显示区内的所述像素驱动电路的所述驱动晶体管提供栅极驱动信号。
在所述下拉阶段S3：所述第N级时钟信号CK(N)由高电平变为低电平，所述输出晶体管T8的栅极(即Q2点处)处自举效应消失，所述第二存储电容C2中存储的信号继续维持Q1点与Q2点处的电位，所述输出晶体管T8仍维持导通，所述下拉控制模块200中的所述第二晶体管T2仍维持导通；所述下拉模块300中的所述下拉晶体管T11和所述复位晶体管T12仍保持截止；所述输出模块400的所述输出端Gate(N)写入所述第N级时钟信号CK(N)载入的低电平信号。
在所述复位阶段S4：当所述第N+2级栅极驱动信号Gate(N+2)为高电平时，所述扫描控制模块100中的所述第四晶体管T4导通；与此同时，由于所述第N-2级时钟信号CK(N-2)及所述第N+2级时钟信号CK(N+2)为高电平，所述正向扫描控制信号U2D为高电平，所述扫描控制模块100中的所述第五晶体管T5导通。所述第四晶体管T4导通，使得所述下拉控制模块200中的所述第二晶体管T2的栅极写入所述反向扫描控制信号D2U载入的低电平信号，所述第二晶体管T2截止；所述第四晶体管T4导通，使得所述输出模块400中的所述第七晶体管T7的第一极写入所述反向扫描控制信号D2U载入的低电平信号。所述第五晶体管T5导通使得所述下拉控制模块200中的所述第一晶体管T1导通，所述下拉模块300中的所述下拉晶体管T11及所述复位晶体管T12的栅极接入所述第三电压端VGH，所述下拉晶体管T11和所述复位晶体管T12导通。所述第一存储电容C1充电并维持所述下拉晶体管T11及所述复位晶体管T12的栅极电位。由于所述输出模块400中的所述第七晶体管T7的第一极及第二极(即Q1点和Q2点处)接所述第二电压端VGL，所述输出晶体管T8截止；所述复位晶体管T12导通使得所述输出模块400的所述输出端Gate(N)被拉低至与所述第一电压端VSS相同的电位，因此所述输出模块400的输出端Gate(N)输出的所述栅极驱动信号使得位于所述显示区内的所述像素驱动电路中的所述驱动晶体管的栅极电压得到调节，避免了位于显示区内的所述晶体管出现长期偏置，从而导致阈值电压漂移的问题，提高了所述像素驱动电路中的所述驱动晶体管及其他晶体管的信赖性。
其中，所述扫描控制模块100的所述第三晶体管T3的栅极也可接入启动信号STV以代替所述第N-2级栅极驱动信号Gate(N-2)，所述第三晶体管T3的栅极接所述启动信号STV时，所述栅极驱动电路的工作原理与所述第三晶体管T3的栅极接所述第N-2级栅极驱动信号Gate(N-2)时的相似，在此不再对其进行赘述。
请继续参阅图2B和图3B，所述的栅极驱动电路还包括：
扫黑模块500，所述扫黑模块500与所述下拉模块300和所述输出模块400连接，所述扫黑模块500接入扫黑控制信号GAS，所述扫黑模块500用于在关机瞬间对显示画面进行扫黑。
进一步地，所述扫黑模块500包括：
第九晶体管T9，所述第九晶体管T9的栅极接入所述扫黑控制信号GAS，所述第九晶体管T9的第一极与所述下拉模块300连接，所述第九晶体管T9的第二极接入所述第二电压端VGL；
第十晶体管T10，所述第十晶体管T10的栅极和第一极与所述第九晶体管T9的栅极连接，所述第十晶体管T10的第二极与所述输出模块400的输出端Gate(N)连接。
更进一步地，所述第九晶体管T9的第一极与所述下拉模块300中的复位晶体管T12的栅极连接；所述第十晶体管T10的第二极与所述输出模块400中的所述输出晶体管T8的第二极连接。
在关机瞬间控制所述扫黑控制信号GAS为高电平信号，其余的各输入信号(如所述第N-2级时钟信号CK(N-2)，所述正向扫描控制信号U2D等)均为低电平，所述扫黑模块500中的所述第九晶体管T9及所述第十晶体管T10导通，所述输出模块400的输出端Gate(N)输出的所述栅极驱动信号使显示面板对显示画面进行扫黑。
在如图3A～图3B所示的所述栅极驱动电路中，均以各晶体管为N型晶体管为例进行说明，本领域的相关技术人员也可将N型晶体管替换为P型晶体管，相应的将信号的相位进行反相就可获得分析结果。因此，本申请实施例在此不再对采用P型晶体管的栅极驱动电路及其驱动方法进行赘述。
请参阅图4，其为本申请的实施例提供的栅极驱动电路的结构示意图。本申请还提供一种栅极驱动电路，包括：级联的多级子电路，所述多级子电路中的一第n级子电路包括：
第一晶体管T1，所述第一晶体管T1的漏极D1接入第三电压端VGH；
第二晶体管T2，所述第二晶体管T2的漏极D2与所述第一晶体管T1的源极S1连接，所述第二晶体管T2的源极S2接入第二电压端VGL；
第三晶体管T3，所述第三晶体管T3的栅极接入第N-2级栅极驱动信号Gate(N-2)或启动信号STV，所述第三晶体管T3的漏极D3接入正向扫描控制信号U2D，所述第三晶体管T3的源极S3与所述第二晶体管T2的栅极连接；
第四晶体管T4，所述第四晶体管T4的栅极接入第N+2级栅极驱动信号Gate(N+2)，所述第四晶体管T4的漏极D4与所述第三晶体管T3的源极S3连接，所述第四晶体管T4的源极S4接入反向扫描控制信号D2U；
第五晶体管T5，所述第五晶体管T5的栅极接入所述正向扫描控制信号U2D，所述第五晶体管T5的漏极D5接入第N+2级时钟信号CK(N+2)，所述第五晶体管T5的源极S5与所述第一晶体管T1的栅极连接；
第六晶体管T6，所述第六晶体管T6的栅极接入所述反向扫描控制信号D2U，所述第六晶体管T6的漏极D6接入第N-2级时钟信号CK(N-2)，所述第六晶体管T6的源极S6与所述第五晶体管T5的源极S5连接；
第七晶体管T7，所述第七晶体管T7的栅极接入所述第三电压端VGH，所述第七晶体管T7的漏极D7与所述第三晶体管D3的源极S3连接；
第八晶体管T8，所述第八晶体管T8的所述栅极与所述第七晶体管T7的源极S7连接，所述第八晶体管T8的漏极D8接入第N级时钟信号CK(N)；
第九晶体管T9，所述第九晶体管T9的栅极接入扫黑控制信号GAS，所述第九晶体管T9的源极S9接入所述第二电压端VGL；
第十晶体管T10，所述第十晶体管T10的栅极和漏极D10与所述第九晶体管T9的栅极连接，所述第十晶体管T10的源极S10与所述第八晶体管T8的源极S8连接；
第十一晶体管T11，所述第十一晶体管T11的栅极与所述第九晶体管T9的漏极D9连接并与所述第一晶体管T1的源极S1连接，所述第十一晶体管T11的漏极D11与所述第七晶体管T7的漏极D7连接，所述第十一晶体管T11的源极S11接入所述第二电压端VGL；
第十二晶体管T12，所述第十二晶体管T12的栅极与所述第十一晶体管T11的栅极连接，所述第十二晶体管T12的漏极D12与所述第八晶体管T8的源极S8连接，所述第十二晶体管T12的源极S12接入所述第一电压端VSS；
第一存储电容C1，所述第一存储电容C1的一端与所述第十一晶体管T11的栅极连接，所述第一存储电容C1的另一端接入所述第二电压端VGL；
第二存储电容C2，所述第二存储电容C2的一端与所述第七晶体管T7的漏极D7连接，所述第二存储电容C2的另一端接入所述第二电压端VGL。
在本申请中的所述栅极驱动电路中，仅以多级子电路中的一第n级子电路为例进行说明，所述栅极驱动电路中其余级别的所述多级子电路与所述第n级子电路相似，在此对其不再进行赘述。
本申请还提供一种显示装置，所述显示装置包括所述的显示面板。
所述显示装置可为液晶显示装置、柔性显示装置等；更进一步地，所述栅极驱动电路适用于高分辨率的显示装置中。进一步地，所述柔性显示装置包括发光器件；更进一步地，所述发光器件包括有机发光二极管、次毫米发光二极管及微型发光二极管。
具体地，所述显示装置可为移动显示装置或不可移动显示装置，包括手机、平板电脑、台式电脑、手环、学习机等显示装置。
在所述显示装置中，采用所述栅极驱动电路驱动所述像素驱动电路中的所述驱动晶体管，可以避免所述驱动晶体管长期处于偏置状态，改善所述驱动晶体管的阈值电压漂移，提高位于所述显示区内的多个晶体管的信赖性。此外，由于所述第一电压端VSS可根据实际需求调节，因此使得所述显示区内的多个晶体管的偏置电压可调，提高了所述显示装置的容错性能。
本申请提供的显示面板及栅极驱动电路驱动方法、显示装置，所述显示面板包括显示区100a和非显示区100b，所述显示面板包括位于所述显示区100a的像素驱动电路和位于所述非显示区100b的栅极驱动电路；其中，所述栅极驱动电路与第一电压端VSS和第二电压端VGL连接，所述第一电压端VSS用于关断所述像素驱动电路中与所述栅极驱动电路的输出端Gate(N)连接的驱动晶体管，所述第二电压端VGL用于关断所述栅极驱动电路中的输出晶体管T8，以抑制位于所述像素驱动电路中的驱动晶体管的阈值电压漂移，提高驱动晶体管的信赖性及显示面板的容错性。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的显示面板及栅极驱动电路驱动方法、显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (13)

1.一种显示面板，其特征在于，包括显示区和非显示区，所述显示面板包括位于所述显示区的像素驱动电路和位于所述非显示区的栅极驱动电路；
其中，所述栅极驱动电路与第一电压端和第二电压端连接，所述第一电压端用于关断所述像素驱动电路中与所述栅极驱动电路的输出端连接的驱动晶体管，所述第二电压端用于关断所述栅极驱动电路中的输出晶体管。
2.根据权利要求1所述的显示面板，其特征在于，所述栅极驱动电路包括：级联的多级子电路，所述多级子电路中的一第n级子电路包括：
扫描控制模块，用于根据扫描控制信号实现正向扫描或反向扫描；
下拉控制模块，与所述扫描控制模块连接，所述下拉控制模块用于根据所述扫描控制模块控制下拉模块的工作状态；
所述下拉模块与所述下拉控制模块及输出模块连接，所述下拉模块接入所述第一电压端及所述第二电压端；所述下拉模块用于在复位阶段利用所述第二电压端使位于所述输出模块中的所述输出晶体管截止，利用所述第一电压端接入所述输出模块的输出端，以拉低所述输出模块的输出端，使所述像素驱动电路中的所述驱动晶体管截止；
所述输出模块与所述扫描控制模块、所述下拉模块连接，所述输出模块接入第N级时钟信号，所述输出模块用于输出栅极驱动信号。
3.根据权利要求2所述的显示面板，其特征在于，所述下拉模块包括：
下拉晶体管，所述下拉晶体管的栅极与所述下拉控制模块连接，所述下拉晶体管的第一极与所述输出模块连接，所述下拉晶体管的第二极接入所述第二电压端，所述下拉晶体管用于在所述复位阶段关断所述输出晶体管，使所述输出模块的输出端停止写入所述第N级时钟信号；
复位晶体管，所述复位晶体管的栅极与所述下拉晶体管的栅极连接，所述复位晶体管的第一极与所述输出模块的输出端相连，所述复位晶体管的第二极接入所述第一电压端，所述复位晶体管用于在所述复位阶段拉低所述输出模块的输出端，使所述像素驱动电路中的所述驱动晶体管截止；
第一存储电容，所述第一存储电容的一端与所述下拉晶体管的栅极连接，所述第一存储电容的另一端接入所述第二电压端，所述第一存储电容用于维持所述下拉晶体管及所述复位晶体管的栅极电压。
4.根据权利要求3所述的显示面板，其特征在于，所述下拉控制模块包括：
第一晶体管，所述第一晶体管的栅极与所述扫描控制模块连接，所述第一晶体管的第一极接入第三电压端，所述第一晶体管的第二极与所述下拉晶体管的栅极连接；所述第一晶体管用于在所述复位阶段使所述下拉模块工作；
第二晶体管，所述第二晶体管的栅极与所述下拉晶体管的第一极连接，所述第二晶体管的第一极与所述第一晶体管的第二极连接，所述第二晶体管的第二极接入所述第二电压端，所述第二晶体管用于在输入阶段、输出阶段及下拉阶段保持所述下拉模块处于关断状态，使所述输出模块的输出端写入所述第N级时钟信号。
5.根据权利要求4所述的显示面板，其特征在于，所述扫描控制信号包括正向扫描控制信号和反向扫描控制信号；所述扫描控制模块包括：
第三晶体管，所述第三晶体管的栅极接入启动信号或第N-2级栅极驱动信号，所述第三晶体管的第一极接入所述正向扫描控制信号，所述第三晶体管的第二极与所述第二晶体管的栅极连接；所述第三晶体管用于在所述输入阶段使所述下拉控制模块、所述输出模块工作，使所述输出模块的输出端写入所述第N级时钟信号；
第四晶体管，所述第四晶体管的栅极接入第N+2级栅极驱动信号，所述第四晶体管的第一极与所述第三晶体管的第二极连接，所述第四晶体管的第二极接入所述反向扫描控制信号；所述第四晶体管用于在所述复位阶段使所述下拉控制模块控制所述下拉模块工作；
第五晶体管，所述第五晶体管的栅极接入所述正向扫描控制信号，所述第五晶体管的第一极接入第N+2级时钟信号，所述第五晶体管的第二极与所述第一晶体管的栅极连接；
第六晶体管，所述第六晶体管的栅极接入所述反向扫描控制信号，所述第六晶体管的第一极接入第N-2级时钟信号，所述第六晶体管的第二极与所述第五晶体管的第二极连接。
6.根据权利要求5所述的显示面板，其特征在于，所述输出模块包括：
第七晶体管，所述第七晶体管的栅极接入所述第三电压端，所述第七晶体管的第一极与所述第三晶体管的第二极连接；
所述输出晶体管，所述输出晶体管的所述栅极与所述第七晶体管的第二极连接，所述输出晶体管的第一极接入第N级时钟信号，所述输出晶体管的第二极与所述复位晶体管的第一极连接；
第二存储电容，所述第二存储电容的一端与所述第七晶体管的第一极连接，所述第二存储电容的另一端接入所述第二电压端，所述第二存储电容用于在所述输入阶段、所述输出阶段及所述下拉阶段维持所述输出晶体管导通，使所述输出模块的输出端写入所述第N级时钟信号。
7.根据权利要求2所述的显示面板，其特征在于，所述栅极驱动电路还包括：
扫黑模块，所述扫黑模块与所述下拉模块和所述输出模块连接，所述扫黑模块接入扫黑控制信号，所述扫黑模块用于在关机瞬间对显示画面进行扫黑。
8.根据权利要求7所述的显示面板，其特征在于，所述扫黑模块包括：
第九晶体管，所述第九晶体管的栅极接入所述扫黑控制信号，所述第九晶体管的第一极与所述下拉模块连接，所述第九晶体管的第二极接入所述第二电压端；
第十晶体管，所述第十晶体管的栅极和第一极与所述第九晶体管的栅极连接，所述第十晶体管的第二极与所述输出模块的输出端连接。
9.根据权利要求8所述的显示面板，其特征在于，所述第九晶体管的第一极与所述下拉模块中的复位晶体管的栅极连接；所述第十晶体管的第二极与所述输出模块中的输出晶体管的第二极连接。
10.根据权利要求1所述的显示面板，其特征在于，所述第一电压端为直流低电源；所述第二电压端为直流低电源。
11.根据权利要求1所述的显示面板，其特征在于，位于所述像素驱动电路中的多个晶体管为氧化物晶体管，位于所述栅极驱动电路中的多个晶体管为低温多晶硅晶体管。
12.一种栅极驱动电路驱动方法，其特征在于，用于驱动如权利要求1～11任一所述的显示面板中的所述栅极驱动电路，所述栅极驱动方法包括：
在输入阶段，所述栅极驱动电路中扫描控制模块连接的扫描控制信号使所述栅极驱动电路中的输出模块、下拉控制模块工作，所述下拉控制模块保持所述栅极驱动电路中的下拉模块处于关断状态，所述栅极驱动电路中的输出模块的输出端写入第N级时钟信号；
在输出阶段，所述第N级时钟信号使所述输出模块发生自举效应，所述输出模块的输出端输出栅极驱动信号，所述栅极驱动信号驱动所述像素驱动电路中的所述驱动晶体管工作；
在下拉阶段，所述输出模块保持工作，所述输出模块的输出端经所述下拉控制模块及所述第N级时钟信号作用写入所述第N级时钟信号；
在复位阶段，所述扫描控制信号使所述下拉控制模块工作，所述下拉控制模块控制所述下拉模块处于工作状态，所述第二电压端使位于所述输出模块中的所述输出晶体管截止；所述输出模块的输出端接入所述第一电压端，所述驱动晶体管截止。
13.一种显示装置，其特征在于，包括如权利要求1～11任一所述的显示面板。
CN202010566758.7A 2020-06-19 2020-06-19 显示面板及栅极驱动电路驱动方法、显示装置 Pending CN111681624A (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN202010566758.7A CN111681624A (zh) 2020-06-19 2020-06-19 显示面板及栅极驱动电路驱动方法、显示装置
EA202190908A EA202190908A1 (ru) 2020-06-19 2020-07-23 Панель отображения, способ управления затвором и устройство отображения
EP20870441.1A EP4170640A4 (en) 2020-06-19 2020-07-23 DISPLAY PANEL, GATE DRIVING CIRCUIT DRIVING METHOD AND DISPLAY APPARATUS
KR1020217019065A KR102565214B1 (ko) 2020-06-19 2020-07-23 디스플레이 패널, 게이트 구동 회로 구동 방법, 및 디스플레이 장치
US17/041,077 US11120763B1 (en) 2020-06-19 2020-07-23 Display panel, gate driving method and display device
PCT/CN2020/103793 WO2021253570A1 (zh) 2020-06-19 2020-07-23 显示面板及栅极驱动电路驱动方法、显示装置
JP2021524072A JP2022541692A (ja) 2020-06-19 2020-07-23 表示パネル及びゲート駆動回路駆動方法、表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010566758.7A CN111681624A (zh) 2020-06-19 2020-06-19 显示面板及栅极驱动电路驱动方法、显示装置

Publications (1)

Publication Number Publication Date
CN111681624A true CN111681624A (zh) 2020-09-18

Family

ID=72436587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010566758.7A Pending CN111681624A (zh) 2020-06-19 2020-06-19 显示面板及栅极驱动电路驱动方法、显示装置

Country Status (2)

Country Link
CN (1) CN111681624A (zh)
WO (1) WO2021253570A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289275A (zh) * 2020-11-03 2021-01-29 武汉华星光电技术有限公司 Goa电路及其驱动方法、显示面板
CN112735272A (zh) * 2020-12-30 2021-04-30 武汉华星光电技术有限公司 显示面板及显示装置
CN112992092A (zh) * 2021-02-19 2021-06-18 昆山龙腾光电股份有限公司 一种驱动电路和驱动电路的控制方法
CN113611255A (zh) * 2021-08-06 2021-11-05 京东方科技集团股份有限公司 栅极驱动电路、显示基板及栅极驱动电路的驱动方法
CN113823221A (zh) * 2021-09-13 2021-12-21 京东方科技集团股份有限公司 显示面板的驱动电路、显示面板的补偿方法及显示装置
CN115206239A (zh) * 2022-06-30 2022-10-18 厦门天马显示科技有限公司 显示面板及其显示驱动方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114613341B (zh) * 2022-04-20 2023-07-25 京东方科技集团股份有限公司 阵列栅极驱动单元、电路及其驱动方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084968A1 (en) * 2001-01-04 2002-07-04 Haeng-Won Park Gate signal delay compensating LCD and driving method thereof
CN103778896A (zh) * 2014-01-20 2014-05-07 深圳市华星光电技术有限公司 集成栅极驱动电路及具有集成栅极驱动电路的显示面板
CN104036726A (zh) * 2014-05-30 2014-09-10 京东方科技集团股份有限公司 像素电路及其驱动方法、oled显示面板和装置
CN106847160A (zh) * 2017-04-01 2017-06-13 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN108630167A (zh) * 2018-07-26 2018-10-09 武汉华星光电技术有限公司 一种goa电路、显示面板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102428239B1 (ko) * 2016-04-05 2022-08-01 엘지디스플레이 주식회사 게이트구동부 및 이를 포함하는 표시장치
CN108010495B (zh) * 2017-11-17 2019-12-13 武汉华星光电技术有限公司 一种goa电路
CN108010498A (zh) * 2017-11-28 2018-05-08 武汉华星光电技术有限公司 一种goa电路及液晶面板、显示装置
CN107871471B (zh) * 2017-12-08 2020-04-10 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
CN109036304B (zh) * 2018-07-26 2020-09-08 武汉华星光电技术有限公司 一种goa电路、显示面板及显示装置
CN110782855A (zh) * 2019-10-12 2020-02-11 武汉华星光电技术有限公司 G0a电路和显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084968A1 (en) * 2001-01-04 2002-07-04 Haeng-Won Park Gate signal delay compensating LCD and driving method thereof
CN103778896A (zh) * 2014-01-20 2014-05-07 深圳市华星光电技术有限公司 集成栅极驱动电路及具有集成栅极驱动电路的显示面板
CN104036726A (zh) * 2014-05-30 2014-09-10 京东方科技集团股份有限公司 像素电路及其驱动方法、oled显示面板和装置
CN106847160A (zh) * 2017-04-01 2017-06-13 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN108630167A (zh) * 2018-07-26 2018-10-09 武汉华星光电技术有限公司 一种goa电路、显示面板及显示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289275A (zh) * 2020-11-03 2021-01-29 武汉华星光电技术有限公司 Goa电路及其驱动方法、显示面板
CN112289275B (zh) * 2020-11-03 2022-02-22 武汉华星光电技术有限公司 Goa电路及其驱动方法、显示面板
US11798511B2 (en) 2020-11-03 2023-10-24 Wuhan China Star Optoelectronics Technology Co., Ltd. GOA circuit and driving method therefor, and display panel
CN112735272A (zh) * 2020-12-30 2021-04-30 武汉华星光电技术有限公司 显示面板及显示装置
CN112735272B (zh) * 2020-12-30 2022-05-17 武汉华星光电技术有限公司 显示面板及显示装置
US11747691B2 (en) 2020-12-30 2023-09-05 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel and display device
CN112992092A (zh) * 2021-02-19 2021-06-18 昆山龙腾光电股份有限公司 一种驱动电路和驱动电路的控制方法
CN112992092B (zh) * 2021-02-19 2022-10-14 昆山龙腾光电股份有限公司 一种驱动电路和驱动电路的控制方法
CN113611255A (zh) * 2021-08-06 2021-11-05 京东方科技集团股份有限公司 栅极驱动电路、显示基板及栅极驱动电路的驱动方法
CN113823221A (zh) * 2021-09-13 2021-12-21 京东方科技集团股份有限公司 显示面板的驱动电路、显示面板的补偿方法及显示装置
CN113823221B (zh) * 2021-09-13 2022-09-02 京东方科技集团股份有限公司 显示面板的驱动电路、显示面板的补偿方法及显示装置
CN115206239A (zh) * 2022-06-30 2022-10-18 厦门天马显示科技有限公司 显示面板及其显示驱动方法、显示装置

Also Published As

Publication number Publication date
WO2021253570A1 (zh) 2021-12-23

Similar Documents

Publication Publication Date Title
CN111681624A (zh) 显示面板及栅极驱动电路驱动方法、显示装置
US10978114B2 (en) Shift register unit, gate driving circuit, display device and driving method to reduce noise
US10997936B2 (en) Shift register unit, gate drive circuit and display device
US11581051B2 (en) Shift register and driving method thereof, gate drive circuit, and display device
WO2017107286A1 (zh) 基于ltps半导体薄膜晶体管的goa电路
CN109285504B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路
US20180091151A1 (en) A shift register and a driving method thereof, a gate driving circuit and a display device
US10796780B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
KR20130132417A (ko) 어레이 기판 행 구동 유닛, 어레이 기판 행 구동 회로 및 디스플레이 장치
US11107381B2 (en) Shift register and method for driving the same, gate driving circuit and display device
CN107516505B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示面板
US11107382B2 (en) Shift register and method for driving the same, gate driving circuit and display device
TW201310415A (zh) 顯示裝置及掃描信號線之驅動方法
KR20010094921A (ko) 주사선 구동 회로를 갖는 평면 표시 장치, 및 그 구동 방법
US11087706B2 (en) Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device
JP6110177B2 (ja) シフトレジスタ回路および画像表示装置
CN111243543A (zh) Goa电路、tft基板、显示装置及电子设备
CN112289275B (zh) Goa电路及其驱动方法、显示面板
CN112037718B (zh) 移位寄存器、栅极驱动电路及显示装置
JP2014191836A (ja) シフトレジスタ回路および画像表示装置
JP2014167841A (ja) シフトレジスタ回路および画像表示装置
JP2014107001A (ja) シフトレジスタ回路および画像表示装置
EP4170640A1 (en) Display panel, driving method of gate drive circuit, and display apparatus
CN220419947U (zh) 一种新型gip电路
CN114613341B (zh) 阵列栅极驱动单元、电路及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200918