CN111669173A - 一种时间戳鉴相的方法及设备 - Google Patents

一种时间戳鉴相的方法及设备 Download PDF

Info

Publication number
CN111669173A
CN111669173A CN202010432070.XA CN202010432070A CN111669173A CN 111669173 A CN111669173 A CN 111669173A CN 202010432070 A CN202010432070 A CN 202010432070A CN 111669173 A CN111669173 A CN 111669173A
Authority
CN
China
Prior art keywords
clock
timestamp
input clock
phase
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010432070.XA
Other languages
English (en)
Inventor
许文
管晓权
田永和
刘长羽
叶泂涛
闫波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Science Electronic Tech Co ltd
Original Assignee
Zhejiang Science Electronic Tech Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Science Electronic Tech Co ltd filed Critical Zhejiang Science Electronic Tech Co ltd
Priority to CN202010432070.XA priority Critical patent/CN111669173A/zh
Publication of CN111669173A publication Critical patent/CN111669173A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

本申请的目的是提供一种时间戳鉴相的方法及设备，本申请通过将振荡电路输出的***时钟作为鉴相器内时间数字转换器的输入时钟；对所述输入时钟打上时间戳，根据所述时间戳确定本地时钟与所述输入时钟的相位差；根据所述相位差调整所述振荡电路输出***时钟的频率，根据调整后的输出***时钟的频率调整所述数字转换器的输入时钟。保证了本地时钟和输入时钟的频率稳定，从而减少输入时钟的误差，提高鉴相精确度并大大降低了成本。

Description

一种时间戳鉴相的方法及设备
技术领域
本申请涉及信号处理领域，尤其涉及一种时间戳鉴相的方法及设备。
背景技术
传统鉴相器采用高频时钟对输入和反馈时钟，但该方案受限于计数器的参考时钟频率，将单次鉴相精度提高比较难；当使用一个数字转换器(Time-to-Digital converter，TDC)时，由于TDC参考时钟或者计数器的参考时钟一般采用与参考源异步的时钟，所以测量会有误差，尤其是在低频输入时钟相差较大的条件下，误差会比较大。有使用2个数字转换器(Time-to-Digital converter，TDC)的方案，但该方案的成本相对较高。
发明内容
本申请的一个目的是提供一种时间戳鉴相的方法及设备，解决现有技术中鉴相精确度低、测量误差大以及成本相对较高的问题。
根据本申请的一个方面，提供了一种时间戳鉴相的方法，该方法包括：
将振荡电路输出的***时钟作为鉴相器内时间数字转换器的输入时钟；
对所述输入时钟打上时间戳，根据所述时间戳确定本地时钟与所述输入时钟的相位差；
根据所述相位差调整所述振荡电路输出***时钟的频率，根据调整后的输出***时钟的频率调整所述数字转换器的输入时钟。
进一步地，对所述输入时钟打上时间戳，包括：
根据所述输入时钟的周期进行累加，确定所述输入时钟中每个上升沿对应携带的时间戳。
进一步地，根据所述输入时钟的周期进行累加，确定所述输入时钟中每个上升沿对应携带的时间戳包括：
根据所述输入时钟的周期确定参考时戳；
在所述鉴相器内根据所述参考时戳自累加所述周期生成每个上升沿对应携带的时间戳。
进一步地，根据所述时间戳确定本地时钟与所述输入时钟的相位差，包括：
获取本地参考输入时钟的上升沿达到所述时间数字转换器时确定的参考输入时间戳；
根据所述每个上升沿对应携带的时间戳及所述参考时间戳确定本地时钟与所述输入时钟的相位差。
进一步地，根据所述每个上升沿对应携带的时间戳及所述参考时间戳确定本地时钟与所述输入时钟的相位差，包括：
将首个上升沿对应携带的时间戳与首个参考时间戳进行同步；
计算同步后的每个上升沿对应携带的时间戳与所述参考时间戳的时间差，根据所述时间差确定本地时钟与所述输入时钟的相位差。
根据本申请另一方面，还提供了一种时间戳鉴相的***，该***包括：
振荡电路、鉴相器，所述鉴相器包括数字转换器，
所述振荡电路用于将所述振荡电路输出的***时钟输入至所述鉴相器，所述数字转换器用于将获取到的所述***时钟作为输入时钟；
所述鉴相器用于对所述输入时钟打上时间戳，根据所述时间戳确定本地时钟与所述输入时钟的相位差；
所述振荡电路用于根据所述相位差调整所述振荡电路输出***时钟的频率，根据调整后的输出***时钟的频率调整所述数字转换器的输入时钟。
根据本申请又一个方面，还提供了一种时间戳鉴相的设备，所述设备包括：
一个或多个处理器；以及
存储有计算机可读指令的存储器，所述计算机可读指令在被执行时使所述处理器执行如前述所述方法的操作。
根据本申请再一个方面，还提供了一种计算机可读介质，其上存储有计算机可读指令，所述计算机可读指令可被处理器执行以实现如前述所述的方法。
与现有技术相比，本申请通过将振荡电路输出的***时钟作为鉴相器内时间数字转换器的输入时钟；对所述输入时钟打上时间戳，根据所述时间戳确定本地时钟与所述输入时钟的相位差；根据所述相位差调整所述振荡电路输出***时钟的频率，根据调整后的输出***时钟的频率调整所述数字转换器的输入时钟。保证了本地时钟和输入时钟的频率稳定，从而减少输入时钟的误差，提高鉴相精确度并大大降低了成本。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1示出根据本申请的一个方面提供的一种时间戳鉴相的方法流程示意图；
图2示出本申请一实施例中鉴相***的框架示意图；
图3示出根据本申请另一方面提供的一种时间戳鉴相的***的结构示意图。
附图中相同或相似的附图标记代表相同或相似的部件。
具体实施方式
下面结合附图对本申请作进一步详细描述。
在本申请一个典型的配置中，终端、服务网络的设备和可信方均包括一个或多个处理器(例如中央处理器(Central Processing Unit，CPU))、输入/输出接口、网络接口和内存。
内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RandomAccess Memory，RAM)和/或非易失性内存等形式，如只读存储器(Read Only Memory，ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(Phase-Change RAM，PRAM)、静态随机存取存储器(Static Random Access Memory，SRAM)、动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(Compact Disc Read-Only Memory，CD-ROM)、数字多功能光盘(Digital Versatile Disk，DVD)或其他光学存储、磁盒式磁带，磁带磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括非暂存电脑可读媒体(transitorymedia)，如调制的数据信号和载波。
图1示出根据本申请的一个方面提供的一种时间戳鉴相的方法流程示意图，该方法包括：步骤S11～步骤S13，
在步骤S11中，将振荡电路输出的***时钟作为鉴相器内时间数字转换器的输入时钟；在此，如图2所示的鉴相***，包括鉴相器、低通滤波器及振荡电路(VCO/NCO)，在鉴相器中包括时间数字转换器(TDC)，使用***输出的时钟作为TDC的工作时钟，其中，***输出的时钟初次为振荡电路输出的时钟，在之后***输出的时钟为振荡电路根据TDC鉴相后输出的时钟反馈至TDC的时钟，而工作时钟为TDC的输入时钟，利用锁相环将***时钟提供给TDC，避免在振荡频率低时振荡电路输出时钟的误差较大的问题。
接着，在步骤S12中，对所述输入时钟打上时间戳，根据所述时间戳确定本地时钟与所述输入时钟的相位差；在此，对从振荡电路得到的输入时钟打上时间戳，进而利用该时间戳计算出本地时钟与该输入时钟的相位差。随后，在步骤S13中，根据所述相位差调整所述振荡电路输出***时钟的频率，根据调整后的输出***时钟的频率调整所述数字转换器的输入时钟。在此，利用相位差计算得到的频差，从而用于该频差调整振荡电路输出的频率，进而调整后的***时钟再次作为TDC的输入时钟，调整TDC的输入时钟，不断地调整本地时钟与输入时钟的相位差，以保证本地时钟和输入的参考时钟的频率稳定。
在本申请一实施例中，在步骤S12中，根据所述输入时钟的周期进行累加，确定所述输入时钟中每个上升沿对应携带的时间戳。在此，对输入时钟打上时间戳优选为对输入时钟的每个上升沿打上时间戳，当输入时钟到达上升沿时才可将时间信号通过低通滤波器进行处理后输入至振荡电路。具体地，确定输入时钟的周期，进而对该周期进行累加，计算出每个上升沿对应携带的时间戳。
进一步地，根据所述输入时钟的周期确定参考时戳；在所述鉴相器内根据所述参考时戳自累加所述周期生成每个上升沿对应携带的时间戳。在此，如图2所示，参考时戳为tod_ref，比如输入时钟频率为8kHz，则周期为125us，根据周期确定的参考时戳tod_ref＝125us，在鉴相器内根据该tod_ref自累加周期，得到每个上升沿对应携带的时间戳，即tod_timestamp＝tod_timestamp+tod_ref。输入时钟为脉冲信号，当下一脉冲的周期发生改变时，对应的参考时戳也会发生变化，对下一脉冲的周期内每一上升沿打上时戳时也进行了调整，避免因脉冲周期的不同导致打时戳时错误。
接着，在步骤S12中，获取本地参考输入时钟的上升沿达到所述时间数字转换器时确定的参考输入时间戳；根据所述每个上升沿对应携带的时间戳及所述参考时间戳确定本地时钟与所述输入时钟的相位差。在此，计算本地时钟与输入时钟两个时钟的相位差时，可确定本地参考输入时钟的上升沿达到TDC时的参考输入时间戳(Ref_Timestamp)，由TDC得到的时间戳是以本地***输出时钟为基准得到的时间戳，因此，在确定本地时钟与输入时钟的相位差时，利用该得到的Ref_Timestamp和上述输入时钟的每个上升沿对应携带的时间戳tod_timestamp计算出本地时钟与输入时钟的相位差。
接上述实施例，将首个上升沿对应携带的时间戳与首个参考时间戳进行同步；计算同步后的每个上升沿对应携带的时间戳与所述参考时间戳的时间差，根据所述时间差确定本地时钟与所述输入时钟的相位差。在此，为了便于计算，将首个上升沿对应携带的时间戳与首个参考时间戳进行同步，即首次时tod_timestamp同步于Ref_Timestamp，保证二者的值比较小，便于计算；随后计算出同步后的每个上升沿对应携带的时间戳(tod_timestamp)与Ref_Timestamp的时间差，进而利用该时间差计算出本地时钟与TDC输入时钟的相位差。
图3示出根据本申请另一方面提供的一种时间戳鉴相的***的结构示意图，该***包括：振荡电路11、鉴相器12，所述鉴相器12包括数字转换器13，所述振荡电路11用于将所述振荡电路11输出的***时钟输入至所述鉴相器12，所述数字转换器13用于将获取到的所述***时钟作为输入时钟；所述鉴相器12用于对所述输入时钟打上时间戳，根据所述时间戳确定本地时钟与所述输入时钟的相位差；所述振荡电路11用于根据所述相位差调整所述振荡电路输出***时钟的频率，根据调整后的输出***时钟的频率调整所述数字转换器的输入时钟。在此，对从振荡电路得到的输入时钟打上时间戳，进而利用该时间戳计算出本地时钟与该输入时钟的相位差。利用相位差计算得到的频差，从而用于该频差调整振荡电路输出的频率，进而调整后的***时钟再次作为TDC的输入时钟，调整TDC的输入时钟，不断地调整本地时钟与输入时钟的相位差，以保证本地时钟和输入参考的频率稳定。
此外，本申请实施例还提供了一种计算机可读介质，其上存储有计算机可读指令，所述计算机可读指令可被处理器执行以实现前述一种时间戳鉴相的方法。
在本申请一实施例中，还提供了一种时间戳鉴相的设备，所述设备包括：
一个或多个处理器；以及
存储有计算机可读指令的存储器，所述计算机可读指令在被执行时使所述处理器执行如前述所述方法的操作。
例如，计算机可读指令在被执行时使所述一个或多个处理器：
将振荡电路输出的***时钟作为鉴相器内时间数字转换器的输入时钟；
对所述输入时钟打上时间戳，根据所述时间戳确定本地时钟与所述输入时钟的相位差；
根据所述相位差调整所述振荡电路输出***时钟的频率，根据调整后的输出***时钟的频率调整所述数字转换器的输入时钟。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
需要注意的是，本申请可在软件和/或软件与硬件的组合体中被实施，例如，可采用专用集成电路(ASIC)、通用目的计算机或任何其他类似硬件设备来实现。在一个实施例中，本申请的软件程序可以通过处理器执行以实现上文所述步骤或功能。同样地，本申请的软件程序(包括相关的数据结构)可以被存储到计算机可读记录介质中，例如，RAM存储器，磁或光驱动器或软磁盘及类似设备。另外，本申请的一些步骤或功能可采用硬件来实现，例如，作为与处理器配合从而执行各个步骤或功能的电路。
另外，本申请的一部分可被应用为计算机程序产品，例如计算机程序指令，当其被计算机执行时，通过该计算机的操作，可以调用或提供根据本申请的方法和/或技术方案。而调用本申请的方法的程序指令，可能被存储在固定的或可移动的记录介质中，和/或通过广播或其他信号承载媒体中的数据流而被传输，和/或被存储在根据所述程序指令运行的计算机设备的工作存储器中。在此，根据本申请的一个实施例包括一个装置，该装置包括用于存储计算机程序指令的存储器和用于执行程序指令的处理器，其中，当该计算机程序指令被该处理器执行时，触发该装置运行基于前述根据本申请的多个实施例的方法和/或技术方案。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其他的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。装置权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims (8)

1.一种时间戳鉴相的方法，其特征在于，所述方法包括：
将振荡电路输出的***时钟作为鉴相器内时间数字转换器的输入时钟；
对所述输入时钟打上时间戳，根据所述时间戳确定本地时钟与所述输入时钟的相位差；
根据所述相位差调整所述振荡电路输出***时钟的频率，根据调整后的输出***时钟的频率调整所述数字转换器的输入时钟。
2.根据权利要求1所述的方法，其特征在于，对所述输入时钟打上时间戳，包括：
根据所述输入时钟的周期进行累加，确定所述输入时钟中每个上升沿对应携带的时间戳。
3.根据权利要求2所述的方法，其特征在于，根据所述输入时钟的周期进行累加，确定所述输入时钟中每个上升沿对应携带的时间戳包括：
根据所述输入时钟的周期确定参考时戳；
在所述鉴相器内根据所述参考时戳自累加所述周期生成每个上升沿对应携带的时间戳。
4.根据权利要求2所述的方法，其特征在于，根据所述时间戳确定本地时钟与所述输入时钟的相位差，包括：
获取本地参考输入时钟的上升沿达到所述时间数字转换器时确定的参考输入时间戳；
根据所述每个上升沿对应携带的时间戳及所述参考时间戳确定本地时钟与所述输入时钟的相位差。
5.根据权利要求4所述的方法，其特征在于，根据所述每个上升沿对应携带的时间戳及所述参考时间戳确定本地时钟与所述输入时钟的相位差，包括：
将首个上升沿对应携带的时间戳与首个参考时间戳进行同步；
计算同步后的每个上升沿对应携带的时间戳与所述参考时间戳的时间差，根据所述时间差确定本地时钟与所述输入时钟的相位差。
6.一种时间戳鉴相的***，其特征在于，所述***包括：
振荡电路、鉴相器，所述鉴相器包括数字转换器，
所述振荡电路用于将所述振荡电路输出的***时钟输入至所述鉴相器，所述数字转换器用于将获取到的所述***时钟作为输入时钟；
所述鉴相器用于对所述输入时钟打上时间戳，根据所述时间戳确定本地时钟与所述输入时钟的相位差；
所述振荡电路用于根据所述相位差调整所述振荡电路输出***时钟的频率，根据调整后的输出***时钟的频率调整所述数字转换器的输入时钟。
7.一种时间戳鉴相的设备，其特征在于，所述设备包括：
一个或多个处理器；以及
存储有计算机可读指令的存储器，所述计算机可读指令在被执行时使所述处理器执行如权利要求1至5中任一项所述方法的操作。
8.一种计算机可读介质，其上存储有计算机可读指令，所述计算机可读指令可被处理器执行以实现如权利要求1至5中任一项所述的方法。
CN202010432070.XA 2020-05-20 2020-05-20 一种时间戳鉴相的方法及设备 Pending CN111669173A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010432070.XA CN111669173A (zh) 2020-05-20 2020-05-20 一种时间戳鉴相的方法及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010432070.XA CN111669173A (zh) 2020-05-20 2020-05-20 一种时间戳鉴相的方法及设备

Publications (1)

Publication Number Publication Date
CN111669173A true CN111669173A (zh) 2020-09-15

Family

ID=72384094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010432070.XA Pending CN111669173A (zh) 2020-05-20 2020-05-20 一种时间戳鉴相的方法及设备

Country Status (1)

Country Link
CN (1) CN111669173A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244809A (ja) * 2000-02-28 2001-09-07 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
CN101083523A (zh) * 2007-07-27 2007-12-05 华南理工大学 一种实现集成时间戳时钟同步锁相环的方法及装置
CN103209069A (zh) * 2013-05-07 2013-07-17 浙江赛思电子科技有限公司 基于精确时间协议的时间同步装置和方法
DE102014109471A1 (de) * 2014-07-07 2016-01-07 Lear Corporation Gmbh Takt-Wiederherstellung mit Frequenzsynchronisation
CN106209074A (zh) * 2015-05-27 2016-12-07 阿尔特拉公司 用于时钟数据恢复锁相回路的行为模拟模型
US20200076439A1 (en) * 2017-06-28 2020-03-05 Analog Devices International Unlimited Company Apparatus and methods for system clock compensation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244809A (ja) * 2000-02-28 2001-09-07 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
CN101083523A (zh) * 2007-07-27 2007-12-05 华南理工大学 一种实现集成时间戳时钟同步锁相环的方法及装置
CN103209069A (zh) * 2013-05-07 2013-07-17 浙江赛思电子科技有限公司 基于精确时间协议的时间同步装置和方法
DE102014109471A1 (de) * 2014-07-07 2016-01-07 Lear Corporation Gmbh Takt-Wiederherstellung mit Frequenzsynchronisation
CN106209074A (zh) * 2015-05-27 2016-12-07 阿尔特拉公司 用于时钟数据恢复锁相回路的行为模拟模型
US20200076439A1 (en) * 2017-06-28 2020-03-05 Analog Devices International Unlimited Company Apparatus and methods for system clock compensation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨国田: "Motorola 68HC12系列微控制器原理、应用与开发技术", 中国电力出版社, pages: 295 *

Similar Documents

Publication Publication Date Title
CN109387776B (zh) 测量时钟抖动的方法、时钟抖动测量电路和半导体装置
TW202042521A (zh) 相位預測器及相關使用方法
US10720168B2 (en) PPS tagging of acoustic sample data
EP2871494A1 (en) Phase-alignment between clock signals
US20130215910A1 (en) Transmission apparatus, transmission method, program, and communication system
US20190041456A1 (en) Method of measuring clock jitter, clock jitter measurement circuit, and semiconductor device including the same
CN109085616A (zh) 一种卫星授时方法、装置及存储介质
CN115987477A (zh) 一种多参考源时间同步方法及***及模块及介质
CN109474276B (zh) 一种cpt原子钟频率同步控制方法及***
US11923863B2 (en) FPGA-based design method and device for equally dividing interval
US11314276B2 (en) Method of time delivery in a computing system and system thereof
CN111669173A (zh) 一种时间戳鉴相的方法及设备
JP4669563B2 (ja) クロック生成装置、電子装置およびクロック生成方法
US7818603B2 (en) Deriving accurate media position information
CN114528998B (zh) 用于量子测控***的多板卡信号同步方法、设备及介质
CN112019288B (zh) 时间同步方法、业务单板及网络设备
CN114296511A (zh) 实时时钟校准电路、方法及芯片结构
CN113206665A (zh) 一种信号采样方法及装置
TWI779921B (zh) 修正1秒脈衝信號的方法及授時接收器
JP2000284002A (ja) ピーク検出装置、および、ピーク検出方法
CN110618604A (zh) 一种利用ntp辅助作源提高守时精度的方法及装置
CN117169593B (zh) 时间数字转换器步长间接测量方法、***、设备及介质
CN117092444B (zh) 不依靠仪器间接测量dtc步进的方法、***、设备及介质
CN113271168B (zh) 一种基于卫星共视的配电网时钟同步实现方法
CN116886080B (zh) 一种计时装置用控制装置及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination